CN113808964A - 一种基于多芯片小尺寸的异质共晶方法 - Google Patents

一种基于多芯片小尺寸的异质共晶方法 Download PDF

Info

Publication number
CN113808964A
CN113808964A CN202111111328.7A CN202111111328A CN113808964A CN 113808964 A CN113808964 A CN 113808964A CN 202111111328 A CN202111111328 A CN 202111111328A CN 113808964 A CN113808964 A CN 113808964A
Authority
CN
China
Prior art keywords
eutectic
chip
nickel
minutes
tube shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111111328.7A
Other languages
English (en)
Other versions
CN113808964B (zh
Inventor
郑文昭
李彪
张乐银
向圆
欧阳径桥
刘仲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No 214 Institute of China North Industries Group Corp
Original Assignee
No 214 Institute of China North Industries Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No 214 Institute of China North Industries Group Corp filed Critical No 214 Institute of China North Industries Group Corp
Priority to CN202111111328.7A priority Critical patent/CN113808964B/zh
Publication of CN113808964A publication Critical patent/CN113808964A/zh
Application granted granted Critical
Publication of CN113808964B publication Critical patent/CN113808964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8321Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及一种基于多芯片小尺寸的异质共晶方法,包括以下步骤:1).将助焊膏涂抹在镀镍管壳底部,把焊料片粘在使镀镍管壳底部,在焊料片上点滴助焊剂,将芯片粘接在焊料片上;2).把粘好芯片的镀镍管壳在80℃烘烤5分钟;3).在烘烤过的镀镍管壳放入回流炉内进行烧结,烧结过程为第一段230℃条件下预热4分钟,第二段250℃条件下预热4分钟;310℃恒温条件下共晶6分钟,最后进入冷却区。发明有效提升了现有的效率,而针对于多芯片共晶不需要制作特殊工装限位,节省开模加工时间和成本,采用镀镍管壳和金锡焊料共晶较之前降低成本三分之一,且参数均达到需求,效果显著。

Description

一种基于多芯片小尺寸的异质共晶方法
技术领域
本发明涉及大功率器件共晶技术领域,具体是一种基于多芯片小尺寸的异质共晶方法。
背景技术
大功率器件是指在高电压、大电流的条件下工作的晶体管,相比较于其他的器件,功率芯片需要较好的散热,为保证其散热效果,需要将芯片共晶到带有热沉的管壳上以保证具有良好的散热率。芯片共晶有多种共晶方式以及多种材料间不同的共晶条件,而最常用的工艺一般分为两种:第一种方法,铅锡银焊料与镀镍类材料共晶,这种工艺适用于SMT和混合厚膜集成电路的加工制造,第二种方法,金锡焊料和镀金类材料共晶,这种工艺多见于半导体电路加工制造。
大功率器件现为降低成本并在原有基础上提高散热效果,开始采用镀镍管壳和金锡焊料片共晶的方式,镀镍管壳相较于同尺寸的镀金管壳价格更为低廉,金锡焊料的散热率远远高于铅锡银焊料且成本增加较管壳成本下降可以忽略不计。但是镀镍管壳和金锡焊料采用以往的加工方式时熔融温度较高,共晶难度较大,且共晶过程多靠石墨模进行限位。石墨模开模成本高,而因芯片均较小,所以石墨模进行线切割时难度大,增大了准备周期。
经过对现有专利检索,中国专利《共晶芯片组件的烧结方法》(专利号CN107731695A),主要是针对多芯片组的共晶粘片,通过真空共晶炉进行两次共晶烧结,解决了合金焊料易氧化问题,但是进行两次烧结,烧结时间较一次烧结仍然较长,并且合金材料过于笼统,不同种材料进行烧结共晶时面临的环境差异较大没有表述。
发明内容
本发明的目的就是为了解决镀镍管壳和金锡焊料共晶难度较大、成本高的缺陷,提供的一种基于多芯片小尺寸的异质共晶方法。
本发明采用了如下技术方案:
一种基于多芯片小尺寸的异质共晶方法,其特征在于包括以下步骤:
1).先进行焊料片粘片,将助焊膏通过四角四点法涂抹在镀镍管壳1的底部对应的焊料片待粘位置,通过四角四点的助焊膏把焊料片粘在使镀镍管壳底部后,再在焊料片上点滴助焊剂4,然后将所需芯片粘接在焊料片上;
2). 把粘好芯片的镀镍管壳进行烘烤,因为金锡焊料的熔点是280℃,而助焊膏的挥发温度为300℃,所以采用80℃烘箱条件下烘烤5分钟去除水气,增大金锡焊料和芯片之间的连接,方便转移且不需制定特殊工装限位;
3)镀镍管壳共晶烧结:在烘烤好的镀镍管壳中的芯片上压上配重块,放入回流炉内进行烧结,烧结过程为第一段预热,230℃条件下预热4分钟;第二段预热,250℃条件下预热4分钟;恒温共晶,310℃条件下共晶6分钟,进入冷却区。
在上述技术方案的基础上,有以下进一步的技术方案:
所述配重块压强要求5N/mm2
管壳在使用前进行预处理,预处理方法包括:超声清洗和等离子清洗。超声清洗的时间为11-15分钟,超声清洗的功率为300-500W,等离子清洗时间为7-9分钟,等离子清洗的射频功率为25-50W。
助焊膏选用国产华茂翔HXF100A,此为无卤素无松香助焊膏。
焊料片的面积大于芯片面积,共晶芯片为正方形,焊料片为正方形,焊料片的边长大于芯片0.4mm。
发明的有益效果
通过现有的技术改造,有效提升了现有的效率,真空共晶炉的效率为40/小时,在进行改造后使用回流炉的效率为60/小时,提升三分之一。而针对于多芯片共晶不需要制作特殊工装限位,节省开模加工时间和成本。采用镀镍管壳和金锡焊料共晶较之前降低成本三分之一,且参数均达到需求,效果显著,且能在更低温度下进行金锡焊料和镀镍管壳共晶。
附图说明
图1是“四角四点法”点助焊膏;
图2 粘贴焊料片;
图3 焊料片上点助焊剂;
图4 粘贴芯片;
图5 助焊膏预烘焙;
图6 给芯片施加压力;
图7 工艺结束后成品。
具体实施方式
以下对本发明的具体实施方式进行详细说明。
1、镀镍管壳在使用前进行功率为300-500W,时间为11-15分钟的超声清洗,清除管壳表面的细小颗粒;然后进行射频功率为25-50W,清洗时间为7-9分钟的等离子清洗,清洗管壳表面已经氧化的部分;
2、处理完来料后,进行焊料片粘片,如图1所示,将助焊膏2(华茂翔HXF100A)通过“四角四点法”涂抹在镀镍管壳1底部对应的焊料片待粘位置,把金锡焊料片3粘在管壳底部后再在金锡焊料片上点滴助焊剂4(根据需求在不同的位置点滴助焊膏,以便烘烤后起固定作用),然后将所需芯片5(单颗或多颗)粘接在相对应的金锡焊料片3上;
3、将镀镍管壳放入烘箱进行80℃的5分钟烘烤去除水气增大助焊膏粘性,方便烧结前转料移动,以及降低烧结过程中抖动所造成的焊料片移动问题;
4、在烘烤好的芯片上压上配重块6(5N/mm2 ),然后依次摆放在回流炉内进行烧结:烧结过程为第一段预热:230℃条件下预热4分钟;第二段预热:250℃条件下预热4分钟;恒温共晶:310℃条件下共晶6分钟,进入冷却区。共晶结束后取出压块,至此一个多芯片小尺寸的金锡焊料和镀镍管壳的共晶过程完成。
镀镍管壳共晶烧结中,烧结处理在回流炉中进行,对共晶炉进行气路改造由单进三出改造为三进三出,增大内部氮气流量,消除共晶过程中出现的氧化问题;共晶炉提前一小时打开,打开氮气,保持内部气氛条件合格。

Claims (5)

1.一种基于多芯片小尺寸的异质共晶方法,其特征在于包括以下步骤:
1).将助焊膏(2)通过四角四点法涂抹在镀镍管壳(1)底部对应的焊料片待粘位置,把焊料片(3)粘在镀镍管壳(1)底部待粘位置后,再在焊料片(3)上点滴助焊剂(4),然后将所需芯片(5)粘接在焊料片(3)上;
2). 把粘好芯片的镀镍管壳,送入烘箱在80℃条件下烘烤5分钟;
3).在烘烤过的所有芯片上压上配重块(6),放入回流炉内进行烧结,烧结过程为第一段230℃条件下预热4分钟,第二段250℃条件下预热4分钟; 310℃恒温条件下共晶6分钟,最后进入冷却区。
2.根据权利要求1所述的一种基于多芯片小尺寸的异质共晶方法,其特征在于:所述配重块压强要求5N/mm2
3.根据权利要求1所述的一种基于多芯片小尺寸的异质共晶方法,其特征在于:镀镍管壳在使用前进行预处理,采用超声清洗和等离子清洗,超声清洗的时间为11-15分钟,超声清洗的功率为300-500W;采用等离子清洗时间为7-9分钟,等离子清洗的射频功率为25-50W。
4.根据权利要求1所述的一种基于多芯片小尺寸的异质共晶方法,其特征在于:助焊膏选用国产华茂翔HXF100A。
5.根据权利要求1、2、3或4所述的一种基于多芯片小尺寸的异质共晶方法,其特征在于:芯片(5)及焊料片(3)为正方形,焊料片的边长大于芯片0.4mm。
CN202111111328.7A 2021-09-23 2021-09-23 一种基于多芯片小尺寸的异质共晶方法 Active CN113808964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111111328.7A CN113808964B (zh) 2021-09-23 2021-09-23 一种基于多芯片小尺寸的异质共晶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111111328.7A CN113808964B (zh) 2021-09-23 2021-09-23 一种基于多芯片小尺寸的异质共晶方法

Publications (2)

Publication Number Publication Date
CN113808964A true CN113808964A (zh) 2021-12-17
CN113808964B CN113808964B (zh) 2024-04-26

Family

ID=78896245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111111328.7A Active CN113808964B (zh) 2021-09-23 2021-09-23 一种基于多芯片小尺寸的异质共晶方法

Country Status (1)

Country Link
CN (1) CN113808964B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
CN105436825A (zh) * 2015-11-26 2016-03-30 安徽华东光电技术研究所 一种led恒流源驱动电路模块的制作方法
CN107731695A (zh) * 2017-11-06 2018-02-23 安徽华东光电技术研究所 共晶芯片组件的烧结方法
CN108461380A (zh) * 2017-12-22 2018-08-28 中国电子科技集团公司第四十七研究所 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法
CN109037087A (zh) * 2018-08-07 2018-12-18 航天恒星科技有限公司 一种毫米波收发组件高温多梯度高焊透率烧结方法
CN112687555A (zh) * 2020-11-26 2021-04-20 贵州振华风光半导体有限公司 一种用于镀镍管基的芯片低真空合金焊接方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
CN105436825A (zh) * 2015-11-26 2016-03-30 安徽华东光电技术研究所 一种led恒流源驱动电路模块的制作方法
CN107731695A (zh) * 2017-11-06 2018-02-23 安徽华东光电技术研究所 共晶芯片组件的烧结方法
CN108461380A (zh) * 2017-12-22 2018-08-28 中国电子科技集团公司第四十七研究所 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法
CN109037087A (zh) * 2018-08-07 2018-12-18 航天恒星科技有限公司 一种毫米波收发组件高温多梯度高焊透率烧结方法
CN112687555A (zh) * 2020-11-26 2021-04-20 贵州振华风光半导体有限公司 一种用于镀镍管基的芯片低真空合金焊接方法

Also Published As

Publication number Publication date
CN113808964B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN108461380B (zh) 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法
CN106134330B (zh) 一种基于等离子清洗的高钎焊率真空焊接方法
CN105977173B (zh) 一种高焊透率手工共晶焊接半导体裸芯片的方法
US6583505B2 (en) Electrically isolated power device package
CN110142475B (zh) 一种用于大功率igbt模块的无工装固定焊接方法
CN110289340B (zh) 倒装led芯片焊盘的制备方法
US10475723B1 (en) IGBT heat dissipation structure
CN109256337B (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
CN112151399B (zh) 一种共晶有功率芯片的载体焊接方法
CA2371641A1 (en) Folded fin heat sink assembly
CN112289695B (zh) 一种用于多焊件自动共晶的通用共晶装置及共晶方法
EP2169717B1 (en) Method of manufacturing an insulation substrate
CN111785644A (zh) 一种激光熔覆制备预焊覆铜陶瓷基板方法
CN113808964A (zh) 一种基于多芯片小尺寸的异质共晶方法
CN112756779A (zh) 一种钨铜合金和薄板可伐合金的焊接方法
CN115028467B (zh) 低空洞率陶瓷覆铜板及其制备方法
CN107611077B (zh) 一种ic封装处理装置以及处理方法
RU2005129600A (ru) Способ соединения для микроканальных пластин
CN116093094A (zh) 基于氮化镓功率芯片的半桥智能功率模块及其制备方法
CN115915888A (zh) 一种半导体制冷片、模组的制备方法
CN110278667B (zh) 一种微波介质板和载体一体化焊接方法
CN109449125B (zh) 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN209785891U (zh) 一种功率半导体用自动固晶机
CN113629180B (zh) 一种微型半导体制冷器的封装方法
CN112687555A (zh) 一种用于镀镍管基的芯片低真空合金焊接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant