CN108461380B - 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法 - Google Patents

一种大面积集成电路芯片烧结空洞率的控制结构和控制方法 Download PDF

Info

Publication number
CN108461380B
CN108461380B CN201711402631.6A CN201711402631A CN108461380B CN 108461380 B CN108461380 B CN 108461380B CN 201711402631 A CN201711402631 A CN 201711402631A CN 108461380 B CN108461380 B CN 108461380B
Authority
CN
China
Prior art keywords
chip
sintering
shell
temperature
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711402631.6A
Other languages
English (en)
Other versions
CN108461380A (zh
Inventor
刘洪涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No47 Institute Of China Electronics Technology Group Corp
Original Assignee
No47 Institute Of China Electronics Technology Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No47 Institute Of China Electronics Technology Group Corp filed Critical No47 Institute Of China Electronics Technology Group Corp
Priority to CN201711402631.6A priority Critical patent/CN108461380B/zh
Publication of CN108461380A publication Critical patent/CN108461380A/zh
Application granted granted Critical
Publication of CN108461380B publication Critical patent/CN108461380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种大面积集成电路芯片烧结空洞率的控制结构和控制方法，属于电子产品封装技术领域。所述控制结构包括重块、过渡片、芯片、焊料片、外壳和载具；其中：重块放置于所述芯片上方，用于提供压力，使芯片、焊料片和外壳紧密接触；过渡片放置于重块和芯片之间，用于保护芯片表面，防止重块污染或划伤芯片；焊料片置于芯片和外壳之间；载具在焊接炉底板与装配体之间有效传递热量；在芯片烧结粘片的过程中，通过对原材料、预装配和合金烧结粘片的过程进行工艺控制，从而实现对烧结空洞率的控制。采用本发明控制结构和控制方法能够有效减少电路粘片空洞率，提高产品质量及存储使用寿命。

Description

一种大面积集成电路芯片烧结空洞率的控制结构和控制方法
技术领域
本发明涉及电子产品封装技术领域，具体涉及一种大面积集成电路芯片烧结空洞率的控制结构和控制方法。
背景技术
集成电路封装领域普遍采用聚合物胶粘剂粘接芯片，但在一些复杂环境下工作的电路，或者涉及人身安全的领域，采用合金粘接芯片的技术被更多的采用。合金烧结粘片，即通过合金焊料将芯片预装配管壳上，再进行烧结处理。采用合金粘接的方式，特别是进行大面积芯片粘结时存在粘接空洞大、散热效果差、应力条件下芯片容易破裂等问题。合金烧结芯片技术控制不好，轻者影响产品使用寿命，重者芯片脱落，电路失效，造成系统安全事故。
随着元器件国产化、集成化的发展，国内元器件所使用的芯片面积越来越大，一些集成电路芯片的尺寸超过15mm×15mm。芯片尺寸的增加，对焊接空洞率控制造成了困难。传统5mm×5mm以下的芯片，烧结后空洞率在10％以下。但是同样的控制方法，对15mm×15mm以上的芯片，空洞率一般在10％～60％之间，给元器件的可靠性带来了很大的隐患。
发明内容
本发明的目的在于提供一种大面积集成电路芯片烧结空洞率的控制结构和控制方法，通过设计特定的控制结构以及焊接材料和焊接方法，可以大幅降低大面积集成电路烧结空洞率，可将空洞率控制在5％以下。
为实现上述目的，本发明所采用的技术方案如下：
一种大面积集成电路芯片烧结空洞率的控制结构，包括重块、过渡片、芯片、焊料片、外壳和载具；其中：
重块：放置于所述芯片上方，用于提供压力，使芯片、焊料片和外壳紧密接触；所述重块为铜块、不锈钢块或石英块；其形状为长方体、立方体或圆柱体。
过渡片：放置于重块和芯片之间，用于保护芯片表面，防止重块污染或划伤芯片；所述过渡片为薄铝片或硅片；过渡片的厚度为100～500μm。
焊料片：置于芯片和外壳之间，用于芯片和外壳的连接；所述焊料片为金锡焊料片、铅锡银焊料片或铅铟银焊料片；所述铅铟银焊料片按重量百分比计的化学成分为：Pb为92.5％，In为5％，Ag为2.5％。
载具：用于支撑外壳，并在焊接炉底板与装配体之间有效传递热量；所述载具为铝镁合金。
本发明大面积集成电路芯片烧结空洞率的控制方法，是在芯片烧结粘片的过程中，通过对原材料、预装配和合金烧结粘片的过程进行工艺控制，从而实现对烧结空洞率的控制；该方法具体包括如下步骤：
(1)原材料处理：先对外壳进行预烘焙处理，预烘焙温度为100～150℃，预烘焙时间为1～4小时；然后对外壳、芯片和焊料片采用等离子清洗，以去除外壳、芯片和焊料片表面氧化物及沾污物；
(2)预装配：将重块、过渡片、芯片、焊料片、外壳和载具叠装在一起，得到所述控制结构；
(3)合金烧结粘片：所述合金烧结粘片过程具体包括如下步骤：
(A)充入保护气：将预装配的控制结构放入焊接炉内，在室温条件下抽真空，使腔体内真空度为0.1mbar～1.5mbar，再充入氮气，至腔内真空度为3mbar～20mbar；最后充入保护气体；
(B)预热过程：将焊接腔体从室温加热到预热温度T1，T1＝230～290℃，加热到T1过程的升温速率为20～80℃/min；
(C)保温过程：加热到预热温度后保温100s以上；
(D)加热过程：将腔体从预热温度T1加热到焊接温度T2，T2＝310～400℃，T1加热到T2过程的升温速率为20～80℃/min；
(E)反应过程：保持焊接腔体内温度为T2，焊料片充分熔化，并与芯片背面金属、外壳背面金完成共晶反应，形成共晶体；反应过程的时间为60s～400s；
(F)排气过程：先对焊接腔体进行抽真空，至腔内真空度为0.1mbar～1.5mbar后，保持30s～300s，再充入氮气，以排除共晶体中残余的气泡，减小空洞率；
(G)急速冷却过程：将腔体温度从T2降到T3，T3＝100～300℃；腔体温度从T2降到T3过程的降温速率为20～80℃/min；
(H)缓慢冷却过程：将腔体温度从T3降低到T4，T4＝室温～100℃；缓慢冷却过程的降温速率为5～60℃/min。
上述步骤(1)中，所述预烘焙完成后，需在4小时内完成合金烧结粘片过程；所述清洗过程中，清洗外壳时，采用氩气作为反应气体，清洗频率13.5MHz，清洗时间为3min～10min；清洗芯片和焊料片时，采用氢气作为反应气体，清洗频率2.56GHz，清洗时间3min～10min。
上述步骤(3)中的步骤(A)中，所充入的保护气体为氮气和甲酸，氮气和甲酸的体积比例为10:1～2:1，充入保护气体后炉腔内真空度为3mbar～20mbar。
本发明的优点和有益效果如下：
1、本发明选择具有良好散热性能和疲劳寿命特性的合金线焊料，利用真空炉进行共晶回流焊将芯片烧结在外壳底座金属化区域，为提高烧结芯片质量，减少空洞率，对管壳进行烘焙、等离子清洗等预处理，设计夹具将加热板热量有效传递到外壳，设计温度曲线，保证电路充分预热，烧结，在高温烧结时充入工艺气体将烧结面氧化物还原，去除氧化层，并加入排气步骤，进一步消除粘片空洞，降温分为两个阶段，既能够细化晶粒，提高粘片强度，又能够清除高温焊接后的残余应力，有效减少电路粘片空洞率，提高产品质量及存储使用寿命。
2、本发明合金粘片时优选铅铟银焊料片，并严格控制烧结粘片过程中的原材料准过程、预装配过程和合金烧结粘片过程的工艺，各部分相配合，共同形成了对大面积集成电路烧结空洞率的控制。
附图说明
图1为本发明大面积集成电路烧结空洞率控制结构图。
图2为本发明大面积集成电路烧结空洞率控制方法的流程图。
图3为本发明大面积集成电路烧结空洞率控制结构中载具、外壳、引脚配合方法图。
图4为合金烧结粘片温度曲线(曲线中各字母代表实施例1步骤3中的各阶段)。
具体实施方式：
下面结合具体实施例来对本发明做进一步阐述，应理解，以下实施例仅限用于说明本发明，而不用于限制本发明的保护范围。
本发明为大面积集成电路芯片烧结空洞率的控制结构和控制方法，其中所述控制结构如图1所示，其包括重块、过渡片、芯片、焊料片、外壳和载具；各部分具体如下：
重块：放置于所述芯片上方，用于提供压力，使芯片、焊料片和外壳紧密接触；所述重块为铜块、不锈钢块或石英块；其形状为长方体、立方体或圆柱体。
过渡片：所述过渡片放置于重块和芯片之间，用于保护芯片表面，防止重块污染或划伤芯片；
焊料片：置于芯片和外壳之间，所述焊料片为金锡焊料片、金硅焊料片、铅锡银焊料片或铅铟银焊料片；
载具：用于支撑外壳，适用于不同的外壳封装形式，在焊接炉底板与装配体之间有效传递热量。载具具有良好的导热性能。载具具有良好的耐高温性能。载具的形状设计与外壳底面和引脚形状相匹配(如图3)。一个载具上可以放置一个或多个外壳。
如图2所示，利用所述控制结构进行大面积集成电路芯片烧结空洞率的控制，其控制方法是在芯片烧结粘片的过程中，通过对原材料、预装配和合金烧结粘片的过程进行工艺控制，从而实现对烧结空洞率的控制。
实施例1：
本实施例中大面积集成电路芯片烧结空洞率的控制结构包括重块、过度片、芯片、焊料片、外壳和载具；其中：
重块选择石英块，形状为长方体；过渡片为硅片，厚度为300μm。
焊料片选择铅铟银焊料片，其导热性能与常用的金锡、金硅、铅锡银相近；含有的铟元素具有更好的耐疲劳特性以及能够经受温循和冲击振动；所述铅铟银焊料片的化学成分为(wt.％)：Pb：In：Ag＝92.5：5：2.5。
所述载具为铝镁合金，载具底座厚度15mm，防止受热变形过大。
本实施例中大面积集成电路芯片烧结空洞率的控制过程如下：
(1)原材料处理：先对外壳进行预烘焙，以去除外壳镀层吸附的水汽等气体，减少合金烧结粘片过程中由于外壳镀层吸附气体挥发导致的焊接层空洞；然后对外壳、芯片和焊料片进行清洗，以去除外壳、芯片和焊料片表面氧化物及沾污物。本实施例在密闭充氮气烘箱中完成预烘焙过程，预烘焙温度120℃；预烘焙时间为2小时。预烘焙完成后，先降温到60℃，再取出装配体；预烘焙过程完成后，须在4小时内完成合金烧结粘片过程。
所述清洗过程中采用等离子清洗；清洗外壳的过程中，采用氩气作为反应气体，清洗频率13.5MHz，清洗时间为5min；清洗芯片和焊料片的过程中，采用氢气作为反应气体，清洗频率2.56GHz，清洗时间5min。
(2)预装配：将重块、过渡片、芯片、焊料片、外壳和载具叠装在一起，得到控制结构；叠装过程为：先将外壳平放在水平台面上，在外壳内腔体的背金区域放置好焊料片；采用金属镊子将待烧结芯片放置在焊料片上；在芯片上方放置重块；最后，将外壳放置在载具上。
(3)合金烧结粘片：包括保护、预热、保温、加温、反应、排气、急速冷却和缓慢冷却八个过程，通过整个过程控制烧结过程中焊料区域的工艺温度曲线(如图4)；该过程具体包括如下步骤：
(A)保护：将预装配的控制结构放入焊接炉内，在室温条件下抽真空，使腔体内真空度为1mbar，再充入氮气，至腔内真空度为5mbar；可重复进行抽真空和充入氮气的过程，本实施例中2次抽真空、1次充氮气；最后充入保护气体。所充入氮气的纯度为99.999％，充氮气的作用是尽量排除焊接炉腔体内的空气，形成以惰性气体为主的焊接环境。
所充入的保护气体为氮气和甲酸，氮气和甲酸的体积比例为5：1；所述保护气体的作用是排除焊接炉腔体内的残余气体，同时在后续高温加热过程中提供还原剂。充入保护气体后焊接炉腔内真空度为5mbar。
(B)预热过程：将焊接腔体从室温加热到预热温度T1，T1＝280℃；加热过程到T1过程的升温速率为50℃/min。
(C)保温过程：加热到预热温度后保温240s。
(D)加热过程：将腔体从预热温度T1加热到焊接温度T2，T2＝375℃。T1加热到T2过程的升温速率为50℃/min。
(E)反应过程：保持焊接腔体内温度为T2，确保焊料片充分熔化，在芯片背金、外壳背金上充分铺展，并与芯片背金、外壳背金完成共晶反应，形成共晶体，所述共晶体反应过程中为液态。所述反应过程的时间为210s。
(F)排气过程：先对焊接腔体进行抽真空，达到目标真空度后，保持180s，再充入保护气体，以排除共晶体中残余的气泡，减小空洞率。其中：抽真空至腔内真空度为1mbar。所充入的保护气体为氮气，充入保护气体后炉腔内真空度为5mbar。充入保护气体的作用是排出焊接炉腔体内的残余气体。
(G)急速冷却过程：将腔体温度从T2降到T3，T3＝260℃。腔体温度从T2降到T3过程的降温速率为60℃/min。对焊接腔体进行降温的过程，目的在于细化晶粒，提高粘接强度。
(H)缓慢冷却过程：将腔体温度从T3降低到T4，T4＝50℃。缓慢冷却过程的降温速率为30℃/min。通过缓慢冷却过程，降低焊接面的残余应力。
本实施例采用上述控制结构和控制方法进行了大面积集成电路芯片烧结粘片，对样品电器进行X射线照相检测，芯片烧结空洞率小于整个粘接区域的5％，对样品进行芯片剪切强度检测，剪切强度值均大于300N。
上述实施例仅示例性说明本发明的原理及性能，并非全部内容，人们还可以根据本实施例在无需创造性劳动前提下获得其他实施例，这些实施例都属于本发明保护范围。

Claims (7)

1.一种大面积集成电路芯片烧结空洞率的控制方法，其特征在于：该控制方法是利用控制结构进行，所述控制结构包括重块、过渡片、芯片、焊料片、外壳和载具；其中：
重块：放置于所述芯片上方，用于提供压力，使芯片、焊料片和外壳紧密接触；
过渡片：放置于重块和芯片之间，用于保护芯片表面，防止重块污染或划伤芯片；
焊料片：置于芯片和外壳之间，用于芯片和外壳的连接；
载具：用于支撑外壳，并在焊接炉底板与装配体之间有效传递热量；所述载具为铝镁合金；
所述大面积集成电路芯片烧结空洞率的控制方法，是在芯片烧结粘片的过程中，通过对原材料、预装配和合金烧结粘片的过程进行工艺控制，从而实现对烧结空洞率的控制；该方法具体包括如下步骤：
(1)原材料处理：先对外壳进行预烘焙处理，预烘焙温度为100～150℃，预烘焙时间为1～4小时；然后对外壳、芯片和焊料片采用等离子清洗，以去除外壳、芯片和焊料片表面氧化物及沾污物；
(2)预装配：将重块、过渡片、芯片、焊料片、外壳和载具叠装在一起，得到所述控制结构；
(3)合金烧结粘片：所述合金烧结粘片过程具体包括如下步骤：
(A)充入保护气：将预装配的控制结构放入焊接炉内，在室温条件下抽真空，使腔体内真空度为0.1mbar～1.5mbar，再充入氮气，至腔内真空度为3mbar～20mbar；最后充入保护气体；
(B)预热过程：将焊接腔体从室温加热到预热温度T1，T1＝230～290℃，加热到T1过程的升温速率为20～80℃/min；
(C)保温过程：加热到预热温度后保温100s以上；
(D)加热过程：将腔体从预热温度T1加热到焊接温度T2，T2＝310～400℃，T1加热到T2过程的升温速率为20～80℃/min；
(E)反应过程：保持焊接腔体内温度为T2，焊料片充分熔化，并与芯片背面金属、外壳内腔金属完成共晶反应，形成共晶体；反应过程的时间为60s～400s；
(F)排气过程：先对焊接腔体进行抽真空，至腔内真空度为0.1mbar～1.5mbar后，保持30s～300s，再充入氮气，以排除共晶体中残余的气泡，减小空洞率；
(G)急速冷却过程：将腔体温度从T2降到T3，T3＝100～300℃；腔体温度从T2降到T3过程的降温速率为20～80℃/min；
(H)缓慢冷却过程：将腔体温度从T3降低到T4，T4＝室温～100℃；缓慢冷却过程的降温速率为5～60℃/min。
2.根据权利要求1所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：所述重块为铜块、不锈钢块或石英块；其形状为长方体、立方体或圆柱体。
3.根据权利要求1所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：所述过渡片为薄铝片或硅片；过渡片的厚度为100～500μm。
4.根据权利要求1所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：所述焊料片为金锡焊料片、铅锡银焊料片或铅铟银焊料片。
5.根据权利要求4所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：所述铅铟银焊料片按重量百分比计的化学成分为：Pb为92.5％，In为5％，Ag为2.5％。
6.根据权利要求1所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：步骤(1)中，所述预烘焙完成后，需在4小时内完成合金烧结粘片过程；所述清洗过程中，清洗外壳时，采用氩气作为反应气体，清洗频率13.5MHz，清洗时间为3min～10min；清洗芯片和焊料片时，采用氢气作为反应气体，清洗频率2.56GHz，清洗时间3min～10min。
7.根据权利要求1所述的大面积集成电路芯片烧结空洞率的控制方法，其特征在于：步骤(3)中的步骤(A)中，所充入的保护气体为氮气和甲酸，氮气和甲酸的体积比例为10:1～2:1，充入保护气体后炉腔内真空度为3mbar～20mbar。
CN201711402631.6A 2017-12-22 2017-12-22 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法 Active CN108461380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711402631.6A CN108461380B (zh) 2017-12-22 2017-12-22 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711402631.6A CN108461380B (zh) 2017-12-22 2017-12-22 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法

Publications (2)

Publication Number Publication Date
CN108461380A CN108461380A (zh) 2018-08-28
CN108461380B true CN108461380B (zh) 2020-11-20

Family

ID=63220074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711402631.6A Active CN108461380B (zh) 2017-12-22 2017-12-22 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法

Country Status (1)

Country Link
CN (1) CN108461380B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109534842B (zh) * 2018-11-26 2021-08-10 北京卫星制造厂有限公司 功率半导体模块用焊接工艺
CN110060930B (zh) * 2019-04-18 2023-03-24 初宜亭 一种半导体整流管芯制备方法和半导体整流管芯
CN110860817A (zh) * 2019-09-29 2020-03-06 北京时代民芯科技有限公司 一种焊料片和用该焊料片焊接的功率器件芯片封装方法
CN111037139B (zh) * 2019-12-31 2021-12-14 中国电子科技集团公司第四十七研究所 一种大尺寸电路密封空洞率的控制方法
CN111128757B (zh) * 2019-12-31 2021-12-14 中国电子科技集团公司第四十七研究所 一种集成电路密封腔体内部水汽和氢气含量的控制方法
CN111192839B (zh) * 2020-01-07 2023-05-12 贵州振华风光半导体股份有限公司 黑陶瓷低熔玻璃外壳集成电路内部水汽含量控制方法
CN112151400B (zh) * 2020-09-23 2023-04-21 锦州七七七微电子有限责任公司 一种解决smd管壳键合点金铝系统的方法
CN113808964B (zh) * 2021-09-23 2024-04-26 华东光电集成器件研究所 一种基于多芯片小尺寸的异质共晶方法
CN116544146B (zh) * 2023-05-22 2024-04-09 浙江固驰电子有限公司 功率半导体器件真空烧结设备及方法
CN117564388A (zh) * 2024-01-15 2024-02-20 成都世源频控技术股份有限公司 一种微波模块基片与腔体自动烧结方法及其烧结装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102528194A (zh) * 2010-12-15 2012-07-04 无锡华测电子系统有限公司 一种真空共晶焊接方法
CN102497730B (zh) * 2011-12-08 2014-05-07 无锡华测电子系统有限公司 陶瓷基板组件及其接地焊接方法
CN106876267B (zh) * 2015-12-11 2019-12-17 中国航空工业集团公司雷华电子技术研究所 一种ltcc基板组件及其共晶烧结工艺方法

Also Published As

Publication number Publication date
CN108461380A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
CN108461380B (zh) 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法
CN106876267B (zh) 一种ltcc基板组件及其共晶烧结工艺方法
EP2950340B1 (en) Power module substrate, power module substrate with heat sink, and power module with heat sink
CN101579782B (zh) 铜靶材坯料与铜合金背板的焊接方法
JP5449145B2 (ja) 接合方法及び接合装置
JP5918008B2 (ja) 冷却器の製造方法
CN106134330B (zh) 一种基于等离子清洗的高钎焊率真空焊接方法
WO2004026526A1 (en) Bonding material and bonding method
CN105977173B (zh) 一种高焊透率手工共晶焊接半导体裸芯片的方法
CN104934336A (zh) 一种芯片共晶焊接方法
EP2940720B1 (en) Power module
CN102409299B (zh) 一种氧化物陶瓷溅射靶的制备方法
CN101543935A (zh) 靶材组件的制作方法
CN102409300B (zh) 氧化物陶瓷溅射靶及其制备方法和所用的钎焊合金
CN107663631A (zh) 靶材组件的制造方法
CN101862922B (zh) 一种二元合金密封焊料丝
JP2003055058A (ja) セラミック体と銅板の接合方法
CN101648307A (zh) 靶材组件的制作方法
JP4674983B2 (ja) 接合体の製造方法
CN101869982A (zh) 核壳型铝锡铋无铅焊料及其制备方法
CN100457370C (zh) 银基合金钎料及其在真空断路器分级钎焊中的应用
JPH11121889A (ja) 回路基板
CN111843089B (zh) 一种共晶焊接解决pind检测的方法
CN107611077B (zh) 一种ic封装处理装置以及处理方法
CN103894720A (zh) 一种高纯钴靶材坯料与背板的焊接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant