CN116093094A - 基于氮化镓功率芯片的半桥智能功率模块及其制备方法 - Google Patents
基于氮化镓功率芯片的半桥智能功率模块及其制备方法 Download PDFInfo
- Publication number
- CN116093094A CN116093094A CN202211575220.8A CN202211575220A CN116093094A CN 116093094 A CN116093094 A CN 116093094A CN 202211575220 A CN202211575220 A CN 202211575220A CN 116093094 A CN116093094 A CN 116093094A
- Authority
- CN
- China
- Prior art keywords
- driving
- chip
- copper
- power
- copper surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 207
- 239000010949 copper Substances 0.000 claims abstract description 207
- 229910052802 copper Inorganic materials 0.000 claims abstract description 207
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000919 ceramic Substances 0.000 claims abstract description 34
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 36
- 238000003466 welding Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910000831 Steel Inorganic materials 0.000 claims description 10
- 229910002804 graphite Inorganic materials 0.000 claims description 10
- 239000010439 graphite Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 10
- 239000010959 steel Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000004907 flux Effects 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Geometry (AREA)
- Inverter Devices (AREA)
Abstract
基于氮化镓功率芯片的半桥智能功率模块及其制备方法，包括氮化镓芯片、解耦电容、第一驱动芯片、第二驱动芯片、功率铜面、驱动铜面、第一驱动芯片外围电路、第二驱动芯片外围电路和底部陶瓷基板；若干功率铜面和驱动铜面设置在底部陶瓷基板上，氮化镓芯片和解耦电容设置在功率铜面上，第一驱动芯片和第二驱动芯片设置在驱动铜面上，第一驱动芯片和第二驱动芯片分别对应连接有第一驱动芯片外围电路和第二驱动芯片外围电路；第一驱动芯片和第二驱动芯片用于驱动氮化镓芯片。本发明实现驱动芯片在模块内的集成。功率回路经过优化，功率换流回路寄生电感小于2nH，有效减小芯片开通关断过程中的过电压和电流震荡。
Description
技术领域
本发明属于智能功率模块技术领域，特别涉及基于氮化镓功率芯片的半桥智能功率模块及其制备方法。
背景技术
氮化镓(Gallium Nitride,GaN)功率器件作为宽禁带半导体的代表，因其高频、高效的优异特性，在功率半导体市场正逐步替代传统硅基功率器件。但是，目前的大部分宽禁带半导体仍然沿用传统硅基半导体的封装集成方式，限制了其优异特性的发挥，是宽禁带半导体功率器件应用的瓶颈问题。氮化镓器件相比传统的硅器件拥有更高的开关速度，因而在开关过程中相比传统硅器件对寄生参数更加敏感。如果芯片封装技术不当，会引发严重的过电压、电磁干扰等问题，造成电力电子开关器件损耗增加，器件可靠性变差，甚至引发器件损坏。
发明内容
本发明的目的在于提供基于氮化镓功率芯片的半桥智能功率模块及其制备方法，以解决氮化镓器件在开关过程中相比传统硅器件对寄生参数更加敏感，会引发严重的过电压、电磁干扰的问题。
为实现上述目的，本发明采用以下技术方案：
基于氮化镓功率芯片的半桥智能功率模块，包括氮化镓芯片、解耦电容、第一驱动芯片、第二驱动芯片、功率铜面、驱动铜面、第一驱动芯片外围电路、第二驱动芯片外围电路和底部陶瓷基板；若干功率铜面和驱动铜面设置在底部陶瓷基板上，氮化镓芯片和解耦电容设置在功率铜面上，第一驱动芯片和第二驱动芯片设置在驱动铜面上，第一驱动芯片和第二驱动芯片分别对应连接有第一驱动芯片外围电路和第二驱动芯片外围电路；第一驱动芯片和第二驱动芯片用于驱动氮化镓芯片。
进一步的，功率铜面包括第一功率铜面、第二功率铜面、第三功率铜面和第四功率铜面；驱动铜面包括第一驱动铜面、第二驱动铜面、第三驱动铜面以及第四驱动铜面；氮化镓功率芯片和第一功率铜面、第二功率铜面、第三功率铜面、第四功率铜面、第一驱动铜面、第二驱动铜面、第三驱动铜面以及第四驱动铜面连接；氮化镓功率芯片上设置有顶部陶瓷基板；解耦电容和第一功率铜面及第二功率铜面连接；第五功率铜面设置在底部陶瓷基板的背面。
进一步的，第一驱动芯片外围电路包括第一驱动电阻、第二驱动电阻及第一驱动电容；第一驱动电阻、第二驱动电阻及第一驱动电容均连接到第一驱动芯片。
进一步的，驱动铜面还包括第五驱动铜面、第七驱动铜面、第十一驱动铜面、第十二驱动铜面和第十三驱动铜面；第一驱动电阻、第二驱动电阻通过第十一驱动铜面与第一驱动铜面连接；第一驱动电阻、第二驱动电阻通过第十二驱动铜面、第十三驱动铜面和第一驱动芯片连接；第一驱动电容通过第五驱动铜面、第七驱动铜面和第一驱动芯片连接。
进一步的，第二驱动芯片外围电路包括第三驱动电阻、第四驱动电阻及第二驱动电容；第三驱动电阻、第四驱动电阻及第二驱动电容均连接到第二驱动芯片。
进一步的，驱动铜面还包括第十四驱动铜面、第十五驱动铜面、第十六驱动铜面、第八驱动铜面和第十驱动铜面；第三驱动电阻、第四驱动电阻通过第十四驱动铜面与第三驱动铜面连接；第三驱动电阻、第四驱动电阻通过第十五驱动铜面、第十六驱动铜面和第二驱动芯片连接；第二驱动电容通过第八驱动铜面、第十驱动铜面和第二驱动芯片连接；第一驱动芯片和第二驱动芯片都用于驱动封装后的氮化镓芯片。
进一步的，第一驱动芯片还连接有第六驱动铜面；第二驱动芯片还连接有第九驱动铜面。
进一步的，第五驱动铜面连接有第一驱动端子；第六驱动铜面连接有第二驱动端子；第七驱动铜面连接有第三驱动端子；第八驱动铜面连接有第四驱动端子；第九驱动铜面连接有第五驱动端子；第十驱动铜面连接有第六驱动端子。
进一步的，第二功率铜面连接有第一功率端子，第三功率铜面连接有第二功率端子，第四功率铜面连接有第三功率端子。
进一步的，基于氮化镓功率芯片的半桥智能功率模块的制备方法，包括以下步骤：
将氮化镓芯片和铜柱连接在临时载板，上表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出芯片表面铜层；
溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀铜层，完成芯片表面电极间的互联；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜层；
再次溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀半桥模块对应的铜焊盘端子；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜；
将模块翻面，重新连接在临时载板；溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀连接氮化镓芯片衬底和铜柱；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜，取下完成Fan-out封装的半桥功率芯片；
通过钢网在底部陶瓷基板表面涂抹焊接材料，保证焊锡可完成端子的焊接并涂抹不过量；
通过贴片机将驱动芯片、解耦电容、电阻、封装的功率半桥芯片、功率端子及驱动端子放置在底部陶瓷基板的指定位置；
陶瓷基板放入定制化的石墨夹具中；石墨夹具开有螺纹，调节螺母高度固定芯片及端子；
功率模块放置在真空焊接炉中，设置对应的温度曲线，进行真空焊接；清洗模块表面残留助焊剂；
通过钢网在顶部陶瓷基板表面涂抹焊接材料，保证焊锡可完成端子的焊接并涂抹不过量；将模块放置在顶部陶瓷基板上；
放入定制化的石墨夹具中，在真空焊接炉中，设置对应的温度曲线，进行真空焊接；清洗模块表面残留助焊剂。
与现有技术相比，本发明有以下技术效果：
本发明基于氮化镓芯片设计单相全桥智能功率模块。本模块设计出一种基于氮化镓的全桥布局，并实现驱动芯片在模块内的集成。功率回路经过优化，功率换流回路寄生电感小于2nH，有效减小芯片开通关断过程中的过电压和电流震荡。同时针对键合线驱动回路，优化驱动回路寄生电感，减小氮化镓芯片误开通现象。采用陶瓷基板实现散热，减小模块热阻。
本模块适用于对功率密度要求高的场合，对新能源汽车应用落地，家电能源的节能减排具有重要作用，可以带来极大的经济效益，为氮化镓模块化封装的产业落地提供支持。
附图说明
图1是本发明整个IPM的电路原理图；
图2是本发明的三维结构图拆分图；
图3是本发明的半桥拓扑换流回路示意图。；
图4是本发明的阐述的加工工艺流程图；
下面将结合附图和具体实施方式对本发明进行详细说明。
其中
1.封装后的氮化镓半桥芯片；2.顶部陶瓷基板；3.底部陶瓷基板；4.第一功率铜面；5.第二功率铜面；6.第三功率铜面；7.第四功率铜面；8.第一功率端子；9.第二功率端子；10.第三功率端子；11.解耦电容；12.第一驱动铜面；13.第二驱动铜面；14.第三驱动铜面；15.第四驱动铜面；16.第一驱动电阻；17.第二驱动电阻；18.第三驱动电阻；19.第四驱动电阻；20.第二驱动芯片；21.第二驱动电容；22.第一驱动端子；23.第二驱动端子；24.第三驱动端子；25.第四驱动端子；26.第五驱动端子；27.第六驱动端子；28.第一驱动电容；29.第一驱动芯片；30.第五驱动铜面；31.第六驱动铜面；32第七驱动铜面；33.第八驱动铜面；34.第九驱动铜面；35.第十驱动铜面；36.第十一驱动铜面；37.第十二驱动铜面；38.第十三驱动铜面；39.第十四驱动铜面；40.第十五驱动铜面；41.第十六驱动铜面；42.第五功率铜面。
具体实施方式
以下结合附图对本发明进一步说明：
请参阅图1至图4，基于氮化镓功率芯片的半桥智能功率模块及其制备方法，封装后的氮化镓功率芯片1和第一功率铜面4、第二功率铜面5、第三功率铜面6、第四功率铜面7、第一驱动铜面12；第二驱动铜面13；第三驱动铜面14以及第四驱动铜面15连接。解耦电容11和第一功率铜面4及第二功率铜面5连接。第一功率端子8和第二功率铜面5连接。第二功率端子9和第三功率铜面6连接。第三功率端子10和第四功率铜面7连接。
第一驱动电阻16、第二驱动电阻17及第一驱动电容21组成第一驱动芯片29的外围电路；第三驱动电阻18、第四驱动电阻19及第二驱动电容28组成第二驱动芯片20的外围电路。第一驱动电阻16、第二驱动电阻17通过铜面36与铜面12连接。第一驱动电阻16、第二驱动电阻17通过铜面37、38和第一驱动芯片29连接。第一驱动电容21通过铜面30、32和第一驱动芯片29连接。第三驱动电阻18、第四驱动电阻19通过铜面39与铜面14连接。第三驱动电阻18、第四驱动电阻19通过铜面40、41和第二驱动芯片20连接。第二驱动电容28通过铜面33、35和第二驱动芯片20连接。第一驱动芯片29和第二驱动芯片20都用于驱动封装后的氮化镓半桥芯片1。
第一驱动电阻16和铜面36、38连接；第二驱动电阻17和铜面36、37连接；第三驱动电阻18和铜面39、41连接；第四驱动电阻19和铜面39、40连接。第一驱动电容21和铜面30、32连接；第二驱动电容28和铜面33、35连接。第一驱动芯片29和铜面30、31、32、37、38连接；第二驱动芯片20和铜面33、34、35、40、41连接。
第一驱动端子22和铜面30连接；第二驱动端子23和铜面31连接；第三驱动端子24和铜面32连接；第四驱动端子25和铜面33连接；第五驱动端子26和铜面34连接；第六驱动端子27和铜面35连接。
本发明的目的在于提供一种可用于实际工业生产的，基于氮化镓功率芯片的半桥智能功率模块。模块在封装功率芯片的同时，实现驱动电路的集成。此模块有低寄生参数，高功率密度及高可靠性的特点，本模块封装技术旨在进一步释放宽禁带器件的优性能，发挥氮化镓高频开关的优异特性。
本发明提出一种基于Fan-out封装工艺的芯片互连结构，由氮化镓功率芯片和驱动芯片构成半桥拓扑结构的智能功率模块。封装的模块拥有寄生参数小、开关特性好以及散热条件好的优良特性。同时，本发明提出此功率模块的完整制备工艺。
一种基于Fan-out工艺的智能功率模块，包括功率回路、驱动回路、解耦电容、引线端子及绝缘散热陶瓷基板。功率回路由两个氮化镓芯片及解耦电容组成半桥电路。半桥电路通过驱动电路和驱动芯片连接。引出的端子用于外部电气信号连接。两侧的陶瓷提供绝缘及机械支撑的作用。
功率回路的底板采用陶瓷基板，以获得更优的散热能力。功率回路内部拓扑采用基于氮化镓的半桥电路。芯片通过Fan-out工艺实现半桥氮化镓芯片的封装和芯片漏极、栅极及源极的焊盘引出。氮化镓芯片的源极和衬底通过电镀铜连接，以减少电流崩塌带来的通态电阻跳变。氮化镓半桥和解耦电容连接到顶部的陶瓷基板的铜面上，为高频电流提供换流回路。氮化镓半桥底部和另一个陶瓷基板连接，作为散热面。
驱动芯片分布功率芯片附近，用于减小栅极回路寄生电感。氮化镓半桥引出的焊盘和驱动的焊盘之间通过陶瓷表面的导体连接。驱动芯片周围放置对应的解耦电容以及驱动电阻，保证驱动芯片正常工作。
同时，本发明公开基于氮化镓功率芯片的半桥智能功率模块的制备流程，以提高基于氮化镓功率芯片制备的功率模块的可靠性。
为实现以上目的，加工工艺需要提供的材料及设备如下：
提供定制的两侧烧结导体的陶瓷基板，提供功率模块内部需要的商业化驱动芯片、功率芯片，提供驱动芯片外围电路需要的解耦电容、电阻，提供定制端子若干，提供为陶瓷基板在指定位置涂抹焊膏或者烧结材料的钢网，提供商业化易挥发中强酸及无水乙醇，提供商业生产的真空加热炉，提供商业生产的Fan-out封装工艺的全套设备及封装材料。
根据图4所示的加工工艺流程吗，工艺流程如下：
第一步，将氮化镓芯片和铜柱连接在临时载板，上表面绝缘层覆盖并图形化。待固化后打磨，减薄直至露出芯片表面铜层。
第二步，溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀铜层，完成芯片表面电极间的互联。
第三步，去除光刻胶，并腐蚀溅射种子粘附层。表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜层。
第四步，再次溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀半桥模块对应的铜焊盘端子。
第五步，去除光刻胶，并腐蚀溅射种子粘附层。表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜。
第六步，将模块翻面，重新连接在临时载板。溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀连接氮化镓芯片衬底和铜柱。
第七步，去除光刻胶，并腐蚀溅射种子粘附层。表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜。取下完成Fan-out封装的半桥功率芯片。
第八步，通过钢网在底部陶瓷基板表面涂抹焊接材料，钢网开具合适的厚度，保证焊锡可完成端子的焊接并涂抹不过量。
第九步，通过贴片机将驱动芯片、解耦电容、电阻、封装的功率半桥芯片、功率端子及驱动端子放置在底部陶瓷基板的指定位置。
第十步，陶瓷基板放入定制化的石墨夹具中。石墨夹具在指定位置开孔，用于挥发助焊剂及固定芯片等。石墨夹具在指定位置开螺纹，调节螺母高度固定芯片及端子，防止焊接过程中的芯片错位。
第十一步，功率模块放置在商业化的真空焊接炉中，设置对应的温度曲线，进行真空焊接。
第十二步，采用专用的超声清洗设备，清洗模块表面残留助焊剂。
第十三步，通过钢网在顶部陶瓷基板表面涂抹焊接材料，钢网开具合适的厚度，保证焊锡可完成端子的焊接并涂抹不过量。将模块放置在顶部陶瓷基板上。
第十四步，放入定制化的石墨夹具中，在商业化的真空焊接炉中，设置对应的温度曲线，进行真空焊接。
第十五步，采用专用的超声清洗设备，清洗模块表面残留助焊剂。
第十六步，进行系列模块电特性及可靠性测试。
本模块中使用的功率芯片，驱动芯片及外围无源器件，陶瓷基板，印刷电路板都为商业化产品。本申请中提及的模块的结构仅仅是工艺的实例而非限制。图1-图4所展示的模块内部结构仅仅是为了方便说明本专利设计的加工工艺和流程，而非限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.基于氮化镓功率芯片的半桥智能功率模块，其特征在于，包括氮化镓芯片(1)、解耦电容(11)、第一驱动芯片(29)、第二驱动芯片(20)、功率铜面、驱动铜面、第一驱动芯片外围电路、第二驱动芯片外围电路和底部陶瓷基板(3)；若干功率铜面和驱动铜面设置在底部陶瓷基板(3)上，氮化镓芯片(1)和解耦电容(11)设置在功率铜面上，第一驱动芯片(29)和第二驱动芯片(20)设置在驱动铜面上，第一驱动芯片(29)和第二驱动芯片(20)分别对应连接有第一驱动芯片外围电路和第二驱动芯片外围电路；第一驱动芯片(29)和第二驱动芯片(20)用于驱动氮化镓芯片(1)。
2.根据权利要求1所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，功率铜面包括第一功率铜面(4)、第二功率铜面(5)、第三功率铜面(6)、第四功率铜面(7)和第五功率铜面(42)；驱动铜面包括第一驱动铜面(12)、第二驱动铜面(13)、第三驱动铜面(14)以及第四驱动铜面(15)；氮化镓功率芯片(1)和第一功率铜面(4)、第二功率铜面(5)、第三功率铜面(6)、第四功率铜面(7)、第一驱动铜面(12)、第二驱动铜面(13)、第三驱动铜面(14)以及第四驱动铜面(15)连接；氮化镓功率芯片(1)上设置有顶部陶瓷基板(2)；解耦电容(11)和第一功率铜面(4)及第二功率铜面(5)连接；第五功率铜面(42)设置在底部陶瓷基板(3)的背面。
3.根据权利要求2所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，第一驱动芯片外围电路包括第一驱动电阻(16)、第二驱动电阻(17)及第一驱动电容(21)；第一驱动电阻(16)、第二驱动电阻(17)及第一驱动电容(21)均连接到第一驱动芯片(29)。
4.根据权利要求3所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，驱动铜面还包括第五驱动铜面(30)、第七驱动铜面(32)、第十一驱动铜面(36)、第十二驱动铜面(37)和第十三驱动铜面(38)；第一驱动电阻(16)、第二驱动电阻(17)通过第十一驱动铜面(36)与第一驱动铜面(12)连接；第一驱动电阻(16)、第二驱动电阻(17)通过第十二驱动铜面(37)、第十三驱动铜面(38)和第一驱动芯片(29)连接；第一驱动电容(21)通过第五驱动铜面(30)、第七驱动铜面(32)和第一驱动芯片(29)连接。
5.根据权利要求4所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，第二驱动芯片外围电路包括第三驱动电阻(18)、第四驱动电阻(19)及第二驱动电容(28)；第三驱动电阻(18)、第四驱动电阻(19)及第二驱动电容(28)均连接到第二驱动芯片(20)。
6.根据权利要求5所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，驱动铜面还包括第十四驱动铜面(39)、第十五驱动铜面(40)、第十六驱动铜面(41)、第八驱动铜面(33)和第十驱动铜面(35)；第三驱动电阻(18)、第四驱动电阻(19)通过第十四驱动铜面(39)与第三驱动铜面(14)连接；第三驱动电阻(18)、第四驱动电阻(19)通过第十五驱动铜面(40)、第十六驱动铜面(41)和第二驱动芯片(20)连接；第二驱动电容(28)通过第八驱动铜面(33)、第十驱动铜面(35)和第二驱动芯片(20)连接；第一驱动芯片(29)和第二驱动芯片(20)都用于驱动封装后的氮化镓芯片(1)。
7.根据权利要求6所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，第一驱动芯片(29)还连接有第六驱动铜面(31)；第二驱动芯片(20)还连接有第九驱动铜面(34)。
8.根据权利要求7所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，第五驱动铜面(30)连接有第一驱动端子(22)；第六驱动铜面(31)连接有第二驱动端子(23)；第七驱动铜面(32)连接有第三驱动端子(24)；第八驱动铜面(33)连接有第四驱动端子(25)；第九驱动铜面(34)连接有第五驱动端子(26)；第十驱动铜面(35)连接有第六驱动端子(27)。
9.根据权利要求2所述的基于氮化镓功率芯片的半桥智能功率模块，其特征在于，第二功率铜面(5)连接有第一功率端子(8)，第三功率铜面(6)连接有第二功率端子(9)，第四功率铜面(7)连接有第三功率端子(10)。
10.基于氮化镓功率芯片的半桥智能功率模块的制备方法，其特征在于，基于权利要求1至9任意一项所述的基于氮化镓功率芯片的半桥智能功率模块，包括以下步骤：
将氮化镓芯片和铜柱连接在临时载板，上表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出芯片表面铜层；
溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀铜层，完成芯片表面电极间的互联；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜层；
再次溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀半桥模块对应的铜焊盘端子；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜；
将模块翻面，重新连接在临时载板；溅射种子粘附层，使用光刻胶作为待电镀的图形，电镀连接氮化镓芯片衬底和铜柱；
去除光刻胶，并腐蚀溅射种子粘附层；表面绝缘层覆盖并图形化，待固化后打磨，减薄直至露出电镀的表面铜，取下完成Fan-out封装的半桥功率芯片；
通过钢网在底部陶瓷基板表面涂抹焊接材料，保证焊锡可完成端子的焊接并涂抹不过量；
通过贴片机将驱动芯片、解耦电容、电阻、封装的功率半桥芯片、功率端子及驱动端子放置在底部陶瓷基板的指定位置；
陶瓷基板放入定制化的石墨夹具中；石墨夹具开有螺纹，调节螺母高度固定芯片及端子；
功率模块放置在真空焊接炉中，设置对应的温度曲线，进行真空焊接；清洗模块表面残留助焊剂；
通过钢网在顶部陶瓷基板表面涂抹焊接材料，保证焊锡可完成端子的焊接并涂抹不过量；将模块放置在顶部陶瓷基板上；
放入定制化的石墨夹具中，在真空焊接炉中，设置对应的温度曲线，进行真空焊接；清洗模块表面残留助焊剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211575220.8A CN116093094A (zh) | 2022-12-08 | 2022-12-08 | 基于氮化镓功率芯片的半桥智能功率模块及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211575220.8A CN116093094A (zh) | 2022-12-08 | 2022-12-08 | 基于氮化镓功率芯片的半桥智能功率模块及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116093094A true CN116093094A (zh) | 2023-05-09 |
Family
ID=86209286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211575220.8A Pending CN116093094A (zh) | 2022-12-08 | 2022-12-08 | 基于氮化镓功率芯片的半桥智能功率模块及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116093094A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581110A (zh) * | 2023-05-16 | 2023-08-11 | 深圳市盛元半导体有限公司 | 一种基于氮化镓芯片封装的全桥功率模块 |
-
2022
- 2022-12-08 CN CN202211575220.8A patent/CN116093094A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581110A (zh) * | 2023-05-16 | 2023-08-11 | 深圳市盛元半导体有限公司 | 一种基于氮化镓芯片封装的全桥功率模块 |
| CN116581110B (zh) * | 2023-05-16 | 2024-05-10 | 深圳市盛元半导体有限公司 | 一种基于氮化镓芯片封装的全桥功率模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716128B (zh) | 功率模块、电源变换器以及功率模块的制造方法 | |
| US10354937B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
| US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
| CN107591377B (zh) | 一种功率器件的多dbc封装结构及封装方法 | |
| TW200425828A (en) | Multichip module including substrate with an array of interconnect structures | |
| CN111261599B (zh) | 基于石墨烯基封装衬板的大功率ipm的结构及加工工艺 | |
| WO2023221970A1 (zh) | 功率模块、电源系统、车辆及光伏系统 | |
| CN113497014B (zh) | 一种多芯片并联的功率模块的封装结构及封装方法 | |
| CN116093094A (zh) | 基于氮化镓功率芯片的半桥智能功率模块及其制备方法 | |
| CN109817612B (zh) | 一种改善焊接型碳化硅功率模块电热性能的封装结构 | |
| TW200810069A (en) | Dual side cooling integrated power device package and module and methods of manufacture | |
| CN117153798B (zh) | 一种功率模块的封装结构 | |
| KR20170113974A (ko) | 전력 반도체 모듈 및 이의 제조 방법 | |
| WO2018090470A1 (zh) | 智能功率模块及其制造方法 | |
| CN110012590B (zh) | 一种基于pcb嵌入工艺的全桥集成模块 | |
| CN103780102B (zh) | 一种智能半导体功率模块 | |
| CN116741763A (zh) | 基于垂直导电结构功率芯片的功率模块及其制备方法 | |
| CN116364672A (zh) | 基于碳化硅功率芯片的双面散热功率模块及其制备方法 | |
| CN113097154A (zh) | 一种双向开关功率模块及其制备方法 | |
| CN110676235A (zh) | 一种便于扩展的新型功率mos模组结构 | |
| CN115296507A (zh) | 基于氮化镓功率芯片的单相全桥智能功率模块及制造方法 | |
| CN214848628U (zh) | 半导体电路 | |
| CN210272327U (zh) | 一种新型功率模块 | |
| CN220556592U (zh) | 一种dpim三相整流模块 | |
| CN213660400U (zh) | 功率模块的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |