CN113799716B

CN113799716B - Soc供电系统及基于soc供电系统的监控方法

Info

Publication number: CN113799716B
Application number: CN202010537155.4A
Authority: CN
Inventors: 冯晓宇
Original assignee: Guangzhou Automobile Group Co Ltd
Current assignee: Guangzhou Automobile Group Co Ltd
Priority date: 2020-06-12
Filing date: 2020-06-12
Publication date: 2023-07-25
Anticipated expiration: 2040-06-12
Also published as: CN113799716A

Abstract

本发明公开了一种SOC供电系统，包括MCU芯片、MCU供电电源、MCU电压比较电路、SOC芯片、SOC初级电源、至少两个SOC次级电源、SOC电压比较电路、监控电路及逻辑门电路，SOC芯片内置有内核；MCU供电电源用于给MCU芯片供电，MCU电压比较电路用于监测MCU供电电源的输出电压并将MCU电源监测结果反馈至MCU芯片；SOC初级电源用于给SOC次级电源供电，SOC次级电源用于给对应的内核供电，SOC电压比较电路用于监测对应的SOC次级电源的输出电压并通过对应的监控电路将SOC电源监测结果输出至逻辑门电路，逻辑门电路根据SOC电源监测结果及SOC芯片的复位输出端信号生成并反馈SOC监测结果至MCU芯片。本发明还公开了一种基于SOC供电系统的监控方法。本发明可实现多路监控，可靠性高，灵活性强。

Description

SOC供电系统及基于SOC供电系统的监控方法

技术领域

本发明涉及汽车供电系统技术领域，尤其涉及一种SOC供电系统及一种基于SOC供电系统的监控方法。

背景技术

多核异构的SOC(System on Chip)芯片是汽车市场上的主流产品。在生产车载产品时，SOC厂商一般会推荐集成度较高的电源芯片方案，电源芯片方案采用集成供电方式，支持多路不同电压电流值及启动时序，但成本较高，而且不能随意更改供电时序；同时，有功能安全要求的车载产品，可靠性设计的电源系统是必不可少的，它通常要求对多路供电进行状态监控。

目前，电源芯片方案主要有以下两种：

一、整车控制器包括主电源模块、监控电源模块、主MCU、继电器驱动模块和监控MCU，主MCU和监控MCU之间通过SPI总线连接，主电源模块与主MCU连接并为其供电，监控电源模块与监控MCU连接并为其供电，主电源模块输出端与监控MCU的模拟量输入端口连接，监控电源模块输出端与监控MCU的模拟量输入端口连接；主MCU的复位引脚与监控MCU相连，监控MCU的复位引脚与主MCU相连；主MCU与继电器驱动模块的输入端连接，监控MCU与继电器驱动模块的使能端相连接。但是，非多路供电的系统，上电时序设计无法控制，用该方案监控多路供电的电源会占用较多的AD管脚MCU硬件资源。

二、SOC验证平台电源结构由统一的6V直流电源供电，包含可调谐的多电压输出模块、可调谐的负电压模块、上电顺序控制模块，可以对DSP/MCU、FPGA、LCD及触摸屏、数模转换、运算放大、射频等各电路模块供电。但是，MCU、FPGA、复位模块共用一路电源，当电源出现异常时，会导致异常不能记录或复位，所以可靠性并不高。

发明内容

本发明所要解决的技术问题在于，提供一种结构简单的SOC供电系统，可实现多路监控。

本发明所要解决的技术问题还在于，提供一种基于SOC供电系统的监控方法，可采用独特诊断策略进行故障分析，可靠性高，灵活性强。

为了解决上述技术问题，本发明提供了一种SOC供电系统，包括MCU芯片、MCU供电电源、MCU电压比较电路、SOC芯片、SOC初级电源、至少两个SOC次级电源、至少两个SOC电压比较电路、至少两个监控电路及逻辑门电路，所述SOC芯片内置有至少两个内核，所述SOC次级电源与SOC电压比较电路、监控电路及内核一一对应；所述MCU供电电源用于给所述MCU芯片供电，所述MCU电压比较电路用于监测所述MCU供电电源的输出电压并将MCU电源监测结果反馈至所述MCU芯片，所述MCU芯片分别与所述SOC芯片及SOC初级电源连接；所述SOC初级电源用于给所述SOC次级电源供电，所述SOC次级电源用于给对应的内核供电，所述SOC电压比较电路用于监测对应的SOC次级电源的输出电压并通过对应的监控电路将SOC电源监测结果输出至所述逻辑门电路，所述逻辑门电路根据所述SOC电源监测结果及所述SOC芯片的复位输出端信号生成SOC监测结果并将所述SOC监测结果反馈至所述MCU芯片。

作为上述方案的改进，所述逻辑门电路包括第一逻辑门及第二逻辑门，所述监控电路的输出端连接所述第一逻辑门的输入端，所述第一逻辑门的输出端及SOC芯片的复位输出端连接所述第二逻辑门的输入端，所述第二逻辑门的输出端连接所述MCU芯片。

作为上述方案的改进，每一监控电路包括三极管，所述三极管的发射极连接对应的SOC电压比较电路，所述三极管的集电极连接所述逻辑门电路，所述三极管的基极连接所述MCU芯片。

作为上述方案的改进，所述SOC供电系统还包括IO扩展芯片；每一监控电路包括三极管，所述三极管的发射极连接对应的SOC电压比较电路，所述三极管的集电极连接所述逻辑门电路，所述三极管的基极通过所述IO扩展芯片连接所述MCU芯片。

作为上述方案的改进，所述SOC次级电源依次设置，所述SOC初级电源的PGOOD端连接首个SOC次级电源的使能端，除末个SOC次级电源外的其他SOC次级电源的PGOOD端分别连接下一SOC次级电源的使能端，末个SOC次级电源的PGOOD端连接SOC芯片的复位输入端。

相应地，本发明还提供了一种基于SOC供电系统的监控方法，包括：MCU芯片实时读取逻辑门电路输出的电平信号，并判断所述电平信号是否为高电平信号；当所述电平信号为高电平信号时，表示SOC芯片及SOC供电电源运行正常；当所述电平信号为低电平信号时，所述MCU芯片判断是否存在导通的监控电路；当不存在导通的监控电路时，所述MCU芯片判断所述SOC芯片是否上电复位，判断为是时，表示所述SOC芯片运行正常，判断为否时，表示所述SOC芯片故障；当存在导通的监控电路时，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源。

作为上述方案的改进，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源的步骤包括：所述MCU芯片断开已导通的监控电路，并导通任一未监测的监控电路；判断新导通的监控电路对应的SOC电压比较电路输出的电平信号是否为低电平信号；判断为是时，表示新导通的监控电路对应的SOC次级电源异常；判断为否时，所述MCU芯片切换其他监控电路，并重新进行监测。

作为上述方案的改进，所述MCU芯片分别向各监控电路输出高电平信号或低电平信号，以分别导通或断开各监控电路。

作为上述方案的改进，所述MCU芯片判断SOC芯片是否上电复位的步骤包括：所述MCU芯片读取所述SOC芯片的内部寄存器值；所述MCU芯片根据所述内部寄存器值判断所述SOC芯片是否上电复位。

作为上述方案的改进，当SOC次级电源异常时，所述SOC次级电源对应的SOC电压比较电路输出低电平信号；当SOC次级电源正常时，所述SOC次级电源对应的SOC电压比较电路输出高电平信号。

作为上述方案的改进，所述SOC芯片自检过程中，所述SOC芯片中的复位输出端输出低电平信号；所述SOC芯片自检完成后，所述SOC芯片中的复位输出端输出高电平信号。

实施本发明，具有如下有益效果：

本发明中的MCU芯片及SOC芯片采用可靠性高的独立电源架构，实现了MCU芯片及SOC芯片的独立供电，当SOC芯片出现异常时，仍然可以通过外部的MCU芯片进行监控、故障记录及执行Fail SAFE动作；

同时，本发明通过多路SOC次级电源实现对SOC芯片的供电，并通过切换监控电路的方式对多路SOC次级电源进行逐个检测，从而避免了诊断点过多导致MCU管脚资源过多占用问题；

另外，本发明针对结构独特的SOC供电系统，创造性的构建出全新的诊断策略，可靠性高，灵活性强。

附图说明

图1是本发明SOC供电系统的第一实施例结构示意图；

图2是本发明SOC供电系统的第二实施例结构示意图；

图3是本发明SOC供电系统的第三实施例结构示意图；

图4是本发明SOC供电系统的第四实施例结构示意图；

图5是本发明基于SOC供电系统的监控方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

参见图1，图1显示了本发明SOC供电系统的第一实施例，其包括MCU芯片(MCU)、MCU供电电源POW0、MCU电压比较电路DT1、SOC芯片(SOC)、SOC初级电源POW1、至少两个SOC次级电源(POW2，POW3……POWn)、至少两个SOC电压比较电路(DT2，DT3……DTn)、至少两个监控电路(Q2，Q3……Qn)及逻辑门电路OR，所述SOC芯片(SOC)内置有至少两个内核，所述SOC次级电源(POW2，POW3……POWn)与SOC电压比较电路(DT2，DT3……DTn)、监控电路(Q2，Q3……Qn)及内核一一对应。具体地：

所述MCU供电电源POW0用于给所述MCU芯片(MCU)供电，所述MCU电压比较电路DT1用于监测所述MCU供电电源POW0的输出电压并将MCU电源监测结果反馈至所述MCU芯片(MCU)，所述MCU芯片(MCU)分别与所述SOC芯片(SOC)及SOC初级电源POW1连接。优选地，所述MCU芯片(MCU)通过SPI(Serial Peripheral Interface)与SOC芯片(SOC)连接，以读取SOC芯片(SOC)的内部寄存器值。

因此，所述MCU供电电源POW0、MCU芯片(MCU)及MCU电压比较电路DT1组成MCU供电系统。MCU芯片(MCU)拥有一个独立的MCU供电电源POW0，MCU供电电源POW0输出电源以直接给MCU芯片(MCU)供电；同时，MCU电压比较电路DT1实时监测MCU供电电源POW0的输出，并将MCU电源监测结果反馈至MCU芯片(MCU)。

所述SOC初级电源POW1用于给所述SOC次级电源(POW2，POW3……POWn)供电，所述SOC次级电源(POW2，POW3……POWn)用于给对应的内核供电，所述SOC电压比较电路(DT2，DT3……DTn)用于监测对应的SOC次级电源(POW2，POW3……POWn)的输出电压并通过对应的监控电路(Q2，Q3……Qn)将SOC电源监测结果输出至所述逻辑门电路OR，所述逻辑门电路OR根据所述SOC电源监测结果及所述SOC芯片的复位输出端RESET_OUT信号生成SOC监测结果并将所述SOC监测结果反馈至所述MCU芯片(MCU)。

因此，所述SOC芯片(SOC)、SOC初级电源POW1及SOC次级电源(POW2，POW3……POWn)组成SOC供电系统，具体地，SOC初级电源POW1分别给SOC次级电源(POW2，POW3……POWn)供电，SOC次级电源(POW2，POW3……POWn)分别给SOC芯片(SOC)内部的内核供电。另外，所述SOC电压比较电路(DT2，DT3……DTn)、监控电路(Q2，Q3……Qn)及逻辑门电路OR组成SOC监测系统，具体地，SOC电压比较电路(DT2，DT3……DTn)内部有独立的基准电压源，可以分别诊断SOC次级电源(POW2，POW3……POWn)的输出电压，当SOC次级电源(POW2，POW3……POWn)出现过压或欠压时，SOC电压比较电路(DT2，DT3……DTn)对外输出低电平信号，当SOC次级电源(POW2，POW3……POWn)电压正常时，SOC电压比较电路(DT2，DT3……DTn)对外输出高电平信号；同时，所述SOC芯片(SOC)自检过程中，所述SOC芯片中的复位输出端RESET_OUT输出低电平信号，所述SOC芯片(SOC)自检完成后，所述SOC芯片中的复位输出端RESET_OUT输出高电平信号；相应地，SOC电压比较电路(DT2，DT3……DTn)输出的电平信号可通过切换监控电路(Q2，Q3……Qn)的方式选择性地输出至逻辑门电路OR，再由逻辑门电路OR根据输入的电平信号(SOC电压比较电路的电平信号及SOC芯片的复位输出端的电平信号)生成SOC监测结果并将SOC监测结果反馈至所述MCU芯片(MCU)。

需要说明的是，SOC端的错误类型主要有两种：一种是由于SOC供电电源的电压异常，另一种是SOC内部异常产生的复位。因此，通过对SOC电压比较电路(DT2，DT3……DTn)的电平信号(针对SOC供电电源的电压异常)及SOC芯片的复位输出端RESET_OUT的电平信号(针对SOC内部异常)的逻辑判断，可有效、准确地识别出SOC端的错误类型。

综上可知，本发明中的MCU芯片(MCU)及SOC芯片(SOC)采用可靠性高的独立电源架构，实现了MCU芯片(MCU)及SOC芯片(SOC)的独立供电，当SOC芯片(SOC)出现异常时，仍然可以通过外部的MCU芯片(MCU)进行监控、故障记录及执行Fail SAFE动作(出现故障后的安全机制)；同时，本发明通过多路SOC次级电源(POW2，POW3……POWn)实现对SOC芯片(SOC)的供电，并通过切换监控电路(Q2，Q3……Qn)的方式对多路SOC次级电源(POW2，POW3……POWn)进行逐个检测，从而避免了诊断点过多导致MCU管脚资源过多占用问题。

进一步，所述SOC次级电源(POW2，POW3……POWn)依次设置，所述SOC初级电源的PGOOD端连接首个SOC次级电源POW2的使能端EN，除末个SOC次级电源POWn外的其他SOC次级电源的PGOOD端分别连接下一SOC次级电源的使能端EN，末个SOC次级电源的PGOOD端连接SOC芯片(SOC)的复位输入端POR。

需要说明的是，SOC供电系统中设有多个SOC次级电源供电(POW2，POW3……POWn)，SOC初级电源POW1分别给SOC次级电源(POW2，POW3……POWn)供电；SOC次级电源的PGOOD端逐个连接到下一个SOC次级电源的使能端EN，依次控制下一个SOC次级电源的输出时序，而最后一个SOC次级电源的PGOOD端信号输出至SOC芯片的复位输入端POR，作为上电复位信号。需要说明的是，所述PGOOD端可集成于SOC初级电源及SOC次级电源内部，也可设于SOC初级电源及SOC次级电源外部，灵活性强。

相应地，所述SOC芯片(SOC)自检过程中，所述SOC芯片(SOC)中的复位输出端RESET_OUT输出低电平信号；所述SOC芯片(SOC)自检完成后，所述SOC芯片中的复位输出端RESET_OUT输出高电平信号，此时，SOC芯片(SOC)完成上电复位过程。因此，本发明可通过硬件方式自动设置SOC上电时序。

参见图2，图2显示了本发明SOC供电系统的第二实施例，与图1所示的第一实施例不同的是，本实施例中公开了逻辑门电路的具体实施方式，具体地，所述逻辑门电路包括第一逻辑门OR1及第二逻辑门OR2，所述监控电路(Q2，Q3……Qn)的输出端连接所述第一逻辑门OR1的输入端，所述第一逻辑门OR1的输出端及SOC芯片的复位输出端RESET_OUT连接所述第二逻辑门OR2的输入端，所述第二逻辑门OR2的输出端连接所述MCU芯片(MCU)。所述第一逻辑门OR1为或门，所述第二逻辑门OR2为或门。

需要说明的是，第一逻辑门OR1可根据所有监控电路(Q2，Q3……Qn)的电平信号输出对应的电平信号，而第二逻辑门OR2可根据第一逻辑门OR1及SOC芯片的复位输出端RESET_OUT的电平信号输出对应的电平信号。

工作过程中，当第一逻辑门OR1的任意一路输入低电平时，第一逻辑门OR1和第二逻辑门OR2均输出低电平信号；当第一逻辑门OR1的所有输入都为高电平时，第一逻辑门OR1输出高电平。其中，所述SOC芯片(SOC)自检过程中，所述SOC芯片中的复位输出端RESET_OUT输出低电平信号；所述SOC芯片(SOC)自检完成后，所述SOC芯片中的复位输出端RESET_OUT输出高电平信号。相应地，当第二逻辑门OR2的所有输入都为高电平时，第二逻辑门OR2输出高电平。

因此，通过第一逻辑门OR1及第二逻辑门OR2的结合，可有效、准确地识别出SOC端的错误类型。

参见图3，图3显示了本发明SOC供电系统的第三实施例，与图2所示的第二实施例不同的是，本实施例中公开了监控电路的具体实施方式，本实施例中，每一监控电路(Q2，Q3……Qn)包括三极管，所述三极管的发射极连接对应的SOC电压比较电路(DT2，DT3……DTn)，所述三极管的集电极连接所述逻辑门电路(OR1，OR2)，所述三极管的基极连接所述MCU芯片(MCU)。所述三极管优选为NPN型三极管，但不以此为限制。

SOC电压比较电路(DT2，DT3……DTn)分别监测SOC次级电源(POW2，POW3……POWn)，SOC电压比较电路(DT2，DT3……DTn)的输出端分别连接到三极管的发射极；三极管的集电极全部连接到第一逻辑门OR1的输入端，第一逻辑门OR1的输出端连接到第二逻辑门OR2的输入端；SOC芯片的复位输出端RESET_OUT连接到第二逻辑门OR2的输入端，第二逻辑门OR2的输出端连接MCU芯片(MCU)。

由于SOC次级电源(POW2，POW3……POWn)的监测必须通过一套监控电路(Q2，Q3……Qn)进行切换，MCU芯片(MCU)通过向三极管的基极输出高电平信号或低电平信号以控制三极管的导通或断开，具体地：

当三极管的基极是低电平信号时，忽略三极管所连接的SOC电压比较电路(DT2，DT3……DTn)的输出，该SOC电压比较电路(DT2，DT3……DTn)所连接的SOC次级电源(POW2，POW3……POWn)不作监测；

当三极管的基极是高电平信号时，SOC电压比较电路(DT2，DT3……DTn)的输出可以通过三极管直接送到第一逻辑门OR1的输入端；

当所有三极管的基极都没有高电平控制时(即，当所有三极管的基极都是低电平控制时)，第一逻辑门OR1输出高电平信号，SOC次级电源(POW2，POW3……POWn)的SOC电源监测结果无输出。

例如，当存在SOC次级电源A(对应三极管A)、SOC次级电源B(对应三极管B)及SOC次级电源C(对应三极管C)时，若需监测SOC次级电源A，则向三极管A的基极输出高电平信号，通过向三极管B及三极管C的基极输出低电平信号，此时，第一逻辑门输出低电平信号，且第二逻辑门也输出低电平信号。

因此，本发明可通过切换监控电路(Q2，Q3……Qn)的方式对多路SOC次级电源(POW2，POW3……POWn)进行逐个检测，从而避免了诊断点过多导致MCU管脚资源过多占用问题。

参见图4，图4显示了本发明SOC供电系统的第四实施例，与图3所示的第三实施例不同的是，本实施例中还包括IO扩展芯片，且所述三极管的基极通过所述IO扩展芯片连接所述MCU芯片(MCU)。

需要说明的是，当SOC芯片(SOC)中的内核数量增多时，SOC次级电源(POW2，POW3……POWn)、SOC电压比较电路(DT2，DT3……DTn)及监控电路(Q2，Q3……Qn)的数量也会随之增多，而MCU芯片(MCU)上的输出端口的数量是固定的，因此，当MCU芯片(MCU)上无法同时连接所有三极管的基极时，可通过IO扩展芯片对MCU芯片(MCU)的输出端进行扩展。具体地，MCU芯片(MCU)通过I2C或其它串行总线连接IO扩展芯片，IO扩展芯片的输出端分别连接三极管的基极。切换监控电路(Q2，Q3……Qn)时，MCU芯片(MCU)可通过控制IO扩展芯片上的输出端(PT2，PT2……PTn)输出高电平信号或低电平信号，以分别导通或断开各监控电路(Q2，Q3……Qn)。

参见图5，图5是本发明基于SOC供电系统的监控方法的流程图，其包括：

S101，MCU芯片实时读取逻辑门电路输出的电平信号，并判断电平信号是否为高电平信号。

结合图1可知，SOC电压比较电路输出的电平信号可通过切换监控电路的方式选择性地输出至逻辑门电路，再由逻辑门电路根据输入的电平信号(SOC电压比较电路的电平信号及SOC芯片的复位输出端的电平信号)生成SOC监测结果(SOC监测结果为高电平信号或低电平信号)并将SOC监测结果反馈至所述MCU芯片。

具体地，当SOC次级电源异常时，所述SOC次级电源对应的SOC电压比较电路输出低电平信号；当SOC次级电源正常时，所述SOC次级电源对应的SOC电压比较电路输出高电平信号；所述SOC芯片自检过程中，所述SOC芯片中的复位输出端输出低电平信号，所述SOC芯片自检完成后，所述SOC芯片中的复位输出端输出高电平信号。由于SOC端的错误类型主要有两种：一种是由于SOC供电电源的电压异常，另一种是SOC内部异常产生的复位，因此，通过逻辑门电路输出的电平信号可对SOC电压比较电路的电平信号及SOC芯片的复位输出端的电平信号进行推断，从而确定故障类型。

另外，由于MCU芯片由独立的MCU供电电源供电，因此MCU芯片正常运行后，即可实时读取逻辑门电路输出的电平信号。

S102，当电平信号为高电平信号时，表示SOC芯片及SOC供电电源运行正常。

S103，当电平信号为低电平信号时，MCU芯片判断是否存在导通的监控电路。

S104，当不存在导通的监控电路时，MCU芯片判断SOC芯片是否上电复位，判断为是时，表示SOC芯片运行正常，判断为否时，表示SOC芯片故障。

当不存在导通的监控电路时，即表示所有SOC次级电源不作监测，此时，可通过确定SOC芯片是否上电复位来判断SOC芯片是否故障；若SOC芯片上电复位，表示所述SOC芯片运行正常；若SOC芯片非上电复位，表示所述SOC芯片故障。

具体地，所述MCU芯片判断SOC芯片是否上电复位的步骤包括：

(1)MCU芯片读取所述SOC芯片的内部寄存器值；

需要说明的是，MCU芯片可通过SPI与SOC芯片连接，以读取SOC芯片的内部寄存器值。

(2)MCU芯片根据所述内部寄存器值判断所述SOC芯片是否上电复位。

S105，当存在导通的监控电路时，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源。

具体地，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源的步骤包括：

(1)所述MCU芯片断开已导通的监控电路，并导通任一未监测的监控电路；

(2)判断新导通的监控电路对应的SOC电压比较电路输出的电平信号是否为低电平信号；

(3)判断为是时，表示新导通的监控电路对应的SOC次级电源异常；

(4)判断为否时，MCU芯片切换其他监控电路，并重新进行监测。

进一步，所述MCU芯片分别向各监控电路输出高电平信号或低电平信号，以分别导通或断开各监控电路。因此，MCU芯片通过逐个切换监测电路方式，诊断出哪路供电电源出现异常。

综上所述，本发明针对结构独特的SOC供电系统，创造性的构建出全新的诊断策略，可靠性高，灵活性强。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims

1.一种SOC供电系统，其特征在于，包括MCU芯片、MCU供电电源、MCU电压比较电路、SOC芯片、SOC初级电源、至少两个SOC次级电源、至少两个SOC电压比较电路、至少两个监控电路及逻辑门电路，所述SOC芯片内置有至少两个内核，所述SOC次级电源与SOC电压比较电路、监控电路及内核一一对应；

所述MCU供电电源用于给所述MCU芯片供电，所述MCU电压比较电路用于监测所述MCU供电电源的输出电压并将MCU电源监测结果反馈至所述MCU芯片，所述MCU芯片分别与所述SOC芯片及SOC初级电源连接；

所述SOC初级电源用于给所述SOC次级电源供电，所述SOC次级电源用于给对应的内核供电，所述SOC电压比较电路用于监测对应的SOC次级电源的输出电压并通过对应的监控电路将SOC电源监测结果输出至所述逻辑门电路，所述逻辑门电路根据所述SOC电源监测结果及所述SOC芯片的复位输出端信号生成SOC监测结果并将所述SOC监测结果反馈至所述MCU芯片。

2.如权利要求1所述的SOC供电系统，其特征在于，所述逻辑门电路包括第一逻辑门及第二逻辑门，所述监控电路的输出端连接所述第一逻辑门的输入端，所述第一逻辑门的输出端及SOC芯片的复位输出端连接所述第二逻辑门的输入端，所述第二逻辑门的输出端连接所述MCU芯片。

3.如权利要求1所述的SOC供电系统，其特征在于，每一监控电路包括三极管，所述三极管的发射极连接对应的SOC电压比较电路，所述三极管的集电极连接所述逻辑门电路，所述三极管的基极连接所述MCU芯片。

4.如权利要求1所述的SOC供电系统，其特征在于，所述SOC供电系统还包括IO扩展芯片；

每一监控电路包括三极管，所述三极管的发射极连接对应的SOC电压比较电路，所述三极管的集电极连接所述逻辑门电路，所述三极管的基极通过所述IO扩展芯片连接所述MCU芯片。

5.如权利要求1至4任一项所述的SOC供电系统，其特征在于，所述SOC次级电源依次设置，所述SOC初级电源的PGOOD端连接首个SOC次级电源的使能端，除末个SOC次级电源外的其他SOC次级电源的PGOOD端分别连接下一SOC次级电源的使能端，末个SOC次级电源的PGOOD端连接SOC芯片的复位输入端。

6.一种基于权利要求1-5任一项所述的SOC供电系统的监控方法，其特征在于，包括：

MCU芯片实时读取逻辑门电路输出的电平信号，并判断所述电平信号是否为高电平信号；

当所述电平信号为高电平信号时，表示SOC芯片及SOC供电电源运行正常；

当所述电平信号为低电平信号时，所述MCU芯片判断是否存在导通的监控电路；

当不存在导通的监控电路时，所述MCU芯片判断所述SOC芯片是否上电复位，判断为是时，表示所述SOC芯片运行正常，判断为否时，表示所述SOC芯片故障；

当存在导通的监控电路时，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源。

7.如权利要求6所述的监控方法，其特征在于，所述MCU芯片切换其他监控电路，并诊断出现故障的SOC供电电源的步骤包括：

所述MCU芯片断开已导通的监控电路，并导通任一未监测的监控电路；

判断新导通的监控电路对应的SOC电压比较电路输出的电平信号是否为低电平信号；

判断为是时，表示新导通的监控电路对应的SOC次级电源异常；

判断为否时，所述MCU芯片切换其他监控电路，并重新进行监测。

8.如权利要求7所述的监控方法，其特征在于，所述MCU芯片分别向各监控电路输出高电平信号或低电平信号，以分别导通或断开各监控电路。

9.如权利要求6所述的监控方法，其特征在于，所述MCU芯片判断SOC芯片是否上电复位的步骤包括：

所述MCU芯片读取所述SOC芯片的内部寄存器值；

所述MCU芯片根据所述内部寄存器值判断所述SOC芯片是否上电复位。

10.如权利要求6所述的监控方法，其特征在于，

当SOC次级电源异常时，所述SOC次级电源对应的SOC电压比较电路输出低电平信号；

当SOC次级电源正常时，所述SOC次级电源对应的SOC电压比较电路输出高电平信号。

11.如权利要求6所述的监控方法，其特征在于，

所述SOC芯片自检过程中，所述SOC芯片中的复位输出端输出低电平信号；

所述SOC芯片自检完成后，所述SOC芯片中的复位输出端输出高电平信号。