CN113791995B - 一种基于fpga平台的dma图像缓存系统 - Google Patents

一种基于fpga平台的dma图像缓存系统 Download PDF

Info

Publication number
CN113791995B
CN113791995B CN202111063919.1A CN202111063919A CN113791995B CN 113791995 B CN113791995 B CN 113791995B CN 202111063919 A CN202111063919 A CN 202111063919A CN 113791995 B CN113791995 B CN 113791995B
Authority
CN
China
Prior art keywords
data
image
dma
image source
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111063919.1A
Other languages
English (en)
Other versions
CN113791995A (zh
Inventor
周亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Tianxingtong Electronic Technology Co ltd
Original Assignee
Nanjing Tianxingtong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Tianxingtong Electronic Technology Co ltd filed Critical Nanjing Tianxingtong Electronic Technology Co ltd
Priority to CN202111063919.1A priority Critical patent/CN113791995B/zh
Publication of CN113791995A publication Critical patent/CN113791995A/zh
Application granted granted Critical
Publication of CN113791995B publication Critical patent/CN113791995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/282—Cycle stealing DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA
    • G06F2213/2806—Space or buffer allocation for DMA transfers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)

Abstract

本发明提供一种基于FPGA平台的DMA图像缓存系统，该系统是将输入的图像源数据基于FPGA平台经DMA传输协议实时存储至SDRAM中。本发明提供了一种新型的图像缓存系统，通过图像传输控制和DMA总线控制，可将图像数据实时缓存至NIOSII系统内存，不需要额外增加图像存储芯片；在保证图像存储的准确性和实时性的前提下，减少了嵌入式系统控制复杂度；该系统所涉及到的硬件易获取，安装连接方式简易，适于推广使用。

Description

一种基于FPGA平台的DMA图像缓存系统
技术领域
本发明属于数据存储技术领域，具体涉及一种基于FPGA平台的DMA图像缓存系统。
背景技术
一个完整的基于FPGA的嵌入式最小系统如图2所示，包括FPGA、SDRAM、flash、时钟和功能外设五个模块，其中FPGA中内嵌的NIOSII处理器为控制单元，SDRAM负责程序的运行，flash存储程序和数据，时钟模块提供整个系统的运行时钟，功能外设为嵌入式系统所要控制的各项功能模块，包括显示屏、步进电机、按键、各种类型的传感器等。当功能外设中包含图像传感器的时候，NIOSII需要准确地获取实时图像数据，类似应用场合的方案一般为：如图3所示，增加一片存储芯片(SDRAM或者SRAM)来缓存实时图像数据，NIOSII处理器再从存储芯片中读取图像数据，增加了芯片成本和NIOSII的控制资源。
因此，针对以上问题研制出一种能够在保证图像存储的准确性和实时性的前提下，尽可能减少了控制复杂度的嵌入式系统是本领域技术人员所急需解决的难题。
发明内容
为解决上述问题，本发明公开了一种基于FPGA平台的DMA图像缓存系统。
为了达到上述目的，本发明提供如下技术方案：
一种基于FPGA平台的DMA图像缓存系统，该系统是将输入的图像源数据基于FPGA平台经DMA传输协议实时存储至SDRAM中。
进一步地，该系统包括图像源输入模块、图像数据传输控制模块以及DMA传输模块；图像源输入模块用于图像源的输入；图像数据传输控制模块包括预处理模块与数据传输控制模块；预处理模块用于将由图像源输入模块所输入的图像源数据进行拼接，并将拼接后的图像源数据数据缓存至FPGA片上的双口RAM；数据传输控制模块用于将经过预处理模块处理后的图像源数据经DMA传输至SDRAM中；DMA传输模块用于将SDRAM读取的图像源数据挂至DMA总线上，并传输至SDRAM中。
进一步地，SDRAM为NIOSII系统内存。
进一步地，图像源输入模块所输入的图像源为48M时钟下的8位图像数据，帧率为30fps。
进一步地，预处理模块将由图像源输入模块所输入的8位图像源数据拼接为16为图像源数据，并且将拼接后的16位图像源数据数据分奇偶行缓存至FPGA片上的双口RAM。
进一步地，数据传输控制模块的传输控制流程如下：
NIOSII发出DMA传输起始信号，当检测到帧起始信号时，开始DMA传输；
检测到一行数据完整缓存至FPGA双口RAM后，NIOSII处理器开始从双口RAM中读取数据至DMA总线；
采用乒乓操作的方式，向奇数行双口RAM写入奇数行图像数据时，NIOSII处理器从偶数行双口RAM中读取数据，向偶数行双口RAM写入偶数行图像数据时，NIOSII处理器从奇数行双口RAM中读取数据；
以此类推，直到传输完一帧数据。
进一步地，DMA传输模块的传输流程如下：
通过NIOSII处理器将DMA总线的核心参数初始化，初始化完成后，发出数据传输起始信号，并开始传输图像数据，传输至DMA总线后，经初始化完成的DMA控制器将数据从源地址传输至目标地址。
进一步地，DMA总线的核心参数包括数据写入端地址、数据读出端地址、传输数据位宽以及传输数据长度；数据写入端地址为图像数据传输控制模块；数据读出端地址为NIOSII系统内存中开辟的数组；传输数据位宽为16位，即图像数据传输控制模块输出的数据位宽；传输数据长度为一行图像数据，即640*16bit。
本发明与现有技术相比，具有如下有益效果：
1、提供了一种新型的图像缓存系统，通过图像传输控制和DMA总线控制，可将图像数据实时缓存至NIOSII系统内存，不需要额外增加图像存储芯片；
2、在保证图像存储的准确性和实时性的前提下，减少了嵌入式系统控制复杂度；
3、该系统所涉及到的硬件易获取，安装连接方式简易，适于推广使用。
附图说明
图1、本发明的系统框图；
图2、完整的基于FPGA的嵌入式最小系统的系统框图；
图3、传统输入图像缓存方式的示意图；
图4、本发明中图像源输入模块所输入图像的格式图；
图5、本发明中预处理模块的图像源数据拼接示意图；
图6、本发明中数据传输控制模块的传输控制流程；
图7、本发明中DMA传输模块的传输流程示意图。
具体实施方式
以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。
本发明为一种基于FPGA平台的DMA图像缓存系统，该系统是将输入的图像源数据基于FPGA平台经DMA传输协议实时存储至SDRAM中。
如图1所示为本发明的系统框图，本发明涉及到的该系统包括图像源输入模块、图像数据传输控制模块以及DMA传输模块。
其中的图像源输入模块用于图像源的输入；图像数据传输控制模块包括预处理模块与数据传输控制模块；预处理模块用于将由图像源输入模块所输入的图像源数据进行拼接，并将拼接后的图像源数据数据缓存至FPGA片上的双口RAM；数据传输控制模块用于将经过预处理模块处理后的图像源数据经DMA传输至SDRAM中；DMA传输模块用于将SDRAM读取的图像源数据挂至DMA总线上，并传输至SDRAM中，其中的SDRAM为NIOSII系统内存。
图像源输入模块所输入的图像源为48M时钟下的8位图像数据，帧率为30fps，具体如图4所示，VSYNC为帧同步信号，每帧图像出现一次，HREF为行信号，本发明中的图像传感器输出图像尺寸为1280*800，即每帧图像有800个HREF行信号，每一行有1280组数据。
如图5所示，预处理模块将由图像源输入模块所输入的8位图像源数据拼接为16为图像源数据，并且将拼接后的16位图像源数据数据分奇偶行缓存至FPGA片上的双口RAM。
如图6所示，数据传输控制模块的传输控制流程如下：
NIOSII发出DMA传输起始信号，当检测到帧起始信号时，开始DMA传输；
检测到一行数据完整缓存至FPGA双口RAM后，NIOSII处理器开始从双口RAM中读取数据至DMA总线；
采用乒乓操作的方式，向奇数行双口RAM写入奇数行图像数据时，NIOSII处理器从偶数行双口RAM中读取数据，向偶数行双口RAM写入偶数行图像数据时，NIOSII处理器从奇数行双口RAM中读取数据；
以此类推，直到传输完一帧数据。
如图7所示，DMA传输模块的传输流程如下：
通过NIOSII处理器将DMA总线的核心参数初始化，初始化完成后，发出数据传输起始信号，并开始传输图像数据，传输至DMA总线后，经初始化完成的DMA控制器将数据从源地址传输至目标地址。
进一步地，DMA总线的核心参数包括数据写入端地址、数据读出端地址、传输数据位宽以及传输数据长度；数据写入端地址为图像数据传输控制模块；数据读出端地址为NIOSII系统内存中开辟的数组；传输数据位宽为16位，即图像数据传输控制模块输出的数据位宽；传输数据长度为一行图像数据，即640*16bit。
最后需要说明的是，以上实施例仅用以说明本发明的技术方案而非限制性技术方案，本领域的普通技术人员应当理解，那些对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种基于FPGA平台的DMA图像缓存系统，其特征在于：该系统是将输入的图像源数据基于FPGA平台经DMA传输协议实时存储至SDRAM中；
该系统包括图像源输入模块、图像数据传输控制模块以及DMA传输模块；所述图像源输入模块用于图像源的输入；所述图像数据传输控制模块包括预处理模块与数据传输控制模块；所述预处理模块用于将由图像源输入模块所输入的图像源数据进行拼接，并将拼接后的图像源数据数据缓存至FPGA片上的双口RAM；所述数据传输控制模块用于将经过预处理模块处理后的图像源数据经DMA传输至SDRAM中；所述DMA传输模块用于将SDRAM读取的图像源数据挂至DMA总线上，并传输至SDRAM中，所述SDRAM为NIOSII系统内存；
所述数据传输控制模块的传输控制流程如下：
NIOSII发出DMA传输起始信号，当检测到帧起始信号时，开始DMA传输；
检测到一行数据完整缓存至FPGA双口RAM后，NIOSII处理器开始从双口RAM中读取数据至DMA总线；
采用乒乓操作的方式，向奇数行双口RAM写入奇数行图像数据时，NIOSII处理器从偶数行双口RAM中读取数据，向偶数行双口RAM写入偶数行图像数据时，NIOSII处理器从奇数行双口RAM中读取数据；
以此类推，直到传输完一帧数据。
2.根据权利要求1所述的一种基于FPGA平台的DMA图像缓存系统，其特征在于：所述图像源输入模块所输入的图像源为48M时钟下的8位图像数据，帧率为30fps。
3.根据权利要求1所述的一种基于FPGA平台的DMA图像缓存系统，其特征在于：所述预处理模块将由图像源输入模块所输入的8位图像源数据拼接为16位图像源数据，并且将拼接后的16位图像源数据数据分奇偶行缓存至FPGA片上的双口RAM。
4.根据权利要求1所述的一种基于FPGA平台的DMA图像缓存系统，其特征在于：所述DMA传输模块的传输流程如下：
通过NIOSII处理器将DMA总线的核心参数初始化，初始化完成后，发出数据传输起始信号，并开始传输图像数据，传输至DMA总线后，经初始化完成的DMA控制器将数据从源地址传输至目标地址。
5.根据权利要求4所述的一种基于FPGA平台的DMA图像缓存系统，其特征在于：所述DMA总线的核心参数包括数据写入端地址、数据读出端地址、传输数据位宽以及传输数据长度；所述数据写入端地址为图像数据传输控制模块；所述数据读出端地址为NIOSII系统内存中开辟的数组；所述传输数据位宽为16位，即图像数据传输控制模块输出的数据位宽；所述传输数据长度为一行图像数据，即640*16bit。
CN202111063919.1A 2021-09-10 2021-09-10 一种基于fpga平台的dma图像缓存系统 Active CN113791995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111063919.1A CN113791995B (zh) 2021-09-10 2021-09-10 一种基于fpga平台的dma图像缓存系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111063919.1A CN113791995B (zh) 2021-09-10 2021-09-10 一种基于fpga平台的dma图像缓存系统

Publications (2)

Publication Number Publication Date
CN113791995A CN113791995A (zh) 2021-12-14
CN113791995B true CN113791995B (zh) 2024-03-15

Family

ID=79183154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111063919.1A Active CN113791995B (zh) 2021-09-10 2021-09-10 一种基于fpga平台的dma图像缓存系统

Country Status (1)

Country Link
CN (1) CN113791995B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079639A (ja) * 2003-08-28 2005-03-24 Ricoh Co Ltd 画像処理ボード、画像処理装置、及び情報処理装置
CN202838339U (zh) * 2012-07-11 2013-03-27 南京国电环保科技有限公司 基于dsp和fpga的高速数据采集处理系统
CN103780819A (zh) * 2014-02-26 2014-05-07 深圳华用科技有限公司 一种智能工业相机
CN107918136A (zh) * 2016-08-31 2018-04-17 北京华力创通科技股份有限公司 基于pci‑e总线的卫星导航信号记录和回放装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079639A (ja) * 2003-08-28 2005-03-24 Ricoh Co Ltd 画像処理ボード、画像処理装置、及び情報処理装置
CN202838339U (zh) * 2012-07-11 2013-03-27 南京国电环保科技有限公司 基于dsp和fpga的高速数据采集处理系统
CN103780819A (zh) * 2014-02-26 2014-05-07 深圳华用科技有限公司 一种智能工业相机
CN107918136A (zh) * 2016-08-31 2018-04-17 北京华力创通科技股份有限公司 基于pci‑e总线的卫星导航信号记录和回放装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Nios系统基础上的Ultra DMA数据传输模式;于明喆 等;《单片机与嵌入式系统应用》;正文第32-35页 *
基于FPGA的CCD相机的图像采集;刘建基 杨德贵;《电脑知识与技术》;正文第1335-1337页 *

Also Published As

Publication number Publication date
CN113791995A (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
US5581731A (en) Method and apparatus for managing video data for faster access by selectively caching video data
CA2066454C (en) Apparatus and method for maintaining cache/main memory consistency
CN109994138B (zh) 半导体存储器装置及具有该装置的存储器系统和电子装置
US20110093647A1 (en) System And Method For Controlling Flash Memory
CN113791995B (zh) 一种基于fpga平台的dma图像缓存系统
CN107958438A (zh) 一种OpenGL新建显示列表电路
US5430844A (en) Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception
CN105163108A (zh) 一种图像数据模拟源
KR950704768A (ko) 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작(pipelined read write operations in a high speed frame buffer system)
KR100438736B1 (ko) 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN113760813A (zh) 一种数字信号处理器启动控制的方法
CN114860158A (zh) 一种高速数据采集记录方法
CN114168503A (zh) 一种接口ip核控制方法、接口ip核、装置及介质
CN107608654B (zh) 多路异步信息的传输控制装置及方法
CN205283747U (zh) 一种图像数据模拟源
CN218973669U (zh) 一种用于声波测温的信号采集处理系统
CN110851354A (zh) 一种测试系统及测试方法
CN215416630U (zh) 一种实现mipi读写的系统
CN117573044B (zh) 一种拼接实现扩展ddrc位宽的方法及装置
CN103108174A (zh) 信息传输装置
CN203561981U (zh) 带mp3音频输出的嵌入式激光投影控制器
KR100256565B1 (ko) 프로세서와주변디바이스간의데이터리드/라이트회로
CN109842443B (zh) 一种基于fpga的高速光纤传输方法及系统
KR960016402B1 (ko) 캐쉬 데이터 고속전송 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant