CN107918136A - 基于pci‑e总线的卫星导航信号记录和回放装置 - Google Patents

Abstract

本发明提供了基于PCI‑E总线的卫星导航信号记录和回放装置,涉及卫星导航领域。本发明提供的基于PCI‑E总线的卫星导航信号记录和回放装置，其通过设置了依次顺序连接的接收天线、射频下变频模块、信号采集模块、控制模块和存储模块、信号回放模块、射频上变频模块等，其中所述信号采集模块、信号回放模块、存储模块和所述控制模块通过PCI‑E接口连接，进而提高了信号采集模块、信号回放模块、存储模块和控制模块之间的信号传输速率和通畅度，同时，不仅降低了当卫星导航信号量增加时，引起卡、顿、死机的概率，而且磁盘容量增大，数据存储时间增大，数据安全性提高。

Description

基于PCI-E总线的卫星导航信号记录和回放装置

技术领域

本发明涉及卫星导航领域，具体而言，涉及基于PCI-E总线的卫星导航信号记录和回放装置。

背景技术

随着卫星导航接收终端产品的快速发展，出现了各种各样的卫星导航产品。在对卫星导航产品进行测试的时候，为了保证测试的真实性，通常会选择使用真实环境中的卫星导航信号进行测试，也就是需要在真实环境中对卫星导航接收终端进行现场试验，但这种现场试验具有不可重复性，主要是真实环境中的信号难以重复的再现，或者说是每次试验获取的信号都不同，因此很难采用对不同的接收终端进行对比式的评测。

针对上述问题，相关技术中出现了卫星导航信号存储回放装置，该装置的功能是将真实环境中的GNSS卫星导航信号进行存储和回放，以使导航信号能够方便的带进实验室，只需记录一次真实环境中的GNSS导航信号，之后即可反复回放。由于真实的数字化后的GNSS信号数据已经存储在回放装置的内置硬盘中，所以每次回放都能够产生一致的信号，从而能够实现分次对不同的接收终端进行对比测试，以加快研发、测试的进度并降低成本。

卫星导航信号具有频点多、带宽宽的特点，对卫星导航信号进行高精度采集时，需要很高的采样时钟，产生的数据速率大，因此相关技术中，很多导航信号记录回放装置以FPGA做控制器，通过SATA接口进行高速数据的采集、存储和回放，一个采集或回放通道对应一个存储硬盘。但实际工作中，这种记录回放装置容易出现卡、顿、死机的现象，并且磁盘容量小，数据存储时间短，数据安全性低，设计不够合理。

发明内容

本发明的目的在于提供基于PCI-E总线的卫星导航信号记录和回放装置，以提高对导航信号进行记录和回放的稳定性、可靠性、数据存储容量和数据安全。

第一方面，本发明实施例提供了基于PCI-E总线的卫星导航信号记录和回放装置，包括：依次顺序连接的接收天线、射频下变频模块、信号采集模块、控制模块和存储模块；所述信号采集模块和所述控制模块通过PCI-E接口连接；所述控制模块和所示存储模块也通过PCI-E接口连接；

所述射频下变频模块，用于将通过接收天线接收到的卫星导航信号进行下变频处理，以生成第一中频信号；

所述信号采集模块，用于对所述第一中频信号进行数字化处理，以生成第一数字信号，并将所述第一数字信号通过PCI-E接口传输至控制模块；

所述控制模块，用于将所述第一数字信号通过PCI-E接口存储在所述存储模块中。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，还包括：信号回放模块、射频上变频模块和输出模块；所述存储模块、所述控制模块、信号回放模块、射频上变频模块和输出模块依次顺序连接；

所述控制模块，进一步用于通过PCI-E接口从所述存储模块中读取第二数字信号，并将所述第二数字信号通过PCI-E接口向信号回放模块发送；

信号回放模块，用于将所述第二数字信号转化为第二中频信号；

射频上变频模块，用于将所述第二中频信号变频为预定频点的射频信号，并将所述射频信号通过输出模块输出。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述射频下变频模块，进一步用于将卫星导航信号变频成频率为46MHz、带宽为+10.23MHz的第一中频信号；

所述信号回放模块，进一步用于将第二数字信号转化成频率为46MHz、带宽为+10.23MHz的第二中频信号。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述射频下变频模块包括：射频分配单元和4个下变频单元；

所述射频分配单元，用于将卫星导航信号分配为4路导航子信号，并将所述多路导航子信号分别发送至不同的下变频单元；

所述下变频单元，用于将接收到的导航子信号下变频为预定频段/频点的第一中频子信号。

结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述信号采集模块包括4个相同规格的采样单元和FPGA芯片；每个采样单元均与唯一的一个下变频单元连接，且4个采样单元均与FPGA芯片连接；

所述采样单元，用于将下变频单元输出的第一中频子信号进行采样，以生成第一采样信号，并将所述第一采样信号向FPGA芯片发送；

所述FPGA芯片，用于将接收到的多个第一采样信号进行滤波、编码和组合处理，以生成高速数据流式的第一数字信号。

结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述FPGA芯片进一步用于以2M字节的块为单位，将所述第一数字信号发送至控制模块。

结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，还包括与所述控制模块连接的人机交互模块，所述人机交互模块，用于在获取到外部触发时，生成启动信号；

所述控制模块，用于在接收到启动信号后，驱动信号采集模块和射频下变频模块工作。

结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述存储模块采用RAID技术，其包括存储阵列管理卡和由多个磁盘组成的逻辑磁盘；所述存储阵列管理卡与每个逻辑磁盘连接，以及存储阵列管理卡与控制模块通过PCI-E接口连接；

所述存储阵列管理卡，用于将所述第一数字信号存储在映射成的逻辑磁盘中的指定位置。

结合第一方面，本发明实施例提供了第一方面的第八种可能的实施方式，其中，所述人机交互模块为触屏显示器。

结合第一方面，本发明实施例提供了第一方面的第九种可能的实施方式，其中，还包括基准频率生成模块，所述基准频率生成模块分别与信号采集模块和信号回放模块连接，用于向射频下变频模块、信号采集模块、射频上变频模块和信号回放模块提供相同的参考时基。

本发明实施例提供的基于PCI-E总线的卫星导航信号记录和回放装置，与现有技术中的由于整体设计不合理，导致传统的回放装置容易出现卡、顿、死机的现象相比，其通过设置了依次顺序连接的接收天线、射频下变频模块、信号采集模块、控制模块和存储模块，其中所述信号采集模块和所述控制模块通过PCI-E接口连接，进而提高了信号采集模块和控制模块之间的信号传输速率和通畅度，同时，降低了当卫星导航信号量增加时，引起卡、顿、死机的概率。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的基本模块架构图；

图2示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的射频下变频模块的基本架构图；

图3示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的信号采集模块的基本架构图；

图4示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的信号采集模块中的FPGA芯片内部的基本架构图；

图5示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的存储模块的基本架构图；

图6示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的信号回放模块的基本架构图；

图7示出了本发明实施例所提供的基于PCI-E总线的卫星导航信号记录和回放装置的信号回放模块中的FPGA芯片的内部基本架构图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

相关技术中的导航信号回放装置设计不合理，导致装置在工作时容易发生卡、顿、死机的现象，由于设计架构的局限性，造成磁盘容量小，存储时间短，数据安全性低等问题。对此，本申请提供了一种新型的基于PCI-E总线的卫星导航信号记录和回放装置，该装置整体包含两个系统，分别是记录系统和回放系统，下面针对这两个系统进行说明。

如图1所示，记录系统包括：依次顺序连接的接收天线101、射频下变频模块103、信号采集模块106、控制模块108和存储模块110；其中，信号采集模块106和控制模块108、控制模块108和存储模块110都通过PCI-E接口连接；

射频下变频模块103，用于将通过接收天线101接收到的卫星导航信号进行下变频处理，以生成第一中频信号；信号采集模块106，用于对第一中频信号进行数字化处理，以生成第一数字信号，并将第一数字信号通过PCI-E接口传输至控制模块108；控制模块108，通过PCI-E接口将第一数字信号存储在存储模块110中。

回放系统包括：信号回放模块107、射频上变频模块104和输出模块102；存储模块110、控制模块108、信号回放模块107、射频上变频模块104和输出模块102依次顺序连接；控制模块108，进一步通过PCI-E接口从存储模块110中读取第二数字信号，并将第二数字信号通过PCI-E接口向信号回放模块107发送；信号回放模块107，用于将第二数字信号转化为第二中频信号；射频上变频模块104，用于将第二中频信号变频为预定频点的射频信号，并将射频信号通过输出模块102输出。

具体实现时，整个导航信号记录和回放装置的操作和控制是通过控制模块108实现的，控制模块108控制其他几个模块进行信号采集、存储、回放，并且通过人机交互模块109(如触摸显示屏)进行人机交互。

在采集时，多频点的接收天线101接收实际环境中的卫星导航信号，然后卫星导航信号经射频下变频模块103进行下变频处理，进而将实际环境中的卫星导航信号(射频信号)转化为第一中频信号，信号采集模块106通过高速ADC将第一中频信号进行数字化，并通过高速数据接口PCI-E将数字化后生成的数据(第一数字信号)传输给控制模块108，在控制模块108的控制下通过PCI-E接口将数据存储在存储模块110中，从而完成卫星导航信号的采集、存储工作。

在回放时，控制模块108通过PCI-E接口从存储模块110中读取数据(第二数字信号)，并将读取到的数据通过高速数据接口PCI-E下发给信号回放模块107，信号回放模块107通过高速DAC(数字模拟转换器)将数字信号转化成第二中频信号(中频模拟信号)，最后射频上变频模块104再将第二中频信号变频为相应频点的射频信号，之后通过输出模块102进行输出即可。在回放过程中，可以通过人机交互模块109(如触屏显示器)向控制模块108下达操作指令，进而实现对回放功率的控制。

由于接收天线101接收到的卫星导航信号的频率非常高，直接对其进行采样难度非常大，在实际工作中，应当采用先将其搬移到中频，然后再进行采样的方式进行处理。考虑到具体的工作场景，发明人认为，将中频设计为46MHz，即将各频点的卫星导航信号都统一下变频为46MHz，带宽为+10.23MHz的信号较为合理，当然，对于回放模块也是相同的。即射频下变频模块103，进一步用于将卫星导航信号变频成频率为46MHz、带宽为+10.23MHz的第一中频信号；信号回放模块107，进一步用于将第二数字信号转化成频率为46MHz、带宽为+10.23MHz的第二中频信号。

为了保证回放的信号与当时记录的真实信号的高还原度，设计上，导航信号记录和回放装置中的信号采集模块106优选采用62MHz的高采样率，以满足采样定理的要求，并且信号采集模块106采用最高16bit的量化精度，以保证在信号记录时的高保真；对应的，信号回放模块107在回放时依旧采用16bit的转换精度和62MHz的同源时钟，信号回放模块107将第二数字信号转化为46MHz，带宽为+10.23MHz的第二中频信号，做到回放时信号的极小失真。同时，为了保证时钟的统一，可以增加设计了同源的基准频率生成模块105，防止了采集和回放间的频偏。该基准频率生成模块105分别与射频下变频模块103、信号采集模块106、信号回放模块107和射频上变频模块104连接，用于向射频下变频模块103、信号采集模块106和信号回放模块107、射频上变频模块104提供相同的参考时基。下面对各模块进行详细介绍。

接收天线101部分：

接收天线101的作用是实现对空间中GPS、BD、GLONASS和Galileo等多个卫星导航系统的多频点信号的接收，并对接收到的信号进行滤波、放大。该接收天线101应当具有多频点、低噪声、高性能等特点。

射频下变频模块103部分(如图2所示)：

射频下变频模块103负责将各导航系统各频点的射频信号(卫星导航信号)下变频为第一中频信号。由于射频信号的频率非常高，直接对其进行采样难度非常大，在实际中都采用将其信号搬移到中频后再进行采样的办法，这个过程就是射频信号的下变频。

由于导航信号记录回放装置需要同时采集GPS、BD、GLONASS和Galileo等多个卫星导航系统的多频点信号，同时也为了保证整体方案的灵活性和可扩展性，可以在射频下变频模块103中设计射频分配单元，将接收天线101收到的卫星导航信号进行无损耗的分配，分配形成四路完全相同的导航子信号，然后再对四路导航子信号按照需求通过下变频单元进行处理，进而生成预定频段/频点的第一中频子信号。

信号采集模块106部分(如图3所示)：

信号采集模块106将射频下变频模块103输出的第一中频信号(模拟信号)进行采样数字化，并将采样得到的第一数字信号进行处理，然后通过高速接口PCI-E送到控制模块108。

如图3所示，信号采集模块106主要由1片高性能FPGA芯片和4组ADC采样单元组成，其中4组ADC采样单元是完全相同的4个通道(这四个采样单元的规格完全相同)，可以对射频下变频模块103输出的任意1个通道的第一中频模拟信号进行采样，实现中频信号的数字化，而且这种设计有利于实现信号采集模块106的灵活配置。并且每个采样单元均与唯一的一个下变频单元连接，且4个采样单元均与FPGA芯片连接。

4组ADC采样单元均优选采用高达16bit、250MSPS宽带宽的高速、高精度、高性能模数转换(ADC)芯片，以62MHz采样时钟为例，单通道的数据速率是16bit*62MHz/8＝124MB/S，在4个采样通道同时工作的情况下，数据速率为：4*16bit*62MHz/8＝496MB/S，这么高的并行数据必须依靠高性能的FPGA芯片进行并行处理，即采集4组第一中频信号后，进入FPGA芯片的IO存取单元，然后再由FPGA芯片进行数字滤波FIR、数字信号分析等处理，最后按照一定顺序进行编码、组合打包等，形成高速数据流(即第一数字信号)。

高速数据流(即第一数字信号)还需要通过接口存放到存储器。高速接口有多种可选方案能够实现，如SATA接口和PCI-E接口等。考虑到具体的使用环境的特点，优选采用PCI-E接口来连接信号采集模块106和控制模块108，下面对选择PCI-E的优点进行说明。

实际使用时，可以在信号采集模块106内部FPGA芯片上实现了PCI-E协议，FPGA芯片开辟了32个大小为2M的双口RAM。另开辟一个32位寄存器作为32个双口RAM的标识寄存器，标识寄存器的每一位对一个双口RAM的状态，通过PCI-E初始化配置将DMA控制器中的双口RAM地址映射到控制模块108CPU的内存空间里，从而使FPGA成为CPU的PCI-E总线上可以访问的挂接设备。

具体的，可以在控制模块108通过PCI-E总线将“开始采集”指令下发给FPGA芯片后，FPGA芯片控制ADC采样单元开始采集信号，随后将采集到的中频数字信号打包成高速数据流后，FPGA芯片再将高速数据流依次送到32个RAM中，随后将该RAM的标识位置1，然后查询标志寄存器是否有0。同时控制模块108的CPU轮询读取映射空间中指定寄存器的32个标识位，当查询到某个标识位为1时，立即从相应的RAM中取走其中的数据，随后再将该标识位置0，双方通过查询的方式进行通信，这样就实现了将采集数据高速数据流传输到控制模块108的CPU的内存中去。

实际使用中，FPGA芯片将第一数字信号传输给控制模块108时，可以以2M字节的块为单位进行传输，以有效减少收包时的中断数量，使得长包短包的处理性能趋于一致。同时软件上使用专用驱动程序对数据包接收，避免了通用协议栈中的性能开销，并可以使用零拷贝机制，进一步减少了数据传输开销，保证了对导航信号记录和回放控制的实时性。

如图4所示，示出了FPGA芯片的内部原理结构图。该图中的左侧是图3中示出的ADC采样单元(简称为AD1-AD4)。图4中，Tx_engine(数据发送器)：主要用于组织和传输转发事务、非转发事务和完成事务的数据包。在设计中，Tx_engine可以产生存储器写转发的请求(Mwr)，非转发的读请求(Mrd)和带数据的完成包(Cpld)，产生的数据发送到Trn接口。Ep_mem(逻辑控制器)：该模块主要用于实现寄存器控制，根据从接收链路接收来的寄存器值，控制DMA的读写逻辑和FPGA内部其它逻辑。

控制模块108部分：

控制模块108在整个装置中处于中心地位，它控制其他几个模块进行信号采集、存储、回放，并且通过人机交互模块109进行人机交互。

控制模块108在设计上采用Intel XEON E5-2403(8核，16线程)做CUP，内存使用Hynix 4G ECC DDR3 1366，支持多通道PCI-E插槽，并且有磁盘管理功能，对外接口丰富，具有VGA、USB、以太网等多种接口。控制模块108的操作系统可以选择主流的Windows7视窗，保证了人机交互的流畅，拥有成熟的磁盘管理，便于适配相关硬件等。

控制模块108通过PCI-E接口与信号采集模块106、信号回放模块107和存储模块110相连接，实现数据的传输与存储，为此开发了相应的驱动程序；控制通过VGA、USB等接口与人机交互模块109相连接，以实现控制界面的显示和人机交互。

存储模块110部分(如图5)：

存储模块110的作用是实现对大容量磁盘的管理和高速率数据的读写与存储。存储模块110由存储阵列管理卡(RAID)和多块磁盘组成。在控制模块108的CPU的控制下，对内存中的数据进行存储或者将存储的数据读取到内存中。

存储阵列管理卡(RAID)通过PCI-E接口与控制模块108相连，同时又通过多个SATA接口分别与每个磁盘相连。存储阵列管理卡的作用是采用RAID技术实现了多块磁盘容量和数据速率的叠加，突破了磁盘容量和数据速率的限制，并且能够保证数据的安全性。在使用中磁盘容量的大小可以根据实际需要进行配置。如采用RAID 5有个别硬盘损坏也不会造成数据的丢失，这样实现存储性能、数据安全和存储成本的完美兼容。

一般情况下，存储模块110的系统的缺省存储配置应当大于10TB,在需要时可以增加到更大。在操作时,数据盘缺省为D盘,保证采集时数据容量,且采集过程不因容量首先而被打断。

人机交互模块109部分：

人机交互模块109实现操作界面的显示和相应的人机交互功能。它由触屏显示器组成，并通过VGA和USB与控制模块108相连。

信号回放模块107部分：

信号回放模块107的作用是通过高速接口PCI-E从控制模块108读取到存储的第二数字信号，然后通过DAC单元将其转化为第二中频信号，并输出给射频上变频模块104。信号回放模块107原理图如图7所示，信号回放模块107主要由1片FPGA芯片和4组DAC单元组成。其中，4组DAC单元是完全相同的4个通道，均采用高达16bit 1GSPS的高速、高性能数模转换(DAC)芯片，可以输出以前存储的任意1个通道的信号，这种设计也利于实现信号回放模块107的灵活配置。

信号回放模块107与控制模块108间的高速数据接口仍然选择PCI-E。与信号采集模块106类似，在信号回放模块107内部FPGA上实现了PCI-E协议，FPGA开辟32个大小为2M的双口RAM，另开辟一个32位寄存器作为32个双口RAM的标识寄存器，标识寄存器的每一位对一个双口RAM的状态，通过PCI-E初始化配置将DMA控制器中的双口RAM映射到控制模块108CPU的内存空间里，从而使FPGA成为CPU的PCI-E总线上可以访问的挂接设备。

在控制模块108发出回放指令后，控制模块108的CPU立即将存储模块110中的数据(第二数字信号)读取并依次放置在内存的32个RAM中，随后将该RAM的标识位置1，随后再将回放指令发送给FPGA。FPGA接收到指令后，先查询标识寄存器的32个标识位，当查询到某个标识位为1时，立即从相应的RAM中取走其中的数据，随后再将该标识位置0，然后再进行下次查询。同时控制模块108的CPU不停的查询标识寄存器的32个标识位，当查询到某个标识位为0时，立即从存储模块110中取来数据填满该RAM,并将该标识位置1。这样就在控制模块108的CPU控制下实现了将存储数据(第二数字信号)传输到信号回放模块107。

当FPGA接收到回放数据(第二数字信号)后，与采集时流程相反，立即按照约定的规则对数据进行拆包、解码，将数据分配到4个回放通道即4组DAC单元，再根据不同的采样频段或频点进行数字滤波等分别进行处理，最后按照采集时的量化位数和采样频率控制4组DAC单元同步输出，从而实现采集信号的完美恢复。

如图7所示，整个信号回放模块107的具体逻辑都在FPGA芯片中实现。其中，Rx_engine(数据接收器)：Rx_engine用于从Trn接口中接收数据，并根据事务的类型，将接收的数据放入Ingress_fifo(数据接收缓存)中或Ep_mem中。Rx_engine支持完成事务，存储器读事务和存储器写事务。Ep_mem：该模块主要用于实现寄存器控制，根据从接收链路接收来的寄存器值，控制DMA的读写逻辑和FPGA内部其它逻辑。图中，左侧是ADC回放单元(简称为DA1-DA4)。

射频上变频模块104部分：

射频信号回放时，第二中频信号需要进行调制并上变频到射频频率。上变频模块包含4个上变频通道，对应GPS、BD、GLONASS和Galileo等四个卫星导航系统的不同频段或频点。并且在回放过程中，射频上变频模块104可以接收相应的控制指令，实现对输出射频信号功率的调整。

基准频率生成模块105部分：

基准频率生成模块105的作用是给射频上变频模块104、射频下变频模块103、信号采集模块106、信号回放模块107提供参考时基，以保证采集和回放信号的一致性。也就是基准频率生成模块105分别与射频上变频模块104、射频下变频模块103、信号采集模块106、信号回放模块107连接。

整体来看本申请所提供的装置，该装置的系统(主要指控制模块的系统)使用Intel高性能CPU做控制器，并使用Windows操作系统，首先保证了人机交互的流畅、友好，通过内嵌FPGA实现PCI-E接口协议，将信号采集模块、信号回放模块做为专用硬件设备挂在到PCI-E总线上，采用高达8GB/S的数据传输速率的PCI-E接口，不仅保证了数据的高速传输，又可以通过采用PCI-E接口的RAID存储阵列，既可以根据需要配置磁盘容量，解决以其他接口难以解决的存储容量受限，又可通过RAID的不同配置方法实现对数据安全的保护。解决了其他导航信号记录回放装置存在的数据传输速率、存储容量、磁盘管理和数据安全等问题。

前文中，所述的功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，包括：依次顺序连接的接收天线、射频下变频模块、信号采集模块、控制模块和存储模块；所述信号采集模块和所述控制模块通过PCI-E接口连接；

所述射频下变频模块，用于将通过接收天线接收到的卫星导航信号进行下变频处理，以生成第一中频信号；

所述信号采集模块，用于对所述第一中频信号进行数字化处理，以生成第一数字信号，并将所述第一数字信号通过PCI-E接口传输至控制模块；

所述控制模块，用于将所述第一数字信号存储在所述存储模块中。

2.根据权利要求1所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，还包括：信号回放模块、射频上变频模块和输出模块；所述存储模块、所述控制模块、信号回放模块、射频上变频模块和输出模块依次顺序连接；

所述控制模块，进一步用于从所述存储模块中读取第二数字信号，并将所述第二数字信号通过PCI-E接口向信号回放模块发送；

信号回放模块，用于将所述第二数字信号转化为第二中频信号；

射频上变频模块，用于将所述第二中频信号变频为预定频点的射频信号，并将所述射频信号通过输出模块输出。

3.根据权利要求2所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，

所述射频下变频模块，进一步用于将卫星导航信号变频成频率为46MHz、带宽为+10.23MHz的第一中频信号；

所述信号回放模块，进一步用于将第二数字信号转化成频率为46MHz、带宽为+10.23MHz的第二中频信号。

4.根据权利要求1所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，所述射频下变频模块包括：射频分配单元和4个下变频单元；

所述射频分配单元，用于将卫星导航信号分配为4路导航子信号，并将所述多路导航子信号分别发送至不同的下变频单元；

所述下变频单元，用于将接收到的导航子信号下变频为预定频段/频点的第一中频子信号。

5.根据权利要求4所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，所述信号采集模块包括4个相同规格的采样单元和FPGA芯片；每个采样单元均与唯一的一个下变频单元连接，且4个采样单元均与FPGA芯片连接；

所述采样单元，用于将下变频单元输出的第一中频子信号进行采样，以生成第一采样信号，并将所述第一采样信号向FPGA芯片发送；

所述FPGA芯片，用于将接收到的多个第一采样信号进行滤波、编码和组合处理，以生成高速数据流式的第一数字信号。

6.根据权利要求5所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，所述FPGA芯片进一步用于以2M字节的块为单位，将所述第一数字信号发送至控制模块。

7.根据权利要求1所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，还包括与所述控制模块连接的人机交互模块，存储模块与控制模块通过PCI-E接口连接；

所述人机交互模块，用于在获取到外部触发时，生成启动信号；

所述控制模块，用于在接收到启动信号后，驱动信号采集模块和射频下变频模块工作。

8.根据权利要求7所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，所述存储模块包括存储阵列管理卡和采用RAID技术形成的逻辑磁盘；所述存储阵列管理卡与所述逻辑磁盘连接；所述逻辑磁盘由多个磁盘组成；

所述存储阵列管理卡，用于将所述第一数字信号存储在所述逻辑磁盘的指定位置。

9.根据权利要求7所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，所述人机交互模块为触屏显示器。

10.根据权利要求2所述的基于PCI-E总线的卫星导航信号记录和回放装置，其特征在于，还包括基准频率生成模块，所述基准频率生成模块分别与信号采集模块和信号回放模块连接，用于向信号采集模块和信号回放模块提供相同的参考时基。