CN202838339U - 基于dsp和fpga的高速数据采集处理系统 - Google Patents

Abstract

本实用新型提供一种基于DSP和FPGA的高速数据采集处理系统，包括传感器接口、模/数转换模块、DSP处理器、FPGA处理器、数字控制电路、通讯接口、屏幕键盘模块。主要通过FPGA将模/数转换模块的数字结果送到FPGA内部构建的双口RAM中，再由DSP通过DMA的方式读取采样数据进行计算处理，并将计算结果写入双口RAM，再通过FPGA控制外部器件；传感器接口电路对采集的模拟量进行调理后再送入模/数转换模块进行转换；数字控制电路提供了状态量的24V干接点输入、24V继电器驱动电路和PWM驱动电路；通讯接口提供DSP和上位机的接口；提供了屏幕键盘接口，可以进行一些重要数据的实时显示和简单的现场操作。

Description

基于DSP和FPGA的高速数据采集处理系统

技术领域：

本发明设计一种基于DSP和FPGA的高速数据采集处理系统。

背景技术：

静电除尘器的基本原理是利用高压静电对灰尘颗粒的极化产生的静电力来完成对烟尘的吸附，是工厂除尘的重要手段，而高压电源是这些除尘器的核心组成部分。

随着功率电子器件大功率化、高频化的发展，为了解决传统静电除尘器电源的体积大，效率低的问题，人们开始提高静电除尘电源的工作频率，使其工作在较高频率下，在高频条件下升压，将大大减小升压变压器的体积，便于现场安装使用。同时电源工作在高频开关状态，输送到静电除尘器中的电流脉冲具有很短的持续时间，因此电流脉冲的产生可以在几微秒时间内被中止，这对于消除或限制反电晕以及避免ESP内部产生电弧是很重要的。高频高压功率变换器的主电路采用功率开关器件，变换器工作在很高的频率，控制及时、快速。但现有高频高压变换器的控制系统还不能满足其要求。 

现有的控制系统一般采用单DSP芯片的ADC接口直接进行数据采集的方式，一方面数据采集速度无法跟上快速控制的要求，另一方面占用了DSP处理器大量的资源，导致很实现一些复杂的控制算法。 

发明内容：

本发明的目的在于提供一个性能可靠的高速数据采集处理系统，主要包括外部传感器接口、模/数转换模块、DSP处理器、FPGA处理器、数字控制电路、通讯接口和屏幕键盘模块，其中外部传感器接口与模/数转换模块相连接，模/数转换模块、DSP处理器、数字控制电路、通讯接口和屏幕键盘模块分别与FPGA处理器连接，DSP处理器还与通讯接口连接。

 [0006] 外部传感器接口负责对外部传感器采集的模拟量进行调理，将不同的电平调整成统一范围的电平输入；

模/数转换模块负责将外部传感器接口输出的模拟量转成数字量，并通过高速SPI接口将输出送至FPGA处理器；

FPGA处理器主要作用是与DSP处理器间的数据交换和屏幕键盘模块控制；

DSP处理器主要作用是数据处理、算法计算和人机界面接口。

数字控制电路主要作用是功率管控制和低压电气控制； 

通讯接口作用是实现控制系统和上位机之间通讯；

屏幕键盘模块作用是进行实时的数据显示和简单的控制操作；

本实用新型相比现有技术具有如下优点：

本实用新型为了使得高频功率变换器工作在高频状态，设计了一个高速的数据采集控制系统，对变换器各部分的电压、电路和温度等信号做实时的采集，经主控机构计算处理后，将控制信号传送到各执行机构进行处理。

本实用新型采用DSP+FPGA双处理器构建了一个高速数据采集+实时控制的高频电源控制系统，利用FPGA处理器(现场可编程门阵列)在实时、并行数据处理上的优势，DSP处理器(数字信号处理器)在复杂算法处理上的优势，采用FPGA处理器做前端信号的采集和预处理，并通过DSP处理器进行数据的后期处理和复杂算法的计算处理，并通过FPGA处理器将计算结果送至外部执行机构，FPGA处理器和DSP处理器间通过DMA进行实时数据交换。 

附图说明：

图1为本实用新型的原理框图；

图2为本实用新型的主控流程图。

图3为外部传感器接口电路图。 

具体实施方式：

下面结合图1说明具体实施方式，包括外部传感器接口、模/数转换模块、FPGA处理器、DSP处理器、数字控制电路、通讯接口、屏幕键盘模块，其中外部传感器接口与模/数转换模块相连接，模/数转换模块、DSP处理器、数字控制电路、通讯接口和屏幕键盘模块分别与FPGA处理器连接，DSP处理器还与通讯接口连接。

外部传感器接口将从高频电源上电压、电流、温度等传感器过来的电压信号进行幅值变换后，转换成统一范围的电压信号送到模/数转换模块，接口电路采用了数字电位器AD5161BRM，可以通过SPI接口改变数字电位器的阻值，从而调整接口电路的增益，以适应不同的模拟量输入，如图3所示 

模/数转换模块将传感器接口送出的电压信号转成数字量，并通过高速SPI接口送至FPGA处理器，并通过隔离数字接口（SPI接口）的方式实现了模拟电路和数字电路间的隔离。

模/数转换模块采用了ADI公司的AD7356高速ADC芯片。 

FPGA处理器通过SPI接口接收来自模/数转换模块的转换结果，并在内部构建一个双口RAM，将接收到的数据存储至双口RAM，在双口RAM刷新数据后，通过外部中断的方式通知DSP处理器，DSP处理器通过DMA的方式访问该双口RAM，从而获得实时的采样结果，并将计算结果写入双口RAM的特定区域，FPGA处理器通过访问该区域获得控制数据，从而控制数字控制电路，时序图见图2 

FPGA处理器和屏幕键盘模块相连，通过屏幕进行一些重要数据的现场实时显示，并通过键盘进行一些简单的现场操作。

FPGA处理器采用了ALTERA公司的CYCLONE系列芯片EP1C20F400I7。 

DSP处理器通过访问FPGA处理器的双口RAM得到实时的采样数据，进行算法处理，并将计算结果写入双口RAM通过FPGA处理器来进行外部控制；DSP处理器通过RS485通讯口和上位机进行交互； 

DSP处理器采用了TI公司的TMS320F28335芯片。

数字控制电路包括了状态量24V干接点输入、24V继电器驱动电路和PWM驱动电路，可对各种低压电气进行控制和状态检测，并可控制驱动各种高速功率管。 

数字控制电路采用CD74HC165实现了状态量的并行输入/串行输出；采用CD74HC595实现了数字量的串行输入/并行输出，并通过ULN2003A来驱动24V继电器； 

通讯接口提供了1路RS232接口和1路RS485接口，DSP处理器可以通过RS485接口和上位机进行通讯，对该系统进行远程的监控与调试；DSP处理器也可以通过RS232接口进行上位机通讯和现场的程序调试。

本实用新型的工作过程：

系统启动、初始化后，首先初始化双口RAM，然后开始并行循环处理数字量接口程序（包括数字量输出、状态量输入和PWM输出）、模拟量采样程序、双口RAM程序和屏幕键盘模块程序，其中状态量采集程序通过外部传感器接口将外部电路的16路状态量采集后写入一个16位的缓冲区，并发出数据同步信号；

数字量输出程序首先从一个16位的缓冲区读取当前需要输出的16路数字量，然后通过串口将数据写入串入/并出芯片CD74HC595，从而控制继电器的关断/吸合；

PWM输出程序主要是将DSP处理器发出的PWM信号直连到外部电路；

模拟量采样程序首先初始化接口电路，通过高速SPI接口通讯设定数字电位器的阻值，调整当前接口电路的增益，然后通过高速SPI接口通讯读取ADC芯片AD7356的转换结果，写入16位的缓冲区，并发出数据同步信号；双口RAM控制程序由定时器计数控制，分成两部分，第一部分根据状态量采集程序和模拟量采集程序的数据同步信号将缓冲区的数据写入双口RAM中，完成这部分后发出外部中断信号，启动DSP处理器的DMA程序；第二部分是DSP处理器通过DMA程序对双口RAM进行读写，将状态量数据和模拟量输入从双口RAM读出，将数字量输出数据写入双口RAM；屏幕键盘模块主要显示当前采集数据和一些基本的键盘操作。

Claims (6)

1.一种基于DSP和FPGA的高速数据采集处理系统，其特征是：它包括外部传感器接口、模/数转换模块、DSP处理器、FPGA处理器、数字控制电路、通讯接口和屏幕键盘模块，其中外部传感器接口与模/数转换模块相连接，模/数转换模块、DSP处理器、数字控制电路、通讯接口和屏幕键盘模块分别与FPGA处理器连接，DSP处理器还与通讯接口连接。

2.根据权利要求1所述的基于DSP和FPGA的高速数据采集处理系统，其特征是：所述模/数转换模块采用AD7356芯片。

3.根据权利要求1所述的基于DSP和FPGA的高速数据采集处理系统，其特征是：所述DSP处理器采用TMS320F28335芯片。

4.根据权利要求1所述的基于DSP和FPGA的高速数据采集处理系统，其特征是：所述FPGA处理器采用EP1C20F400I7芯片。

5.根据权利要求1所述的基于DSP和FPGA的高速数据采集处理系统，其特征是：其中模/数转换模块通过隔离数字接口与FPGA处理器连接。

6.根据权利要求1所述的基于DSP和FPGA的高速数据采集处理系统，其特征是：DSP处理器和FPGA处理器间通过双口RAM进行数据交换。

Images