CN105842509A - 一种万用表以及读数方法 - Google Patents

一种万用表以及读数方法 Download PDF

Info

Publication number
CN105842509A
CN105842509A CN201610157252.4A CN201610157252A CN105842509A CN 105842509 A CN105842509 A CN 105842509A CN 201610157252 A CN201610157252 A CN 201610157252A CN 105842509 A CN105842509 A CN 105842509A
Authority
CN
China
Prior art keywords
adc
data
module
circuit tester
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610157252.4A
Other languages
English (en)
Inventor
邓智炜
彭晓林
张磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Siglent Technologies Co Ltd
Original Assignee
Shenzhen Siglent Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Siglent Technologies Co Ltd filed Critical Shenzhen Siglent Technologies Co Ltd
Priority to CN201610157252.4A priority Critical patent/CN105842509A/zh
Publication of CN105842509A publication Critical patent/CN105842509A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/12—Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will
    • G01R15/125—Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will for digital multimeters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种万用表，包括：FPGA模块，所述FPGA模块包括存储空间；ADC模块，所述ADC模块将输入的模拟信号转换为ADC数据；数据读取模块，所述数据读取模块从所述存储空间中直接读取ADC数据；输出模块，所述输出模块用于显示ADC数据；内存模块，所述内存模块为二级缓存；控制器，所述控制器用于发出控制命令。一种万用表的读数方法，其特征在于，包括：模拟信号能够通过ADC模块转化为数字信号，即ADC数据；万用表检测是否有待读取的ADC数据；将ADC数据存储进入FPGA模块的存储空间中；存储空间中的ADC数据存入二级缓存中；数据读取模块能够直接从所述FPGA模块中读取ADC数据。

Description

一种万用表以及读数方法
技术领域
本发明涉及一种万用表以及读数方法，具体涉及一种万用表，以及提高读数速度的方法。
背景技术
万用表又称为复用表、多用表、三用表、繁用表等，是电力电子等部门不可缺少的测量仪表，一般以测量电压、电流和电阻为主要目的。
目前，在工业上使用的台式万用表中，通常采取的是每读取一次ADC数据就需要调动一次接口驱动程序的方法。这种方法的不足之处在于：读取一次数据就需要调用一次驱动程序，而调用驱动程序会消耗很多时间，由此使得ADC数据读取的时间过长，从而引起万用表读数速度慢、读取效率低的问题。
发明内容
本申请提供了一种万用表以及提高万用表读数速度的方法。
根据第一方面，在一种实施例中提供一种万用表，其特征在于，包括：
ADC模块，所述ADC模块能够将输入的模拟信号转换为数字信号，即ADC数据；
FPGA模块，所述FPGA模块具有存储空间，所述存储空间为一级缓存；
内存模块，所述内存模块是二级缓存‘
数据读取模块，所述数据读取模块能够是DMA模块，所述DMA模块能够从二级缓存中直接读取ADC数据；
控制器，所述控制器在硬件层发出命令控制数据读取模块从二级缓存中读取ADC数据；
输出模块，所述输出模块显示已读取的ADC数据。
根据第二方面，在一种实施例中提供一种万用表的读数方法，其特征在于，包括：
模拟信号能够通过ADC模块转化为数字信号，即ADC数据；
万用表检测是否有待读取的ADC数据，所述ADC数据为模拟信号；
将ADC数据存储进入FPGA模块的存储空间中；
存储空间中的ADC数据存入二级缓存中；
数据读取模块能够直接从所述二级缓存中读取ADC数据。
根据本发明的技术方案，在万用表读取ADC数据时没有采取传统的调用接口驱动程序读取ADC数据的方法，而是采用了硬件方法，利用FPGA模块内部的存储空间作为缓存来存储大量数据。
附图说明
图1为万用表的结构示意图；
图2为万用表读数方法的流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
图1示意性地表示了万用表的结构图。所述万用表包括：
控制器20，所述控制器20在硬件层发出命令控制数据读取模块22读取ADC数据。
ADC模块21，所述ADC模块21能够将输入的模拟信号，包括：电压信号、电容信号或电流信号转换为相应的ADC数字信号。ADC模块21能够根据输入的模拟信号的不同类型切换相应的模式，从而进行模拟信号到数字信号的转换过程。
数据读取(DMA)模块22，所述DMA模块22能够读取存储在FPGA模块23中的ADC数据。DMA技术是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过控制器20，也不需要控制器20干预。整个数据传输操作都是在“DMA控制器”的控制下进行的。DMA模块的控制器20除了在数据传输开始和结束时做一点处理外，在传输过程中控制器20可以进行其他的工作。这样，在大部分时间里，控制器20和输入输出都处于并行操作。因此，使整个DMA模块22的效率大大提高。
FPGA模块23，即现场可编程门阵列模块，在本发明中FPGA模块23提供了存储空间，即一级缓存231。FPGA模块23能够存储在步骤13中读取的ADC数据，首先ADC数据存储在一级缓存231中，原因在于一级缓存231能够以较快的速率获取ADC数据，从而避免数据堆积，但是一级缓存231的容量有限，难以存储大量的ADC数据，因此需要二级缓存来大量存储ADC数据。
内存模块24，即二级缓存。内存模块24将一级缓存231中存储的ADC数据会存储到二级缓存中，原因在于二级缓存能够有足够大的容量来存储ADC数据，缓存用于暂时保存在处理数据过程中的数据。由于缓存指令和数据与FPGA同频工作，因此缓存的容量越大，存储信息越多，可减少与内存之间的数据交换次数，提高运算效率。但因高速缓冲存储器均由静态RAM组成，结构较复杂，在有限的芯片面积上，一级缓存的容量不可能做得太大。那么，二级缓存的作用就是一级缓存的缓冲器：一级缓存制造成本很高因此它的容量有限，二级缓存的作用就是大量存储那些处理时需要用到、一级缓存又无法存储的下的数据。
输出模块24，所述输出模块24显示已读取的ADC数据。输出模块24例如是液晶显示器。
图2示意性地表示了万用表读数的流程图。先描述结构再描述步骤
在步骤11中，万用表的ADC模块21首先将输入的模拟信号转化为数字信号，即ADC数据。
在步骤12中，万用表在应用层发出请求来检测是否有待读取的ADC数据。
在步骤13中，如果万用表检测到ADC数据，则继续在应用层发出请求来检测下一个ADC数据，直到没有检测到待读取的ADC数据。
在步骤14中，万用表读取ADC数据。首先，万用表控制器20在硬件层发出读取命令；其次，利用串行外设接口(Serial Peripheral Interface，简称SPI)，万用表在硬件层面上直接获取ADC数据，ADC数据的读取速率为100k/s。
在步骤15中，所读取的ADC数据被存储到FPGA模块中。首先，FPGA模块的一级缓存231接收所读取的ADC数据；接着，一级缓存231并不存储数据，而是将ADC数据转入到二级缓存中，二级缓存具有足够大的空间来存储大量的ADC数据。
在步骤16中，利用直接内存访问(Directional Memory Access，简称DMA)模块直接从二级缓存中一次性读取大量数据，例如1000个数据。二级缓存中的ADC数据被读取完成后，则会有新的ADC数据被存储进来，也就是说二级缓存中的ADC数据持续保持更新。
本发明的实施方式在于将原来对ADC数据的读取流程中需要软件多次对硬件操作的模式，改为使用硬件对大量ADC数据一次性进行操作。我们可以理解为由原来的“软件对硬件”操作修改为“硬件对硬件”操作。“软件对硬件”在本发明中例如能够是利用接口驱动程序来读取相应的ADC数据。
一方面，单纯的“硬件对硬件”的数据处理速率肯定会比“软件对硬件”操作快的多，另一方面，“硬件对硬件”的操作又可以同时对大量ADC数据一次性进行操作，从而大大提高了读取速度。
本领域技术人员可以理解，上述实施方式中各种方法的全部或部分步骤可以通过程序来指令相关硬件完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器、随机存储器、磁盘或光盘等。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种万用表，其特征在于，包括：
FPGA模块，所述FPGA模块包括存储空间；
ADC模块，所述ADC模块将输入的模拟信号转换为ADC数据；
数据读取模块，所述数据读取模块从所述存储空间中直接读取ADC数据；
输出模块，所述输出模块用于显示ADC数据；
控制器，所述控制器用于发出控制命令；
内存模块，所述内存模块是二级缓存。
2.如权利要求1所述的万用表，其特征在于，所述模拟信号包括：电压信号或电流信号。
3.如权利要求1所述的万用表，其特征在于，所述FPGA模块的存储空间串行地存储ADC数据。
4.如权利要求1所述的万用表，其特征在于，所述存储空间为一级缓存。
5.如权利要求1所述的万用表，其特征在于，所述数据读取模块是直接内存访问模块。
6.如权利要求1所述的万用表，其特征在于，所述一级缓存用于接收ADC数据，并将所接收的ADC数据转入二级缓存中存储；所述二级缓存存储ADC数据。
7.如权利要求1所述的万用表，其特征在于，所述直接内存访问模块用于直接从二级缓存中并行读取ADC数据。
8.如权利要求1或6所述的万用表，其特征在于，所述ADC数据的读取速率为100k/s。
9.如权利要求1所述的控制器，其特征在于，所述控制器控制在应用层发出读取请求。
10.一种万用表的读数方法,所述包括ADC模块，FPGA模块，数据读取模块，输出模块和控制器，其特征在于，所述方法包括：
ADC模块将模拟信号转化为数字信号；
万用表检测是否有待读取的ADC数据；
将ADC数据存入FPGA模块的存储空间中；
存储空间中的ADC数据存入二级缓存中；
数据读取模块直接从所述二级缓存中读取ADC数据。
CN201610157252.4A 2016-03-18 2016-03-18 一种万用表以及读数方法 Pending CN105842509A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610157252.4A CN105842509A (zh) 2016-03-18 2016-03-18 一种万用表以及读数方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610157252.4A CN105842509A (zh) 2016-03-18 2016-03-18 一种万用表以及读数方法

Publications (1)

Publication Number Publication Date
CN105842509A true CN105842509A (zh) 2016-08-10

Family

ID=56588300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610157252.4A Pending CN105842509A (zh) 2016-03-18 2016-03-18 一种万用表以及读数方法

Country Status (1)

Country Link
CN (1) CN105842509A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213088B2 (en) * 2001-09-26 2007-05-01 Fujifilm Corporation Mass storage apparatus and data output method of output device attached to mass storage apparatus
CN101504428A (zh) * 2009-03-19 2009-08-12 优利德科技（东莞）有限公司 一种电子测量方法及多功能电子测量仪
CN101887401A (zh) * 2010-06-24 2010-11-17 苏州飞鱼星电子技术有限公司 高速数据实时采集存储设备
CN102023808A (zh) * 2010-12-07 2011-04-20 北京理工大学 多通道同步数据采集卡
CN102314400A (zh) * 2011-09-27 2012-01-11 广东威创视讯科技股份有限公司 一种分散聚合式dma方法及装置
CN102466745A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 一种用波形显示测量结果的数字万用表
CN202583355U (zh) * 2012-05-02 2012-12-05 江苏华宁电子系统工程有限公司 便携式多功能电气检测仪
CN202838339U (zh) * 2012-07-11 2013-03-27 南京国电环保科技有限公司 基于dsp和fpga的高速数据采集处理系统
CN203479876U (zh) * 2013-07-03 2014-03-12 陕西海泰电子有限责任公司 一种基于pxi/pci总线的数字万用表
CN103970670A (zh) * 2013-01-31 2014-08-06 国际商业机器公司 用于使用rdma的数据传输的方法和设备
CN104503931A (zh) * 2014-11-28 2015-04-08 上海富山精密机械科技有限公司 一种多路模拟信号采集方法
CN204758690U (zh) * 2015-05-29 2015-11-11 国家电网公司 一种多功能钳形表

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213088B2 (en) * 2001-09-26 2007-05-01 Fujifilm Corporation Mass storage apparatus and data output method of output device attached to mass storage apparatus
CN101504428A (zh) * 2009-03-19 2009-08-12 优利德科技（东莞）有限公司 一种电子测量方法及多功能电子测量仪
CN101887401A (zh) * 2010-06-24 2010-11-17 苏州飞鱼星电子技术有限公司 高速数据实时采集存储设备
CN102466745A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 一种用波形显示测量结果的数字万用表
CN102023808A (zh) * 2010-12-07 2011-04-20 北京理工大学 多通道同步数据采集卡
CN102314400A (zh) * 2011-09-27 2012-01-11 广东威创视讯科技股份有限公司 一种分散聚合式dma方法及装置
CN202583355U (zh) * 2012-05-02 2012-12-05 江苏华宁电子系统工程有限公司 便携式多功能电气检测仪
CN202838339U (zh) * 2012-07-11 2013-03-27 南京国电环保科技有限公司 基于dsp和fpga的高速数据采集处理系统
CN103970670A (zh) * 2013-01-31 2014-08-06 国际商业机器公司 用于使用rdma的数据传输的方法和设备
CN203479876U (zh) * 2013-07-03 2014-03-12 陕西海泰电子有限责任公司 一种基于pxi/pci总线的数字万用表
CN104503931A (zh) * 2014-11-28 2015-04-08 上海富山精密机械科技有限公司 一种多路模拟信号采集方法
CN204758690U (zh) * 2015-05-29 2015-11-11 国家电网公司 一种多功能钳形表

Similar Documents

Publication Publication Date Title
US8244962B2 (en) Command processor for a data storage device
TWI399645B (zh) 管理記憶體讀出資料之方法以及記憶裝置
US7325104B2 (en) Storage device using interleaved memories to control power consumption
US9268495B2 (en) Managing I/O priorities
CN102693198A (zh) Dma传输方法及系统
KR101087182B1 (ko) 스토리지 테스터 및 ｓｓｄ 디바이스
US20150186068A1 (en) Command queuing using linked list queues
CN102799392A (zh) 存储设备及其中断控制方法
KR20060113248A (ko) 낸드 플래시 메모리 제어 장치 및 방법
TWI744806B (zh) 通用快閃儲存記憶體模組、控制器及具有進階倍速寫入緩衝器之電子裝置，以及用於操作記憶體模組之方法
CN109800193B (zh) 一种ahb总线访问片上sram的桥接装置
CN111399750B (zh) 闪存数据写入方法及计算机可读取存储介质
US20200192847A1 (en) Data bit width converter and system on chip thereof
TW201802682A (zh) 基於非依電性記憶體的實體區塊位址集合之間的調換操作之耗損均化技術
KR20170001235A (ko) 메모리 시스템 및 그것의 동작 방법
US20240078045A1 (en) Hardware queue handling system, method, solid state drive controller, and solid-state drive
WO2020106482A1 (en) Programming and controlling compute units in an integrated circuit
CN104102552A (zh) 一种消息处理方法及装置
CN105842509A (zh) 一种万用表以及读数方法
CN103076990A (zh) 一种基于fifo缓存结构的数据回放装置
EP4020220A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
CN105260264A (zh) 一种快照实现方法及快照系统
CN103593148A (zh) 一种cdf侧离线话单数据快速存取的方法及装置
CN108984108A (zh) 用于调度io命令的方法与固态存储设备
CN103345377A (zh) Fifo存储器控制方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160810

WD01 Invention patent application deemed withdrawn after publication