CN202230480U - 基于fpga 的高速信号采集与数据缓存系统 - Google Patents

Abstract

本实用新型涉及一种基于FPGA的高速信号采集与数据缓存系统，包括模拟量采集单元、信号处理单元、FPGA处理单元和SRAM缓存单元；所述FPGA处理单元连接所述模拟量采集单元、信号处理单元和SRAM缓存单元；所述模拟量采集单元包括依次连接的输入阻抗变换模块、电压跟随器、输出阻抗变换模块和高速A/D转换芯片。本实用新型采用高速的AD转换芯片和FPGA编程控制提高了数据采集的速度，满足电力系统在线监测的要求；FPGA芯片开发灵活、方便，IO管脚丰富，采集量可灵活配置和扩展；FPGA+SRAM结构设计可以缓存大批量数据，支持不同处理速度的上位机，实现了电力系统在线监测数据采集模块化。

Description

基于FPGA 的高速信号采集与数据缓存系统

技术领域

本实用新型涉及信号采集和数据缓存技术领域，尤其涉及一种基于FPGA的高速信号采集与数据缓存系统。

背景技术

随着我国电力事业的迅速发展和“具有信息化、自动化、互动化的智能电网”命题的提出，在线监测技术将是智能电网建设中不可缺少的重要组成部分。电力设备实时状态的数据采集为在线监测技术提供了第一手资料。

现有的数据采集系统采用微处理器或者FPGA，通过软件实现在线采集。采用微处理器控制速度慢，无法实现高速采集，并且不具有灵活性和易用性，不能满足采集电力设备装置快速动作数据和可扩展的要求；而采用FPGA采集速度需要同上位机数据处理单元运行速度匹配，或者直接在FPGA内进行数据处理，也不具备灵活性和易用性。

实用新型内容

鉴于上述技术在电力系统中应用存在的不足，本实用新型的目的在于提供一种基于FPGA的高速信号采集与数据缓存系统。

为了实现上述目的，本实用新型采用如下技术方案：

一种基于FPGA的高速信号采集与数据缓存系统，包括模拟量采集单元、信号处理单元、FPGA处理单元和SRAM缓存单元；所述FPGA处理单元连接所述模拟量采集单元、信号处理单元和SRAM缓存单元。

所述模拟量采集单元包括依次连接的输入阻抗变换模块、电压跟随器、输出阻抗变换模块和高速A/D转换芯片；所述高速A/D转换芯片连接所述FPGA处理单元。

所述高速A/D转换芯片为MAX1104X系列A/D转换芯片。

所述模拟量采集单元还包括连接所述输入阻抗变换模块的求有效值芯片AD536。

所述基于FPGA的高速信号采集与数据缓存系统还包括连接所述FPGA处理单元的上位机。

所述模拟量采集单元用以采集模拟信号并转换成数字信号输出给FPGA处理单元；所述信号处理单元将传感器的输出进行调理、转换和隔离后送给FPGA处理单元；FPGA处理单元控制采样频率、对数据进行误差修正、缓存判断和缓存、与上位机通信和数据上报；所述SRAM是实现缓存的存储单元。

在本实用新型根据输入的通道数可灵活配置MAX1104X芯片数目。

与现有技术相比，本实用新型具有以下优点：本实用新型采用高速的AD转换芯片和FPGA编程控制提高了数据采集的速度，满足电力系统在线监测的要求；FPGA芯片开发灵活、方便，IO管脚丰富，采集量可灵活配置和扩展；FPGA+SRAM结构设计可以缓存大批量数据，支持不同处理速度的上位机，实现了电力系统在线监测数据采集模块化。

附图说明

图1是基于FPGA的高速信号采集与数据缓存系统的整体框图；

图2是模拟量采集单元原理框图；

图3是FPGA的数据采集控制、处理、存储流程图；

图4是FPGA与上位机通信流程图。

具体实施方式

以下结合附图对本实用新型作进一步描述：

请参阅图1所示，为本实用新型一实施例的基于FPGA的高速信号采集与数据缓存系统的整体框图；包括模拟量采集单元、信号处理单元、FPGA处理单元以及SRAM缓存单元。模拟采集单元用以采集模拟信号，例如电流信号，经高速模数转换芯片转换成数字信号后输出给FPGA处理单元。信号处理单元是将不能直接取样进入FPGA的数字信号，进行处理，隔离使之输出TTL电平和时钟信号，如光栅编码器输入、RS485差分信号。FPGA处理单元接收来自模拟采集单元和信号处理单元的数据，对数字信号进行误差修正、缓存判断后，将满足要求的数据存入SRAM缓存单元。存储完毕后或者上位机召唤，上位机通过控制总线、数据总线和地址总线与FPGA通信和数据交换，将缓存空间里的数据上传给上位机单元。

请参阅图2所示，为本实用新型的模拟量采集单元原理框图；在进入A/D转换芯片之前，对输入信号进行调理。输入信号经输入阻抗变换、电压跟随器和输出阻抗变换输出电压模拟量，电压模拟量经高速A/D转换芯片MAX1104X转换成数字信号。对于采样周期较长的通道，如储能电机电流，在调理电路前加一求有效值芯片AD536，采样一定周期内的信号有效值作为模拟量输入，如图2中虚框所示。

图3示出FPGA的数据采集控制、处理、存储流程图。系统上电后，FPGA读取图1所示串行配置器件EPCS4中存储的程序代码，对FPGA进行初始化，配置A/D采样芯片，读入采样频率；然后启动A/D采样芯片，读取采样值；根据采样频率，每周期对各个通道送过来的数据进行误差修正后存入申请的FPGA片内128字节双口SRAM。根据电力设备被监测量的特性，给每个通道设定一个阀值，经过缓存判断算法，当新存入的数据符合缓存判据时，启动缓存，依次向缓存空间写入采集到的数据，当本次数据采集缓存结束后，向上位机放送中断信号。

图4示出FPGA与上位机通信流程图。当FPGA缓存结束后，使能与上位机通信的控制总线、数据总线和地址总线。当上位机接到缓存结束中断信号后，判断是否需要读取本次采样数据。如果读取本次采样数据，则先读取缓存空间里的存储信息，获得缓存通道的信息。根据获得的信息启动读取相应通道的缓存数据。读取完毕后对相应通道的数据清零，释放缓存空间。如果不读取本次采样数据，上位机忽略FPGA发来的中断信号，FPGA在没得到上位机读取信息要求的情况下进入取样状态。

虽然以上内容是结合具体的优选实施例对实用新型所作的进一步详细说明，但是不能认定本实用新型的具体实施方式仅限于此，对于本实用新型所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本实用新型由所提交的权利要求书确定专利保护范围。

Claims (5)

1.一种基于FPGA的高速信号采集与数据缓存系统，其特征在于，包括模拟量采集单元、信号处理单元、FPGA处理单元和SRAM缓存单元；所述FPGA处理单元连接所述模拟量采集单元、信号处理单元和SRAM缓存单元。

2.如权利要求1所述的基于FPGA高速信号采集与数据缓存模块，其特征在于，所述模拟量采集单元包括依次连接的输入阻抗变换模块、电压跟随器、输出阻抗变换模块和高速A/D转换芯片；所述高速A/D转换芯片连接所述FPGA处理单元。

3.如权利要求2所述的基于FPGA高速信号采集与数据缓存模块，其特征在于，所述高速A/D转换芯片为MAX1104X系列A/D转换芯片。

4.如权利要求2或3所述的基于FPGA高速信号采集与数据缓存模块，其特征在于，所述模拟量采集单元还包括连接所述输入阻抗变换模块的求有效值芯片AD536。

5.如权利要求4所述的基于FPGA高速信号采集与数据缓存模块，其特征在于，所述基于FPGA的高速信号采集与数据缓存系统还包括连接所述FPGA处理单元的上位机。

Images