CN113785388A - 用于转移半导体器件的桥拾取头 - Google Patents
用于转移半导体器件的桥拾取头 Download PDFInfo
- Publication number
- CN113785388A CN113785388A CN202080031360.1A CN202080031360A CN113785388A CN 113785388 A CN113785388 A CN 113785388A CN 202080031360 A CN202080031360 A CN 202080031360A CN 113785388 A CN113785388 A CN 113785388A
- Authority
- CN
- China
- Prior art keywords
- bridge
- semiconductor device
- target substrate
- leg portion
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 claims description 164
- 238000006073 displacement reaction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 17
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- -1 Polydimethylsiloxane Polymers 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000005350 fused silica glass Substances 0.000 claims description 3
- MVVAEAUAWZPBFQ-UHFFFAOYSA-N 3-(4-methoxyphenyl)-3-phenylcyclopentan-1-amine;hydrochloride Chemical compound Cl.C1=CC(OC)=CC=C1C1(C=2C=CC=CC=2)CC(N)CC1 MVVAEAUAWZPBFQ-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 8
- 238000007906 compression Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 238000010008 shearing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010146 3D printing Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000006884 silylation reaction Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
- B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
- B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
- B65G47/90—Devices for picking-up and depositing articles or materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
拾取工具(PUT)包括桥拾取头。桥拾取头包括：第一桥支腿部分、第二桥支腿部分以及在第一支腿部分和第二支腿部分之间的桥中心部分，第一桥支腿部分和第二桥支腿部分均包括顶面和侧面，第一桥支腿部分和第二桥支腿部分的顶面在桥中心部分上方延伸；在桥中心部分上的桥基部分，桥基部分包括在桥中心部分上的底侧、小于底侧的顶侧以及限定在顶侧和底侧之间的一个或更多个倾斜表面；以及尖端，该尖端被配置为在桥基部分的顶侧上与半导体器件附接。
Description
相关申请的交叉引用
本申请要求于2019年4月25日提交的第62/838,868号美国申请和2019年11月13日提交的第16/682,545号美国申请的优先权。该第62/838,868号美国申请和第16/682,545号美国申请的内容通过引用以其整体并入本文以用于所有目的。
背景
本公开涉及小显示元件的制造，该小显示元件使用拾取和放置转移过程从初始衬底被转移到接收衬底。
为了用非常小的发光二极管(LED)(例如微型LED(μLED))来填充(populate)显示器，可能需要将LED从LED被制造于其上的原生衬底(native substrate)或临时载体衬底转移到形成显示器的一部分的目标衬底或“显示器衬底”。这种小半导体器件在目标衬底上可以被组装成在它们之间具有限定的间隔距离或者被紧密地封装在一起。由于这些器件的尺寸很小(例如，直径或宽度小于100μm)，所以传统的拾取和放置技术是不合适的。
概述
根据本发明的第一方面，提供了一种系统，该系统包括：目标衬底；和拾取工具(PUT)，该拾取工具包括：第一支腿部分和第二支腿部分；桥基部分，该桥基部分在第一支腿部分和第二支腿部分之间；以及尖端，该尖端在桥基部分上，该尖端被配置为与半导体器件附接并将半导体器件放置在目标衬底上，当半导体器件被放置在目标衬底上时，第一支腿部分和第二支腿部分接触目标衬底。
优选地，桥基部分和尖端在半导体器件上施加朝向目标衬底的力；并且，当该力施加在半导体器件上时桥基部分被压缩。
便利地，当桥基部分被压缩以与目标衬底粘附并将半导体器件保持在目标衬底上的目标位置时，第一支腿部分和第二支腿部分在尖端下方延伸；以及，当桥基部分未被压缩时，尖端在第一支腿部分和第二支腿部分下方延伸。
优选地，PUT包括适形材料。
便利地，在桥基部分和桥支腿部分之间限定空间，并且当第一支腿部分和第二支腿部分接触目标衬底时，先前放置在目标衬底上的另一半导体器件装配在该空间内。
优选地，PUT包括：衬底；在衬底上的背衬层；以及桥拾取头(bridge pick-uphead)，该桥拾取头包括第一支腿部分和第二支腿部分、桥基部分和尖端，该桥拾取头位于背衬层上。
便利地，衬底由熔融石英晶片形成，背衬层由聚二甲基硅氧烷(PDMS)形成，以及桥拾取头由PDMS形成。
优选地，PUT对光是透明的。
便利地，该系统还包括成像设备，该成像设备被配置为使用透射通过PUT的光来生成图像，以将与PUT附接的半导体器件与目标衬底上的目标位置对准。
优选地，第一桥支腿部分和第二桥支腿部分中的至少一者包括对准标记。
便利地，第一桥支腿部分和第二桥支腿部分中的至少一者包括位移特征，该位移特征变形以指示由PUT施加的压力的量。
优选地，该系统还包括保持目标衬底的目标台，该目标台被配置为当第一支腿部分和第二支腿部分接触目标衬底时向目标衬底施加热量，以将半导体器件的触点与目标衬底的触点键合(bond)。
便利地，该系统还包括载体衬底，并且其中，PUT被配置为从载体衬底拾取半导体器件。
优选地，当尖端与载体衬底上的半导体器件接触并附接时，桥基部分未被压缩，并且尖端在第一支腿部分和第二支腿部分下方延伸。
根据本发明的另一方面，提供了一种方法，该方法包括：将半导体器件附接到拾取工具(PUT)的尖端，该PUT包括：第一支腿部分和第二支腿部分；桥基部分，该桥基部分在第一支腿部分和第二支腿部分之间；和尖端，该尖端在桥基部分上；以及通过PUT将半导体器件放置在目标衬底上，当半导体器件被放置在目标衬底上时，第一支腿部分和第二支腿部分接触目标衬底。
优选地，桥基部分和尖端在半导体器件上施加朝向目标衬底的力；并且当力被施加在半导体器件上时桥基部分被压缩。
便利地，当桥基部分被压缩以与目标衬底粘附并将半导体器件保持在目标衬底上的目标位置时，第一支腿部分和第二支腿部分在尖端下方延伸；以及，当桥基部分未被压缩时，尖端在第一支腿部分和第二支腿部分下方延伸。
优选地，PUT包括适形材料。
便利地，在桥基部分和桥支腿部分之间限定空间，并且当第一支腿部分和第二支腿部分接触目标衬底时，先前放置在目标衬底上的另一半导体器件装配在该空间内。
优选地，PUT对光是透明的；以及，该方法还包括使用透射通过PUT的光生成图像，以将与PUT附接的半导体器件与目标衬底上的目标位置对准。
实施例涉及拾取工具(PUT)，该拾取工具用于拾取、放置半导体器件(诸如LED)和将半导体器件(诸如LED)键合到目标衬底。一些实施例包括一种系统，该系统包括目标衬底和拾取工具(PUT)。PUT包括：第一支腿部分和第二支腿部分、在第一支腿部分和第二支腿部分之间的桥基部分以及在桥基部分上的尖端。尖端与半导体器件附接，并将半导体器件放置在目标衬底上。当半导体器件被放置在目标衬底上时，第一支腿部分和第二支腿部分接触目标衬底。
实施例还涉及将半导体器件附接到拾取工具(PUT)的尖端。PUT包括第一支腿部分和第二支腿部分、在第一支腿部分和第二支腿部分之间的桥基部分以及在桥基部分上的尖端。该方法还包括通过PUT将半导体器件放置在目标衬底上。当半导体器件被放置在目标衬底上时，第一支腿部分和第二支腿部分接触目标衬底。
附图简述
图(FIG.)1是示出根据一个实施例的显示器组装系统的图示。
图2是示出根据一个实施例的桥拾取工具(PUT)的图示。
图3是示出根据一个实施例的桥拾取头的图示。
图4是示出根据一个实施例的桥拾取头的侧视图的图示。
图5是示出根据一个实施例的桥拾取头的尖端的特写视图的图示。
图6A是示出根据一个实施例的使用桥拾取工具(bridge pick-up tool)拾取半导体器件的图示。
图6B是示出根据一个实施例的使用桥拾取工具放置和键合半导体器件的图示。
图7是示出根据一个实施例的拾取头的位移传感器的示意图。
图8A、图8B和图8C是示出根据一个实施例的制造桥PUT的图示。
图9是根据一个实施例的制造电子器件的方法的流程图。
附图仅为了说明的目的而描绘本公开的实施例。
详细描述
实施例涉及拾取工具(PUT)，该拾取工具用于拾取、放置半导体器件(诸如LED)和将半导体器件(诸如LED)键合到目标衬底。PUT具有在拾取、放置和键合操作期间提供稳定性并防止与先前键合的半导体器件接触的结构。PUT是透明的，并且可以包括对准标记，以便于在拾取、放置和键合操作期间进行光学对准。PUT可以包括位移特征，以便于在热压键合期间测量力-位移。
系统概述
图1是示出根据一个实施例的显示器组装系统100的图示。系统100通过将半导体器件112从载体衬底114组装到目标衬底118来制造显示器器件。在一些实施例中，半导体器件112是不同颜色的发光二极管(LED)。载体衬底114可以是保持LED以便拾取工具(PUT)104进行拾取的临时载体。目标衬底118可以是包括用于LED的控制电路的显示器器件的显示器衬底。系统100将LED放置在显示器衬底的像素位置处，并且然后将LED键合到显示器衬底。
在一些实施例中，半导体器件112是直径或宽度小于100μm、光输出的发散度减小、发光面积小的μLED。在一些实施例中，μLED的特征尺寸(例如直径)和间距(例如在目标衬底118或载体衬底114上的μLED之间的间距)在亚微米(例如约0.1μm)至10μm的范围内。在其他实施例中，半导体器件112是垂直腔面发射激光器(VCSEL)。
除了其他组件外，系统100可以包括腔室102，腔室102限定了用于在腔室102内拾取并放置半导体器件112的内部环境。系统100还包括PUT 104、控制器106、成像设备108、拾取头致动器122和目标台120。
控制器106耦合到成像设备108和经由拾取头致动器122耦合到PUT 104，并且控制这些组件的操作。例如，控制器106还使得PUT 104经由(例如，范德华力或化学)附接拾取位于载体衬底114上的一个或更多个半导体器件112，并将一个或更多个半导体器件112放置在目标衬底118上。在一些实施例中，控制器包括处理器160和存储器162。存储器162可以是存储指令的非暂时性计算机可读存储介质，指令当被处理器160执行时使得处理器160例如通过控制系统100的其他组件来执行本文讨论的功能。在一些实施例中，控制器106可以包括专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他类型的处理电路。
PUT 104包括一个或更多个拾取头124。PUT 104可以包括附接到拾取头衬底126的拾取头124的阵列。每个拾取头124可以从载体衬底114拾取半导体器件112，并将半导体器件112放置在目标衬底118上。在一些实施例中，每个拾取头124包括与半导体器件112粘附的适形尖端(conformable tip)。PUT 104可以经由与拾取头124的附接来支持对多个半导体器件112的选择性、并行拾取和放置。在一些实施例中，系统100包括单个拾取头124，而不是阵列。
在拾取半导体器件112之后，拾取头124与目标衬底118上的目标位置对准，以将半导体器件112放置在目标衬底118上。
拾取头致动器122是基于来自控制器106的控制信号来控制PUT 104的移动的机电组件。例如，拾取头致动器122可以移动PUT 104或单个拾取头124，其具有多个自由度，包括上下、左右、前后以及沿X、Y和Z轴的旋转。在一些实施例中，拾取头致动器122可以包括旋转马达、线性马达和/或液压缸。
成像设备108有助于从载体衬底114拾取半导体器件112和将半导体器件112放置在目标衬底118上的视觉对准。PUT 104可以由透明材料形成，使得衬底114、118和半导体器件112透过PUT 104可见。成像设备108生成PUT 104和载体衬底114的图像，并将图像提供给控制器106。控制器106基于图像将PUT 104的一个或更多个拾取头124与在载体衬底114上的一个或更多个半导体器件112对准，并拾取一个或更多个半导体器件112。在另一个示例中，成像设备108生成PUT 104的一个或更多个拾取头124和目标衬底118的图像，并将图像提供给控制器106。控制器106基于这些图像将一个或更多个拾取头124与显示器衬底118对准，并将附接到一个或更多个拾取头124的一个或更多个半导体器件112放置在显示器衬底118上。系统100可以包括多个成像设备，例如指向载体衬底114的成像设备、指向目标衬底118的成像设备。在一些实施例中，成像设备108与PUT 104附接。
系统100可以包括一个或更多个载体衬底114。例如，不同的载体衬底114可以承载不同颜色的LED。载体衬底114可以保持被单个化(singulated)的半导体器件112，以用于转移到目标衬底118。系统100还可以包括一个或更多个目标衬底118。在一些实施例中，例如当目标衬底118是用于接收半导体器件112的显示器衬底时，该系统包括具有加热器的目标台120，该加热器用于将半导体器件112的电触点148和150热压(TC)键合到目标衬底118的触点。加热器可以结合PUT 104在半导体器件112上施加朝向目标衬底118的力来供热。在一些实施例中，激光辅助键合可以被用于将半导体器件112的电触点148和150键合到目标衬底118的触点。例如，在PUT 104在半导体器件112上施加力时，激光可以被引导穿过PUT104，以向半导体器件112的电触点148和150施加热量，以促进键合。
图2是示出根据一个实施例的桥拾取工具(PUT)200的图示。桥PUT 200是显示器组装系统100的PUT 104的示例。桥PUT 200包括为一个或更多个桥拾取头222提供支撑结构的拾取头衬底226。拾取头衬底226可以由透明的刚性材料(例如熔融石英晶片)形成。
桥PUT 200还包括在拾取头衬底226上的背衬层224和在背衬层224上的桥拾取头222。背衬层224可以由透明的适形材料形成。在一些实施例中，背衬层224由弹性体(例如聚二甲基硅氧烷(PDMS))形成。
桥拾取头222提供了用于与一个或更多个半导体器件112附接的表面。桥拾取头222可以由提供与一个或更多个半导体器件112的粘附的透明的适形材料形成。在一些实施例中，桥拾取头222由透明的且提供足够的粘附材料的弹性体形成，例如聚二甲基硅氧烷(PDMS)。在一些实施例中，桥拾取头222经由共价键合或范德华键合来提供与一个或更多个半导体器件112的附接。
拾取头衬底226、背衬层224和桥拾取头222均可以对光透明，以允许透过桥PUT200的可见性，从而便于在拾取和放置操作期间使用成像设备108的对准。
尽管图2中示出了单个桥拾取头222和背衬层224，但是桥PUT 200可以包括桥拾取头222和背衬层224的阵列，以便于对多个半导体器件112的并行拾取和放置。
图3是示出根据一个实施例的桥拾取头222的图示，以及图4是示出该桥拾取头222的侧视图的图示。桥拾取头222包括桥支腿部分302a、桥支腿部分302b、在桥支腿部分302a和302b之间的桥基部分316以及在桥基部分316上的尖端306。
尖端306包括在桥基部分316上的尖端基部部分308、在尖端基部部分308上的尖端中心部分310和在尖端中心部分310上的尖端顶端部分312。尖端顶端部分312包括附接到半导体器件112的拾取表面322。尖端顶端部分312和尖端中心部分310可以形成具有蘑菇形状的基座(pedestal)，如图4所示，尖端顶端部分312的宽度比尖端中心部分310的宽度宽。在其他示例中，尖端306可以包括一些其他形状。例如，尖端顶端部分312可以形成翼片，该翼片在一侧附接到尖端中心部分310，并在尖端中心部分310的另一侧突出。在一些实施例中，多个尖端306可以位于桥基部分316上。
桥支腿部分302a和302b均包括桥支腿表面320。每个桥支腿表面320可以包括一个或更多个对准标记314，以便于在拾取和放置操作期间桥拾取头222的对准。例如，对准标记314在键合周期期间增加了半导体器件112与目标衬底118的键合精度。在一些实施例中，对准标记314由桥支腿表面320中的凹槽限定。
桥基部分316在桥支腿部分302a和302b之间。如图4所示，桥基部分316具有底侧324和顶侧326，其中底侧大于顶侧326，以及具有由在底侧324和顶侧326之间限定的一个或更多个倾斜表面332。桥基部分316可以包括金字塔形、圆锥形或其他倾斜形状。空间330被限定在桥基部分316的一个或更多个倾斜表面332和桥支腿部分302a和304b的(例如，未倾斜的)侧面334之间。空间330防止在拾取或放置操作期间与附近的半导体器件112接触。在键合周期期间，空间330防止与先前键合到目标衬底118的半导体器件112接触或剪切(shearing)。
在一些实施例中，如结合图8A、图8B和图8C更详细讨论的，桥拾取头222可以使用3D印刷工艺和后续的双模制步骤工艺来制造。这允许制造具有亚微米特征的桥拾取头222，并在半导体器件112键合到目标衬底118期间调整应力分布。
图5是示出根据一个实施例的桥拾取头222的尖端306的特写视图的图示。如图所示，尖端306包括具有拾取表面322的尖端顶端部分312、在顶端部分312下方的尖端中心部分310以及在尖端中心部分310下方的尖端基部部分308。
图6A是示出根据一个实施例的使用桥PUT 600拾取半导体器件的图示。桥PUT 600类似于桥PUT 200，但是包括附接到桥基部分316的多个尖端306a和306b。
在一个拾取、放置和键合周期中，桥PUT 600从载体衬底114拾取半导体器件112a和112b，将半导体器件112a和112b放置在目标衬底118上，以及将半导体器件112a和112b的触点键合到目标衬底118的触点602。
如图6A所示，桥PUT 600通过分别用尖端306a和306b接触半导体器件112a和112b，从载体衬底114拾取半导体器件112a和112b。在每个尖端306和半导体器件112之间的接触导致(例如，粘性(adhesive))附接。在一些实施例中，弹性层被形成在半导体器件112上，以便于附接。
在尖端306和半导体器件112之间的轻接触可以足以实现附接，且因此在拾取期间桥PUT 600变形很小或没有变形。桥PUT 600处于静止状态或接近静止状态。在静止状态下，桥PUT 600的尖端306延伸超过桥支腿部分302a和302b。桥间隙被限定在桥支腿部分302a和302b与载体衬底114之间。桥间隙防止与在载体衬底114上的未被选择的半导体器件112c接触。此外，由(从桥支腿表面320到桥支腿部分302在桥基部分316的底侧324处的接合处限定的)桥深度和(从顶侧326的端部到桥支腿部分302的接合处限定的)桥宽度限定的空间330防止了与在载体衬底114上靠近所选择的半导体器件112a和112的未被选择的半导体器件112d接触。
一旦半导体器件112a和112b被附接到桥PUT 600，桥PUT 600就可以与载体衬底114分离(例如，沿着Y轴提升)，以从载体衬底114移除半导体器件112a和112b。
图6B是示出根据一个实施例的使用桥PUT 600放置和键合半导体器件的图示。附接有半导体器件112a和112b的桥PUT 600与在目标衬底118上的目标位置对准。半导体器件112a和112b的触点被放置在目标衬底118的触点602上。
键合工艺可以包括热压键合，其中通过桥PUT 600(例如，沿着Y轴)在半导体器件112a和112b上施加朝向目标衬底118的力。所施加的力导致桥PUT 600处于如图6B所示的压缩状态，其中桥基部分316和/或尖端306被压缩(例如，减小起伏深度和/或尖端长度)，并且每个桥支腿部分302a和302b的桥支腿表面320接触目标衬底118。当通过桥PUT 600施加压缩时，可以(例如，通过保持目标衬底118的目标台120)施加热量以执行热压键合。热压键合导致半导体器件112a和112b的触点被键合到目标衬底118的触点602。
在桥支腿部分302a和302b与目标衬底118之间的接触减少了在桥PUT 600与目标衬底118之间的相对横向运动(沿X-Z平面)，并将半导体器件112a和112b保持在适当位置。桥支腿部分302a和302b通过粘附到目标衬底118上而充当锚点。为了将桥支腿部分302a和302b粘附到目标衬底118，由桥PUT 600施加载荷(也称为预载荷)，以将桥支腿部分302a和302b推靠在目标衬底118上，直到桥支腿部分302a和302b的表面的桥支腿表面320接触目标衬底118(桥间隙＝0)为止。
在图6A所示的静止状态下，尖端306在桥支腿部分302a和302b下方延伸，以防止与载体衬底114或不欲被拾取的半导体器件112接触。否则，桥支腿部分302a或302b将有可能无意中拾取半导体器件。在图6B所示的压缩状态下，桥支腿部分302和302b在尖端306下方延伸，以允许桥支腿表面320接触目标衬底118。
桥PUT 600限定了在桥支腿部分302a和尖端306a之间的空间330，以及在桥支腿部分302b和尖端306b之间的另一空间330。空间330防止接触或剪切先前键合的半导体器件，例如半导体器件112e。在一些实施例中，桥深度可以大于30μm，例如为60μm。
图7是示出根据一个实施例的桥拾取头700的位移特征702的示意图。桥拾取头700的桥支腿部分302可以包括被限定在桥支腿表面320处的位移特征702。位移特征702在对半导体器件112的拾取、放置或键合期间提供了对桥拾取头700的力-位移的光学确定。在一些实施例中，位移特征702是分布在一个或更多个桥支腿部分302上的1μm至多个μm深的离散的锥体或半球体。位移特征702提供对变形和应力-应变状态的评估。基于拾取头700的材料(例如，PDMS)的粘弹性，由拾取头700施加的压力量可以基于位移特征702上的变形量来确定。对于图7中的位移特征702，示出了不同的变形量。在一些实施例中，桥支腿部分302可以包括位移特征702的阵列，在桥支腿部分302的特定位置处的位移特征702的压缩越多指示在相应位置处的力-位移越多。
图8A、图8B和图8C是示出根据一个实施例的制造桥PUT的图示。桥PUT可以使用3D印刷工艺和随后的双模制步骤工艺来制造。参考图8A，用于桥拾取头的母版结构(masterstructure)802被印刷在衬底804上。母版结构802可以由光致抗蚀剂材料(例如负性光致抗蚀剂材料)制成。在一些实施例中，双光子聚合(2pp)印刷工艺可以被用于在衬底804上印刷母版结构802。
参考图8B，执行第一模制以在衬底808上由母版结构802创建阴模806。阴模806可以由PDMS制成。阴模806可以通过用母版结构802模制PDMS并在烘箱中烘烤模制的PDMS来形成。为了有助于在烘烤之后从母结构802上安全地剥离阴模806，母版结构802的表面可以在模制之前被功能化。例如，可以对母版结构802应用防粘硅烷化工艺。
参照图8C，执行第二模制，以在背衬层824和拾取头衬底826上创建桥拾取头822。桥拾取头822可以由PDMS制成。桥拾取头822可以通过用阴模806模制PDMS并在烘箱中烘烤模制的PDMS来形成。为了便于在烘烤后从桥拾取头822上安全地剥离阴模806，阴模806的表面可以在模制之前被功能化。例如，可以对阴模806的表面应用防粘硅烷化工艺。
图9是示出根据一个实施例的制造电子器件的方法的流程图。制造方法可以由显示器组装系统100执行以制造显示器。这里，半导体器件是LED。在一个示例中，发光二极管是μLED。制造方法可以包括更少的步骤或额外的步骤，并且步骤可以以不同的顺序执行。
桥PUT的一个或更多个尖端可以与在载体衬底上的一个或更多个被选择的半导体器件对准，并且然后与被选择的半导体器件接触以便进行附接。然后，桥PUT拾取905在载体衬底上的半导体器件。可以使用轻接触，此时桥PUT的变形很小或没有变形。桥PUT的尖端延伸超过桥支腿部分，以在每个桥支腿部分和载体衬底之间限定桥间隙。桥间隙防止与在载体衬底上的未被选择的半导体器件接触。
在一些实施例中，桥PUT是透明的，以允许成像设备使用透射穿过桥PUT的光来生成桥PUT和下面的载体衬底的图像。在一些实施例中，桥PUT可以包括对准标记，以便于对准。
桥PUT将半导体器件放置910在目标衬底上。附接有一个或更多个半导体器件的桥PUT与在目标衬底上的一个或更多个相应目标位置对准。半导体器件的触点被放置在目标衬底的触点上。
在一些实施例中，桥PUT是透明的，以允许成像设备使用透射穿过桥PUT的光来生成桥PUT和下面的目标衬底的图像。在一些实施例中，桥PUT可以包括对准标记，以便于对准。
桥PUT在半导体器件上施加915朝向目标衬底的力，以促进热压键合，从而将半导体器件键合在目标衬底上。该力可以导致桥PUT的桥基部分和/或尖端的压缩，并且还可以导致桥PUT的每个桥支腿部分的桥支腿表面接触目标衬底。在桥支腿部分和目标衬底之间的接触在键合期间将半导体器件保持在适当的位置。结合通过桥PUT施加力，(例如，通过保持目标衬底的目标台)施加热量以将一个或更多个半导体器件的触点键合到目标衬底的触点。
在一些实施例中，桥PUT可以包括位移特征，该位移特征在对半导体器件的拾取、放置或键合期间提供桥拾取头的力-位移的光学确定。位移特征促进对在拾取和放置/键合步骤期间施加的不同量的力进行精细控制。
图9的方法是参照单个键合周期来解释的，其中一个或更多个半导体器件被放置在目标衬底上。可以使用多个键合周期来完成电子器件的制造。例如，电子器件可以是显示器器件，半导体器件可以是LED。可以使用多个键合周期来将不同颜色的LED放置在显示器器件的目标显示器衬底上。在一些实施例中，可以使用一个或更多个键合周期来将不同颜色的LED放置在不同的显示器衬底上，并且显示器衬底的多个阵列被组合以形成显示器器件。
为了说明的目的，已经给出了实施例的前述描述；其并不旨在穷举或将专利权限制到所公开的精确形式。相关领域中的技术人员可以认识到，按照上面的公开，许多修改和变化是可能的。
在说明书中使用的语言主要出于可读性和指导性的目的而被选择，其不可能被选择来描绘或限制发明的主题。因此，本专利权利的范围不受本详细描述的限制，而是受基于以此为基础的申请提出的任何权利要求限制。因此，实施例的公开旨在说明而非限制在随附权利要求中阐述的专利权的范围。
Claims (15)
1.一种系统，包括：
目标衬底；和
拾取工具(PUT)，其包括：
第一支腿部分和第二支腿部分；
桥基部分，所述桥基部分在所述第一支腿部分和所述第二支腿部分之间；和
尖端，所述尖端在所述桥基部分上，所述尖端被配置为与半导体器件附接并将所述半导体器件放置在所述目标衬底上，当所述半导体器件被放置在所述目标衬底上时，所述第一支腿部分和所述第二支腿部分接触所述目标衬底。
2.根据权利要求1所述的系统，其中：
所述桥基部分和所述尖端在所述半导体器件上施加朝向所述目标衬底的力；和
当所述力被施加在所述半导体器件上时，所述桥基部分被压缩。
3.根据权利要求2所述的系统，其中：
当所述桥基部分被压缩以与所述目标衬底粘附并将所述半导体器件保持在所述目标衬底上的目标位置时，所述第一支腿部分和所述第二支腿部分在所述尖端下方延伸；和
当所述桥基部分未被压缩时，所述尖端在所述第一支腿部分和所述第二支腿部分下方延伸。
4.根据任一前述权利要求所述的系统，下列中的任意一项或更多项成立：
a)其中，所述PUT包括适形材料；或者
b)其中，在所述桥基部分和所述桥支腿部分之间限定空间，并且当所述第一支腿部分和所述第二支腿部分接触所述目标衬底时，先前放置在所述目标衬底上的另一半导体器件装配在所述空间内。
5.根据任一前述权利要求所述的系统，其中，所述PUT包括：
衬底；
背衬层，所述背衬层在所述衬底上；和
桥拾取头，所述桥拾取头包括所述第一支腿部分和所述第二支腿部分、所述桥基部分和尖端，所述桥拾取头位于所述背衬层上。
6.根据权利要求5所述的系统，其中，所述衬底由熔融石英晶片形成，所述背衬层由聚二甲基硅氧烷(PDMS)形成，并且所述桥拾取头由PDMS形成。
7.根据任一前述权利要求所述的系统，其中，所述PUT对光是透明的。
8.根据权利要求7所述的系统，还包括成像设备，所述成像设备被配置为使用透射穿过所述PUT的光来生成图像，以将与所述PUT附接的所述半导体器件与在所述目标衬底上的目标位置对准。
9.根据任一前述权利要求所述的系统，下列中的一项或更多项成立：
a)其中，所述第一桥支腿部分和所述第二桥支腿部分中的至少一者包括对准标记；或者
b)其中，所述第一桥支腿部分和所述第二桥支腿部分中的至少一者包括位移特征，所述位移特征变形以指示由所述PUT施加的压力的量；或者
c)还包括保持所述目标衬底的目标台，所述目标台被配置为当所述第一支腿部分和所述第二支腿部分接触所述目标衬底时对所述目标衬底施加热量，以将所述半导体器件的触点与所述目标衬底的触点键合。
10.根据任一前述权利要求所述的系统，还包括载体衬底，并且其中，所述PUT被配置为从所述载体衬底拾取所述半导体器件。
11.根据权利要求10所述的系统，其中，当所述尖端与在所述载体衬底上的所述半导体器件接触并附接时，所述桥基部分未被压缩，并且所述尖端在所述第一支腿部分和所述第二支腿部分下方延伸。
12.一种方法，包括：
将半导体器件附接到拾取工具(PUT)的尖端，所述PUT包括：
第一支腿部分和第二支腿部分；
桥基部分，所述桥基部分在所述第一支腿部分和所述第二支腿部分之间；和
在所述桥基部分上的所述尖端；以及
通过所述PUT将所述半导体器件放置在目标衬底上，当所述半导体器件被放置在所述目标衬底上时，所述第一支腿部分和所述第二支腿部分接触所述目标衬底。
13.根据权利要求12所述的方法，其中：
所述桥基部分和所述尖端在所述半导体器件上施加朝向所述目标衬底的力；和
当所述力被施加在所述半导体器件上时，所述桥基部分被压缩。
14.根据权利要求13所述的方法，其中：
当所述桥基部分被压缩以与所述目标衬底粘附并将所述半导体器件保持在所述目标衬底上的目标位置时，所述第一支腿部分和所述第二支腿部分在所述尖端下方延伸；和
当所述桥基部分未被压缩时，所述尖端在所述第一支腿部分和所述第二支腿部分下方延伸。
15.根据权利要求12至14中任一项所述的方法，以下中的一项或更多项成立：
a)其中，所述PUT包括适形材料；或者
b)其中，在所述桥基部分和所述桥支腿部分之间限定空间，并且当所述第一支腿部分和所述第二支腿部分接触所述目标衬底时，先前放置在所述目标衬底上的另一半导体器件装配在所述空间内；或者
c)其中，所述PUT对光是透明的；并且所述方法还包括使用透射穿过所述PUT的光生成图像，以将与所述PUT附接的所述半导体器件与在所述目标衬底上的目标位置对准。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962838868P | 2019-04-25 | 2019-04-25 | |
| US62/838,868 | 2019-04-25 | ||
| US16/682,545 | 2019-11-13 | ||
| US16/682,545 US11670531B2 (en) | 2019-04-25 | 2019-11-13 | Bridge pick-up head for transferring semiconductor devices |
| PCT/US2020/029088 WO2020219429A1 (en) | 2019-04-25 | 2020-04-21 | Bridge pick-up head for transferring semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113785388A true CN113785388A (zh) | 2021-12-10 |
Family
ID=72917297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080031360.1A Pending CN113785388A (zh) | 2019-04-25 | 2020-04-21 | 用于转移半导体器件的桥拾取头 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11670531B2 (zh) |
| CN (1) | CN113785388A (zh) |
| WO (1) | WO2020219429A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040068864A1 (en) * | 1999-02-05 | 2004-04-15 | Hadley Mark A. | Web fabrication of devices |
| US20040252251A1 (en) * | 2001-08-17 | 2004-12-16 | Credelle Thomas L. | Method and apparatus for transferring blocks |
| US20090039531A1 (en) * | 2007-02-01 | 2009-02-12 | Naomi Masuda | Flip-chip package covered with tape |
| JP2017005023A (ja) * | 2015-06-05 | 2017-01-05 | 富士ゼロックス株式会社 | 保持装置、搬送装置、部品の搬送方法、基板装置の製造方法 |
| WO2019035557A1 (ko) * | 2017-08-14 | 2019-02-21 | 삼성전자주식회사 | 전기 소자 이송 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954272B2 (en) | 2002-01-16 | 2005-10-11 | Intel Corporation | Apparatus and method for die placement using transparent plate with fiducials |
| WO2010059781A1 (en) * | 2008-11-19 | 2010-05-27 | Semprius, Inc. | Printing semiconductor elements by shear-assisted elastomeric stamp transfer |
| JP5558073B2 (ja) | 2009-10-14 | 2014-07-23 | キヤノンマシナリー株式会社 | ボンディング装置 |
| US8877567B2 (en) | 2010-11-18 | 2014-11-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die |
| US9105492B2 (en) * | 2012-05-08 | 2015-08-11 | LuxVue Technology Corporation | Compliant micro device transfer head |
| WO2014057843A1 (ja) | 2012-10-11 | 2014-04-17 | 株式会社クリエイティブ テクノロジー | ワーク保持装置及びこれを用いたワークの横ずれ検出方法 |
| US9108322B2 (en) | 2013-04-29 | 2015-08-18 | Varian Semiconductor Equipment Associates, Inc. | Force sensing system for substrate lifting apparatus |
| US9624100B2 (en) | 2014-06-12 | 2017-04-18 | Apple Inc. | Micro pick up array pivot mount with integrated strain sensing elements |
| US9865600B2 (en) * | 2014-06-18 | 2018-01-09 | X-Celeprint Limited | Printed capacitors |
| GB2541970B (en) | 2015-09-02 | 2020-08-19 | Facebook Tech Llc | Display manufacture |
| CN107039298B (zh) | 2016-11-04 | 2019-12-24 | 厦门市三安光电科技有限公司 | 微元件的转移装置、转移方法、制造方法、装置和电子设备 |
| US10714363B2 (en) | 2016-12-06 | 2020-07-14 | Facebook Technologies, Llc | Picking up and placing of micro light emitting diodes using polygon tool |
| CN107146769B (zh) | 2017-05-23 | 2019-10-25 | 深圳市华星光电技术有限公司 | 微发光二极管的转移设备及转移方法 |
| TWI633618B (zh) | 2017-08-02 | 2018-08-21 | 李美燕 | 積體化微型夾持器、其製造方法以及使用其之積體化微型夾持器陣列及轉移系統 |
| TWI635785B (zh) | 2017-12-29 | 2018-09-11 | 宏碁股份有限公司 | 微元件轉移頭 |
-
2019
- 2019-11-13 US US16/682,545 patent/US11670531B2/en active Active
-
2020
- 2020-04-21 CN CN202080031360.1A patent/CN113785388A/zh active Pending
- 2020-04-21 WO PCT/US2020/029088 patent/WO2020219429A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040068864A1 (en) * | 1999-02-05 | 2004-04-15 | Hadley Mark A. | Web fabrication of devices |
| US20040252251A1 (en) * | 2001-08-17 | 2004-12-16 | Credelle Thomas L. | Method and apparatus for transferring blocks |
| US20090039531A1 (en) * | 2007-02-01 | 2009-02-12 | Naomi Masuda | Flip-chip package covered with tape |
| JP2017005023A (ja) * | 2015-06-05 | 2017-01-05 | 富士ゼロックス株式会社 | 保持装置、搬送装置、部品の搬送方法、基板装置の製造方法 |
| WO2019035557A1 (ko) * | 2017-08-14 | 2019-02-21 | 삼성전자주식회사 | 전기 소자 이송 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11670531B2 (en) | 2023-06-06 |
| US20200343121A1 (en) | 2020-10-29 |
| WO2020219429A1 (en) | 2020-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704821B2 (en) | Stamp with structured posts | |
| US20220130774A1 (en) | Secure integrated-circuit systems | |
| CN111480220A (zh) | 用于半导体芯片的真空拾取头 | |
| US8847079B2 (en) | Method for producing an integrated device | |
| CN110993749A (zh) | 微型发光二极管的巨量转移方法及显示面板 | |
| US11062936B1 (en) | Transfer stamps with multiple separate pedestals | |
| JP2019015899A (ja) | 表示装置の製造方法、チップ部品の転写方法、および転写部材 | |
| CN107215111A (zh) | 一种磁控转印印章及磁控转移印刷方法 | |
| TWI758730B (zh) | 高精度印刷結構 | |
| US11538785B2 (en) | Method of using optoelectronic semiconductor stamp to manufacture optoelectronic semiconductor device | |
| EP3657539A1 (en) | Method and device for simultaneously bonding multiple chips of different heights on a flexible substrate using anisotropic conductive film or paste | |
| JP2021140144A (ja) | マイクロｌｅｄを基板に組み付けるための方法及びシステム | |
| CN110391165B (zh) | 转移载板与晶粒载板 | |
| JP2017108120A (ja) | レーザ切断を必要としない可撓基板におけるベアダイの印刷による構成要素との統合 | |
| CN113167982A (zh) | 显示器制造微组装系统 | |
| CN113785388A (zh) | 用于转移半导体器件的桥拾取头 | |
| CN206938230U (zh) | 一种磁控转印印章 | |
| US10847384B2 (en) | Method and fixture for chip attachment to physical objects | |
| KR101939013B1 (ko) | 웨이퍼로부터 마이크로 칩을 분리하고 기판 상에 마이크로 칩을 배치하기 위한 방법 및 장치 | |
| US11227970B1 (en) | Light emitting diodes manufacture and assembly | |
| US11482505B2 (en) | Chip bonding apparatus | |
| US10964581B1 (en) | Self-aligned adhesive layer formation in light-emitting structure fabrication | |
| US11756810B1 (en) | Detection of force applied by pick-up tool for transferring semiconductor devices | |
| US11107948B1 (en) | Fluidic pick-up head for assembling light emitting diodes | |
| US10522709B1 (en) | Method of direct wafer mapping by determining operational LEDs from non-operational LEDs using photo-reactive elastomer deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: California, USA Applicant after: Yuan Platform Technology Co.,Ltd. Address before: California, USA Applicant before: Facebook Technologies, LLC |
|
| CB02 | Change of applicant information |