CN113783567A - 压控振荡电路、压控振荡器及时钟数据恢复电路 - Google Patents

压控振荡电路、压控振荡器及时钟数据恢复电路 Download PDF

Info

Publication number
CN113783567A
CN113783567A CN202110970274.3A CN202110970274A CN113783567A CN 113783567 A CN113783567 A CN 113783567A CN 202110970274 A CN202110970274 A CN 202110970274A CN 113783567 A CN113783567 A CN 113783567A
Authority
CN
China
Prior art keywords
voltage
oscillator
module
input
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110970274.3A
Other languages
English (en)
Other versions
CN113783567B (zh
Inventor
白东勋
李东明
南帐镇
花正贝
范昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Hefei Eswin IC Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202110970274.3A priority Critical patent/CN113783567B/zh
Publication of CN113783567A publication Critical patent/CN113783567A/zh
Application granted granted Critical
Publication of CN113783567B publication Critical patent/CN113783567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例提供了一种压控振荡电路、压控振荡器及时钟数据恢复电路。该压控振荡电路，包括：振荡器，其输入端、第一输出端分别用于接收输入电压、输出多相位时钟信号，其第二输出端与第一电压端电连接；电压控制模块，与振荡器电连接，用于在输入电压小于基准电压时，与振荡器的输入端、第一输出端和第二输出端均电连接，以对振荡器输出的多相位时钟信号进行调控，使得振荡器输出的多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。本申请实施例能够使得振荡器输出的相位时钟信号调节到设计频率范围，从而满足显示驱动芯片系统对压控振荡电路宽频率工作范围特性的要求。

Description

压控振荡电路、压控振荡器及时钟数据恢复电路
技术领域
本申请涉及时钟数据恢复技术领域，具体而言，本申请涉及一种压控振荡电路、压控振荡器及时钟数据恢复电路。
背景技术
在显示驱动芯片电路中，时钟数据恢复电路从高速的串行数据中提取时钟，生成数据总线和参考时钟，以操作显示驱动逻辑。
不同的显示驱动芯片系统对压控振荡器输出的多相位时钟信号的频率要求不同，因此，具有宽频率工作范围特性的压控振荡电路尤为重要。
但是，现有的压控振荡电路不能调节多相位时钟信号的频率，从而不能满足对压控振荡电路宽频率工作范围特性的要求。
发明内容
本申请针对现有方式的缺点，提出一种压控振荡电路、压控振荡器及时钟数据恢复电路，用以解决现有技术存在的压控振荡电路不能调节多相位时钟信号的频率，从而不能满足对压控振荡电路宽频率工作范围特性的要求的技术问题。
第一方面，本申请实施例提供一种压控振荡电路，包括：
振荡器，其输入端、第一输出端分别用于接收输入电压、输出多相位时钟信号，其第二输出端与第一电压端电连接；
电压控制模块，与振荡器电连接，用于在输入电压小于基准电压时，与振荡器的输入端、第一输出端和第二输出端均电连接，以对振荡器输出的多相位时钟信号进行调控，使得振荡器输出的多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
在一个可能的实现方式中，压控振荡电路，还包括：
振荡控制模块，输入端、输出端分别与第一电压端、振荡器的输入端电连接，用于为振荡器提供输入电压。
在一个可能的实现方式中，电压控制模块，包括：
比较模块，第一输入端、第二输入端分别与基准电压端、振荡器的输入端电连接电连接，用于比较输入电压和基准电压的大小；若输入电压大于基准电压，则输出第一比较电压；若输入电压小于基准电压，则输出第二比较电压；基准电压端的电压为基准电压；
负载模块，第一端、第二端、控制端分别用于与振荡器的第一输出端、振荡器的第二输出端、比较模块的输出端电连接，用于在接收第一比较电压时，负载模块断开与振荡器的第一输出端的电连接，在接收第二比较电压时，负载模块保持与振荡器的第一输出端的电连接，使得振荡器的输出负载增大，多相位时钟信号的电压不低于设计电压。
在一个可能的实现方式中，负载模块包括：至少一个控制开关和至少一个负载器件；
每个控制开关对应与一个负载器件电连接；
控制开关的第一端、第二端、控制端分别与振荡器的第一输出端、负载器件的第一端、比较模块的输出端电连接；
负载器件的第二端与振荡器的第二输出端电连接，且与第二电压端电连接。
在一个可能的实现方式中，负载模块包括：两个控制开关和两个负载器件；
比较模块的输出端用于依次输出比较电压至两个控制开关的控制端；比较电压包括第一比较电压或第二比较电压。
在一个可能的实现方式中，负载器件为电容。
第二方面，本申请实施例提供一种压控振荡器，包括第一方面的压控振荡电路。
在一个可能的实现方式中，压控振荡器，还包括：
电平转换模块，第一输入端、第二输入端、第三输入端分别与第一电压端、振荡器的第一输出端、振荡器的第二输出端电连接，用于将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号；
电平转换模块的输出端用于输出转换后的多相位时钟信号。
第三方面，本申请实施例提供一种时钟数据恢复电路，包括第二方面的压控振荡器。
在一个可能的实现方式中，时钟数据恢复电路，还包括：采样模块；
采样模块的第一输入端与电平转换模块的输出端电连接；
采样模块的第二输入端和输出端，分别用于输入串行数据和输出并行数据；
采样模块，用于根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。
第四方面，本申请实施例提供一种多相位时钟信号的控制方法，应用于第一方面的压控振荡电路，包括：
在振荡器的输入端接收的输入电压小于基准电压时，对振荡器输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例的压控振荡电路的电压控制模块可以在输入电压小于基准电压时，与振荡器的输入端、第一输出端和第二输出端均电连接，从而对振荡器输出的多相位时钟信号进行调控，振荡器输出的多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压，使得振荡器输出多相位时钟信号可以调节到设计频率范围，从而能够满足显示驱动芯片系统对压控振荡电路宽频率工作范围特性的要求。因此，本申请实施例的压控振荡器实现了宽频率工作范围，可以在保证性能的基础上，保证宽频带工作。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种压控振荡电路的结构示意图；
图2为本申请实施例提供的另一种压控振荡电路的结构示意图；
图3为本申请实施例提供的一种压控振荡器的结构示意图；
图4为本申请实施例提供的一种时钟数据恢复电路的结构示意图；
图5为本申请实施例提供的另一种时钟数据恢复电路的结构示意图；
图6为本申请实施例提供的一种负载模块的负载不同时多相位时钟信号的电压和频率变化的示意图；
图7为本申请实施例提供的一种多相位时钟信号的控制方法的流程图。
附图标记：
100-压控振荡电路；
110-振荡器；
120-电压控制模块，121-比较模块，122-负载模块；
130-振荡控制模块；
140-电平转换模块；
K1-第一控制开关，K2-第一控制开关；
C1-第一电容，C2-第二电容；
10-压控振荡器；
20-采样模块。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供一种压控振荡电路，参见图1和图2所示，该压控振荡电路100包括：振荡器110和电压控制模块120。
振荡器110的输入端、第一输出端分别用于接收输入电压、输出多相位时钟信号，振荡器110的第二输出端与第一电压端电连接。
电压控制模块120与振荡器110电连接。
电压控制模块120用于在输入电压小于基准电压时，与振荡器110的输入端、第一输出端和第二输出端均电连接，以对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
本申请的发明人进行研究发现，在时钟数据恢复电路CDR中，压控振荡器VCO产生多相位时钟信号，其时钟频率随控制电压变化。为了实现不同的显示驱动芯片系统，具有宽频率工作范围特性的压控振荡器尤为重要。
基于上述分析，本申请实施例的压控振荡电路100的电压控制模块120能够将振荡器110输出多相位时钟信号的频率调节到设计频率范围，从而能够满足显示驱动芯片系统对压控振荡电路100宽频率工作范围特性的要求。
在一些实施例中，参见图2和图5所示，压控振荡电路100，还包括：振荡控制模块130。
振荡控制模块130的输入端、输出端分别与第一电压端、振荡器110的输入端电连接，用于为振荡器110提供输入电压。
在一些实施例中，参见图2和图5所示，电压控制模块120，包括：比较模块121和负载模块122。
比较模块121的第一输入端、第二输入端分别与基准电压端、振荡器110的输入端电连接。
比较模块121用于比较输入电压和基准电压的大小；若输入电压大于基准电压，则输出第一比较电压；若输入电压小于基准电压，则输出第二比较电压；基准电压端的电压为基准电压。
负载模块122的第一端、第二端、控制端分别用于与振荡器110的第一输出端、振荡器110的第二输出端、比较模块121的输出端电连接。
负载模块122用于在接收第一比较电压时，负载模块122断开与振荡器110的第一输出端的电连接，在接收第二比较电压时，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。
可选地，设计电压可以为基准电压或高于基准电压。
本申请的申请人进一步研究发现，为了覆盖宽频率工作范围，在输出频率非常低时，输入电压会非常低。这种情况下，输出的多相位时钟信号的匹配性和抗噪声性能都会下降。
基于上述分析，本申请实施例的比较模块121可以控制多相位时钟信号的电压不低于设计电压，从而在输入电压小于基准电压时，可以通过负载模块122使得振荡器110的输出负载增大，以提高多相位时钟信号的电压。
可选地，若第一比较电压为高电平，则第二比较电压为低电平；若第一比较电压为低电平，则第二比较电压为高电平。
可选地，参见图5所示，作为一种示例，比较模块121的第二输入端与振荡器110的输入端和振荡控制模块130的输出端均电连接。
可选地，参见图5所示，负载模块122的第二端与振荡器110的第二输出端和第二电压端均电连接。
在一些实施例中，负载模块122包括：至少一个控制开关和至少一个负载器件。
每个控制开关对应与一个负载器件电连接。
控制开关的第一端、第二端、控制端分别与振荡器110的第一输出端、负载器件的第一端、比较模块121的输出端电连接；
负载器件的第二端与振荡器110的第二输出端电连接，且与第二电压端电连接。
在一些实施例中，参见图5所示，负载模块122包括：两个控制开关和两个负载器件。
比较模块121的输出端用于依次输出比较电压至两个控制开关的控制端；比较电压包括第一比较电压或第二比较电压。
可选地，比较模块121输出的比较电压可以单独输出到每个控制开关。
可选地，比较模块121的输出端连接有信号控制模块，信号控制模块与每个控制开关的控制端电连接。信号控制模块，用于接收比较模块121的比较电压，间隔预定时间依次输出比较电压至各控制开关的控制端。信号控制模块，还用于同时输出比较电压至各控制开关的控制端。
可选地，可以根据实际应用，调整信号控制模块控制开关导通的数量。
在一些实施例中，负载器件为电容。可选地，电容为负载电容。
可选地，作为一种实施例，参见图5所示，两个控制开关包括第一控制开关K1和第二控制开关K2，两个负载器件包括第一电容C1和第二电容C2。OSC Control表示振荡控制模块130，OSC表示振荡器110，cmp表示比较模块121。
VDD表示第一电压端的电压、VSS表示第二电压端的电压、VREF表示基准电压端的基准电压。
VDDOSC表示振荡器110的输入电压，是电压控制模块120产生的电源电压。CK_OSC[N:1]表示N位振荡器110输出的多相位时钟信号，N取决于振荡器110的阶数。多相位时钟信号的时钟频率会随着VDDOSC改变而改变，VDDOSC变大，输出频率快；VDDOSC变小，输出频率慢。
在本申请实施例中，比较模块121通过比较VDDOSC和VREF的大小，控制负载模块122调控多相位时钟信号的电压。
可选地，如图5所示，参见负载模块122包括电容阵列CLOAD[N:1]，电容阵列CLOAD[N:1]包括第一电容C1和第二电容C2。
可选地，作为一种示例，在低频率工作时，假如振荡器110的输入电压VDDOSC低于基准电压VREF，比较模块121输出为高电平，控制开关导通，使得振荡器110的输出负载增大，这样在相同的震荡频率时，多相位时钟信号的电压会上升，直到比较模块121输出低电平，断开控制开关。
可选地，结合图5和图6所示，V1表示多相位时钟信号的电压。
CK_OSC(w/oCLOAD)表示第一控制开关K1和第二控制开关K2均断开，第一电容C1和第二电容C2均没有电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。
CK_OSC(1xCLOAD)表示第一控制开关K1和第二控制开关K2中一个断开一个导通，第一电容C1和第二电容C2中有一个电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。
CK_OSC(2xCLOAD)表示第一控制开关K1和第二控制开关K2两个都导通，第一电容C1和第二电容C2都电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。
在负载模块122中，随着电容电连接在振荡器110的第一输出端、振荡器110的第二输出端之间的数量的增加，多相位时钟信号的电压V1也对应升高，多相位时钟信号的输出频率增大。
可选地，参见图5和图6所示，本申请实施例的电容阵列CLOAD[N:1]都电连接在振荡器110的第一输出端、振荡器110的第二输出端之间时，假如VDDOSC比VREF大，压控振荡电路100的性能不会退化。因此，本申请实施例可以在保持压控振荡电路100性能的同时扩展压控振荡电路100的频率工作范围。
基于同一发明构思，本申请实施例提供一种压控振荡器10，包括本申请任一实施例的压控振荡电路100。
本申请实施例提供的压控振荡器10，与前面所述的压控振荡电路100的各实施例具有相同的发明构思及相同的有益效果，该压控振荡器10中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。
本申请实施例的压控振荡器10实现了宽频率工作范围，可以在保证性能的基础上，保证宽频带工作。
在一些实施例中，参见图3所示，压控振荡器10还包括：电平转换模块140。
电平转换模块140的第一输入端、第二输入端、第三输入端分别与第一电压端、振荡器110的第一输出端、振荡器110的第二输出端电连接，用于将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。
电平转换模块140的输出端用于输出转换后的多相位时钟信号。
可选地，电平转换模块140可以为电平转换器。
可选地，参见图5所示，Level shifter表示电平转换模块140，CK_OUT[N:1]表示转换后的多相位时钟信号，电平转换模块140可以将转换后的多相位时钟信号CK_OUT[N:1]的电压从多相位时钟信号的电压V1抬高到VDD。
可选地，参见图5和图6所示，在CLOAD[N:1]的控制开关都关闭时，CK_OUT[N:1]的电平太低会导致压控振荡器10的使用出问题。通过使用比较模块121比较两次(1xCLOAD，2xCLOAD)，多相位时钟信号的电压V1上升到VREF之上，CK_OUT[N:1]的电平会恢复到正常水平，CLOAD的设置和使用数量可以根据时钟频率的范围来调整。
基于同一发明构思，本申请实施例提供一种时钟数据恢复电路，包括本申请任一实施例的压控振荡器10。
本申请实施例提供的时钟数据恢复电路，与前面所述的压控振荡电路100的各实施例具有相同的发明构思及相同的有益效果，该时钟数据恢复电路中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。
在一些实施例中，参见图4所示，时钟数据恢复电路，还包括采样模块20。
采样模块20的第一输入端与电平转换模块140的输出端电连接。采样模块20的第二输入端和输出端，分别用于输入串行数据和输出并行数据。
采样模块20，用于根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。
可选地，采样模块20可以为采样器。
参见图5所示，Sampler表示采样模块20，DIN表示串行数据，DOUT[N:1]表示并行数据。表示采样模块20使用转换后的多相位时钟信号CK_OUT[N:1]来采样高速串行数据DIN，恢复出多位并行数据DOUT[N:1]。
基于同一发明构思，本申请实施例还提供一种多相位时钟信号的控制方法，应用于本申请任一实施例的压控振荡电路100，包括：
在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
可选地，在振荡器110的输入端接收的输入电压小于基准电压时，电压控制模块120对振荡器输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
可选地，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，包括：
比较模块121比较输入电压和基准电压的大小；若输入电压大于基准电压，则输出第一比较电压；若输入电压小于基准电压，则输出第二比较电压；
负载模块122在接收第一比较电压时，负载模块122断开与振荡器110的第一输出端的电连接，在接收第二比较电压时，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。
可选地，在本申请实施例中，参见图2和图5所示，比较模块121的第一输入端、第二输入端分别与基准电压端、振荡器110的输入端电连接。负载模块122的第一端、第二端、控制端分别用于与振荡器110的第一输出端、振荡器110的第二输出端、比较模块121的输出端电连接。
可选地，参见7所示，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，包括：步骤S701至步骤S705。
S701、比较模块121比较振荡器110的输入端接收的输入电压是否大于基准电压，若是，执行步骤S702，若否，执行步骤S703。
S702、向负载模块122输出第一比较电压，之后执行步骤S704。
S703、向负载模块122输出第二比较电压，之后执行步骤S705。
可选地，若第一比较电压为高电平，则第二比较电压为低电平；若第一比较电压为低电平，则第二比较电压为高电平。
可选地，作为一种示例，参见图5所示，负载模块122包括两个控制开关和两个负载器件，两个控制开关包括第一控制开关K1和第二控制开关K2，两个负载器件包括第一电容C1和第二电容C2。
可选地，比较模块121输出的比较电压可以单独输出到负载模块122的每个第一控制开关K1和第二控制开关K2。
可选地，向负载模块122输出第一比较电压，包括：
向第一控制开关K1和第二控制开关K2输出第一比较电压。
可选地，向第一控制开关K1和第二控制开关K2输出第一比较电压，包括：
同时向第一控制开关K1和第二控制开关K2输出第一比较电压，或依次向第一控制开关K1和第二控制开关K2输出第一比较电压。
可选地，向负载模块122输出第二比较电压，包括：
向第一控制开关K1和第二控制开关K2输出第二比较电压。
可选地，向第一控制开关K1和第二控制开关K2输出第二比较电压，包括：
同时向第一控制开关K1和第二控制开关K2输出第二比较电压，或依次向第一控制开关K1和第二控制开关K2输出第二比较电压。
S704、负载模块122断开与振荡器110的第一输出端的电连接。
可选地，第一比较电压表示输入电压大于基准电压，此时输入电压不低于设计电压，多相位时钟信号的频率在设计频率范围内。
S705、负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。
可选地，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，提高多相位时钟信号的电压，使得多相位时钟信号的电压不低于设计电压，多相位时钟信号的频率在设计频率范围内。
可选地，结合图6所示，分别示出了第一控制开关K1和第二控制开关K2同时断开，一个闭合一个断开以及两个同时闭合的状态下，多相位时钟信号的电压V1对应升高，多相位时钟信号的输出频率增大的过程。在实际的控制过程中，可以根据设计频率范围，选择控制控制开关开闭和数量，从而进一步实现了压控振荡器具有宽频率工作范围特性，以满足不同的显示驱动芯片系统的要求。
可选地，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控之后，还包括：
将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。
可选地，将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号之后，还包括：
根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。
作为一种示例，本申请实施例还提供一种多相位时钟信号的控制方法，应用于本申请任一实施例的时钟数据恢复电路，包括如下步骤：
步骤一、在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。
可选地，步骤一的具体步骤可采用图7所示的步骤S701至步骤S705。
步骤二、将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。
可选地，电平转换模块140将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。
步骤三、根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。
可选地，电平转换模块140将转换后的多相位时钟信号向所述采样模块20输出。采样模块20根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。
应用本申请实施例，至少能够实现如下有益效果：
(1)本申请实施例的压控振荡电路100电压控制模块120能够将振荡器110输出多相位时钟信号的频率调节到设计频率范围，从而能够满足显示驱动芯片系统对压控振荡电路100宽频率工作范围特性的要求。
(2)本申请实施例的比较模块121可以控制多相位时钟信号的电压不低于设计电压，从而在输入电压小于基准电压时，可以通过负载模块122使得振荡器110的输出负载增大，以提高多相位时钟信号的电压，从而实现多相位时钟信号的频率调节到设计频率范围。
(3)本申请实施例可以在保证压控振荡电路100性能的同时，扩展压控振荡电路100的频率工作范围。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种压控振荡电路，其特征在于，包括：
振荡器，其输入端、第一输出端分别用于接收输入电压、输出多相位时钟信号，其第二输出端与第一电压端电连接；
电压控制模块，与所述振荡器电连接，用于在所述输入电压小于基准电压时，与所述振荡器的输入端、第一输出端和第二输出端均电连接，以对所述振荡器输出的多相位时钟信号进行调控，使得所述多相位时钟信号的频率为设计频率范围、且所述多相位时钟信号的电压不低于设计电压。
2.根据权利要求1所述的压控振荡电路，其特征在于，还包括：
振荡控制模块，输入端、输出端分别与第一电压端、所述振荡器的输入端电连接，用于为所述振荡器提供所述输入电压。
3.根据权利要求1所述的压控振荡电路，其特征在于，所述电压控制模块，包括：
比较模块，第一输入端、第二输入端分别与基准电压端、所述振荡器的输入端电连接，用于比较所述输入电压和基准电压的大小；若所述输入电压大于所述基准电压，则输出第一比较电压；若所述输入电压小于所述基准电压，则输出第二比较电压；所述基准电压端的电压为所述基准电压；
负载模块，第一端、第二端、控制端分别用于与所述振荡器的第一输出端、所述振荡器的第二输出端、所述比较模块的输出端电连接，用于在接收第一比较电压时，所述负载模块断开与所述振荡器的第一输出端的电连接，在接收所述第二比较电压时，所述负载模块保持与所述振荡器的第一输出端的电连接，使得所述多相位时钟信号的频率为设计频率范围、且所述多相位时钟信号的电压不低于设计电压。
4.根据权利要求3所述的压控振荡电路，其特征在于，所述负载模块包括：至少一个控制开关和至少一个负载器件；
每个所述控制开关对应与一个所述负载器件电连接；
所述控制开关的第一端、第二端、控制端分别与所述振荡器的第一输出端、所述负载器件的第一端、所述比较模块的输出端电连接；
所述负载器件的第二端与所述振荡器的第二输出端电连接，且与第二电压端电连接。
5.根据权利要求4所述的压控振荡电路，其特征在于，所述负载模块包括：两个控制开关和两个负载器件；
所述比较模块的输出端用于依次输出比较电压至两个所述控制开关的控制端；所述比较电压包括所述第一比较电压或第二比较电压。
6.根据权利要求3所述的压控振荡电路，其特征在于，所述负载器件为电容。
7.一种压控振荡器，其特征在于，包括如权利要求1-6中任一项所述的压控振荡电路。
8.根据权利要求7所述的压控振荡器，其特征在于，还包括：
电平转换模块，第一输入端、第二输入端、第三输入端分别与第一电压端、所述振荡器的第一输出端、所述振荡器的第二输出端电连接，用于将所述多相位时钟信号的电压抬升至所述第一电压端的第一电压，形成转换后的多相位时钟信号；
所述电平转换模块的输出端用于输出转换后的多相位时钟信号。
9.一种时钟数据恢复电路，其特征在于，包括如权利要求8所述的压控振荡器。
10.根据权利要求9所述的时钟数据恢复电路，其特征在于，还包括：采样模块；
所述采样模块的第一输入端与所述电平转换模块的输出端电连接；
所述采样模块的第二输入端和输出端，分别用于输入串行数据和输出并行数据；
所述采样模块，用于根据所述转换后的多相位时钟信号，将所述串行数据转换为多位并行的并行数据。
11.一种多相位时钟信号的控制方法，应用于如权利要求1-6中任一项所述的压控振荡电路，其特征在于，包括：
在振荡器的输入端接收的输入电压小于基准电压时，对所述振荡器输出的多相位时钟信号进行调控，使得所述多相位时钟信号的频率为设计频率范围、且所述多相位时钟信号的电压不低于设计电压。
CN202110970274.3A 2021-08-23 2021-08-23 压控振荡电路、压控振荡器及时钟数据恢复电路 Active CN113783567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110970274.3A CN113783567B (zh) 2021-08-23 2021-08-23 压控振荡电路、压控振荡器及时钟数据恢复电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110970274.3A CN113783567B (zh) 2021-08-23 2021-08-23 压控振荡电路、压控振荡器及时钟数据恢复电路

Publications (2)

Publication Number Publication Date
CN113783567A true CN113783567A (zh) 2021-12-10
CN113783567B CN113783567B (zh) 2022-12-27

Family

ID=78839158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110970274.3A Active CN113783567B (zh) 2021-08-23 2021-08-23 压控振荡电路、压控振荡器及时钟数据恢复电路

Country Status (1)

Country Link
CN (1) CN113783567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114387932A (zh) * 2022-01-18 2022-04-22 北京奕斯伟计算技术有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN116248542A (zh) * 2023-05-12 2023-06-09 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227310A1 (en) * 2002-06-11 2003-12-11 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit
JP2004080985A (ja) * 2002-06-17 2004-03-11 Hitachi Ltd 電源装置及びそれを用いたハードディスク装置，ｉｃ
CN101510822A (zh) * 2008-02-04 2009-08-19 恩益禧电子股份有限公司 用于交换多信道信号的数据传输系统
CN102035544A (zh) * 2009-10-02 2011-04-27 索尼公司 电流源、电子装置和集成电路
US20110156760A1 (en) * 2009-12-30 2011-06-30 Bhuiyan Ekram H Temperature-stable oscillator circuit having frequency-to-current feedback
CN106230385A (zh) * 2016-08-31 2016-12-14 黄继颇 振荡频率可调整的时钟产生电路
WO2017031651A1 (zh) * 2015-08-22 2017-03-02 华为技术有限公司 一种电压调节装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227310A1 (en) * 2002-06-11 2003-12-11 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit
JP2004080985A (ja) * 2002-06-17 2004-03-11 Hitachi Ltd 電源装置及びそれを用いたハードディスク装置，ｉｃ
CN101510822A (zh) * 2008-02-04 2009-08-19 恩益禧电子股份有限公司 用于交换多信道信号的数据传输系统
CN102035544A (zh) * 2009-10-02 2011-04-27 索尼公司 电流源、电子装置和集成电路
US20110156760A1 (en) * 2009-12-30 2011-06-30 Bhuiyan Ekram H Temperature-stable oscillator circuit having frequency-to-current feedback
WO2017031651A1 (zh) * 2015-08-22 2017-03-02 华为技术有限公司 一种电压调节装置
CN106230385A (zh) * 2016-08-31 2016-12-14 黄继颇 振荡频率可调整的时钟产生电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114387932A (zh) * 2022-01-18 2022-04-22 北京奕斯伟计算技术有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN114387932B (zh) * 2022-01-18 2022-12-16 北京奕斯伟计算技术股份有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN116248542A (zh) * 2023-05-12 2023-06-09 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统
CN116248542B (zh) * 2023-05-12 2023-08-08 芯耀辉科技有限公司 一种用于数字通信中抖动容限测试的装置、方法及系统

Also Published As

Publication number Publication date
CN113783567B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
CN102362266B (zh) 具有叠置式电压域的电压转换和集成电路
CN113783567B (zh) 压控振荡电路、压控振荡器及时钟数据恢复电路
EP3115869B1 (en) Configurable power domain and method
US7486128B2 (en) Charge pump control circuit and control method thereof
US20140253535A1 (en) Display interface that compresses/decompresses image data, method of operating same, and device including same
US9147376B2 (en) Display device and method
KR101502759B1 (ko) 데이터 송신 장치, 데이터 수신 장치 및 데이터 전송 방법
WO2007037132A1 (ja) パラレルシリアル変換回路およびそれを用いた電子機器
CN101605114A (zh) 解调器
CN112335180A (zh) 具有占空比校正电路的高速数字相位插值器
CN102035544B (zh) 电流源、电子装置和集成电路
CN104218951A (zh) 半导体器件以及半导体器件的操作方法
CN103944543A (zh) 相位比较电路和数据接收单元
CN102005917B (zh) 一种恒压输出电荷泵电路
EP2099184B1 (en) Driver arrangement and signal generation method
CN109327133A (zh) 一种电荷泵电路
US9001902B2 (en) Transmission system
CN103051171B (zh) 降低电磁干扰的控制电路
US8008964B1 (en) Variable input voltage charge pump
CN111900960B (zh) 相位插值系统
CN101720158B (zh) 一种荧光灯启动扫频控制电路
EP4167488A1 (en) Poly phase filter with phase error enhance technique
CN105743514A (zh) 一种带有反馈并行数据接口的高速串行器
CN105553470A (zh) 一种基于半速率时钟恢复电路的串行器
CN205596103U (zh) 一种基于保护性多路复用器的串行电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Beijing

Applicant after: Beijing ESWIN Computing Technology Co.,Ltd.

Applicant after: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Beijing

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Beijing

Patentee after: Beijing ESWIN Computing Technology Co.,Ltd.

Patentee after: Hefei Yisiwei Computing Technology Co.,Ltd.

Address before: 100176 Room 101, 1f, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Beijing

Patentee before: Beijing ESWIN Computing Technology Co.,Ltd.

Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.