CN1137831A - 一种具有独立功能的外围设备插件和其中采用的方法 - Google Patents

一种具有独立功能的外围设备插件和其中采用的方法 Download PDF

Info

Publication number
CN1137831A
CN1137831A CN95191101.5A CN95191101A CN1137831A CN 1137831 A CN1137831 A CN 1137831A CN 95191101 A CN95191101 A CN 95191101A CN 1137831 A CN1137831 A CN 1137831A
Authority
CN
China
Prior art keywords
unit
pcmcia
plug
mentioned
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95191101.5A
Other languages
English (en)
Other versions
CN1088874C (zh
Inventor
贝利·莫斯
戴维·威廉·鲁索
托马斯·怀恩·罗克哈特
里卡尔多·里姆
丹尼斯·布多因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Mobility LLC
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1137831A publication Critical patent/CN1137831A/zh
Application granted granted Critical
Publication of CN1088874C publication Critical patent/CN1088874C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种PCMCIA插件具有独立功能性，也能安排成与主机相连工作。PCMCIA插件包括一个外围设备(109)，该外围设备(109)具有一个一体的CPU(125)，一个电源(129)和一个供电装置(127)，以表现出独立工作状态；还有一个接口功能部件(121)集成和耦合于上述外围设备(109)。上述接口功能部件通过PCMCIA应允的接口将上述外围设备和主机(101)相耦合，并在上述外围设备(109)上启动一个依从工作状态。

Description

一种具有独立功能的外围设备插件和其中采用的方法
本申请披露的内容涉及装配和连接于主机接口上的外围功能部件，更具体地说，是关于(但不限于)以外围设备插件形式构成的独立功能部件，它具有PC存贮插件国际协会(PCMCIA)所允许的接口，从而可与主机联合运行。
通用或专用的主计算机常包含一些具有各种外设功能的设备，如通信用的调制解调器，扩展存贮器，或增加的硬盘驱动器。为了便于增加各种外围设备，PC存贮插件国际协会(PCMCIA)已致力于对于一系列具有必备PCM CIA接口的外围设备插件的标准化。PCMCIA所规定的参数可在PC插件标准2.0报告中找到。该报告由PCMCIA(1030B East DuaneAvenue，Sunnyvale California)出版，并且在此通过引用将该标准包括在此做为参考。所规定参数包括物理参数(如尺寸)，输入/输出连接(如控制、地址和数据总线)，信号参数(如工作电平、阻抗、供电电平、电源极性和电平)以及特定的操作步骤。
基于主机支持的用于附加设备(如PCMCIA设备)的条款，通常所知PCMCIA外设插件从主机插口处得到电源，且通过在插入或移出主机插口时由一个单一的复位(RESET)线来控制以恢复功能。
然而，一种新型的PCMCIA设备，如由摩托罗拉公司提供的无线调制解调器等产品(摩托罗拉：Motorola，Inc.at 1303 EastAlgorquin Road，Schaunburg，Illinois 60139)，设计为在移出插口或在插口和主机都已断电时仍可继续工作。这些PCMCIA设备有它们自己的电源和CPU，这使得每个设备一旦从主机插口移出时仍可保持独立功能。这种操作模式的转变使得用户增强了下述能力：在设备移出主机时仍可保持已进入网络的状态，这样，设备的运行方式允许其保持部分通信链接，如存贮信息直至外设插件重新插入主机。
然而，因为现有的PCMCIA外设插件的设计功能符合PCMCIA标准，也就是只有由主机产生电源和复位状态。由此而产生了不希望有的现象。这一现象引起外设插件上的电路不必要或无意的复位，由此而干扰了设备的已计划好的或预期的功能。
很显然，对于一个具有PCMCIA所允许的接口的外设功能部件或插件需要增加一种能力，即在主机设备和外围设备都有各自的CPU和电源的环境下，有能力以一种确定的方式可靠地运行。
在所附权力要求书中将提出本发明的确信为新颖之处的特点。而在本发明连同它的其他优点，可参考附图来很好的理解。这些附图是：
图1为适于使用按照本发明的一个最佳实施例的主机和外设插件的框图。
图2为图1所示的外设插件的详细框图。
图3为在外设插件中确定其为独立或依从工作状态需完成的步骤流程图。
一般地说，本文所揭示的内容涉及一个主机的外围设备。此外围设备包括一个具有PCMCIA所允许的接口的外设插件。当此外围设备含有独立的功能性(例如当外围设备包含有一个分离的电源和控制器(CPU)时，其独立的功能性将显现出来)时，通常便可以利用这种外设插件并显示出优越性。这个最佳实施例是一个外设插件，这个外设插件呈现出独立的和依从的工作状态，并且还具有一个和外设插件相耦合的接口功能。该接口功能将外设插件和主机通过PCMCIA允许的接口相耦合，并且在外设插件插入主机或接下来主机电源供电时，启动外设插件的依从工作状态。在依从工作状态中耦合于外设插件的接口功能在外设插件移出主机或主机关闭电源后启动插件的独立工作状态。
下面将参考附图进一步说明按照本发明的最佳实施例。图1中是一个主机(101)和适于使用按照本发明的最佳实施例的外围设备(120)的方框图。图1描述的主机(101)有一个PCMCIA插槽接口集成电路(103)或相似的电路以及一个PCMCIA连接器(105)。外围设备(120)包括一个外设插件(109)，它有一个PCMCIA接口逻辑(121)，一个电压检测器(123)，一个CPU(125)，一个电源(127)，一个无线电收发机(128)，一个电池(129)以及一个PCMCIA连接器(132)。
外围设备(120)通过将外设插件(109)的PCMCIA连接器(132)插入主机(101)上的PCMCIA连接器(105)来实现和主机(101)的耦合、接口或连接。外围设备的所有这些元件(121)、(123)、(125)、(127)、(128)、(129)、和(132)可能实际上位于一个PCMCIA应允或一致的插板上，或者PCMCIA连接器(132)可能实际上和外设插件(109)相分离，而通过某种机制相连接，例如用电缆连接他们。主机(101)可能是任何包括一个功能上和逻辑上的，而且最好是实际上的符合PCMCIA标准的PCMCIA接口的通用计算机。本发明的最佳实施例被认为与PCMCIA标准以及该标准所定义的PCMCIA接口、端口相一致，这只要它的运行至少是部分地和PCMCIA接口相一致并且对于主机的硬件、操作系统软件或其它属性具有透明性。
在任何情况下，其一外设插件(109)的最佳实施例包括：一个控制器，最好是一个带有RAM和ROM的中央处理器CPU(125)，(如摩托罗拉MCM68300系列微处理器)；一个无线电收发机(128)，该收发机通过现有技术里众所周知的通信媒体收发数据；一个供电装置(127)和一个与供电装置(127)相连接的电源，该电源最好是一个NiCAD电池(129)或9伏碱性或铅酸性电池(129)；它们按图中所描述的相互连接。显然，供电装置(127)中的电路允许CPU(125)来检测供电装置(127)的状态以确定外设插件(109)的工作状态。
在该最佳实施例中，每当把PCMCIA连接器(105)与PCMCIA连接器(132)分离，从而将外设插件(109)与主机(101)分开，解除耦合或者从主机(101)中拔出时，或当主机PCMCIA槽接口(103)的电源关掉而外设装置(120)仍插在里面时，PCMCIA将如下述那样启动独立工作状态。
当PCMCIA电源线PCMCIA5V(131)电压低于预置电压值时，电压检测器(123)将不认定该PVD信号(133)，这又将产生一个CPU中断信号，GPINT(221)。CPU一收到这个中断信号便确定PVD信号的当前状态，它能作为一位信号通过PCMCIA接口逻辑(121)读取。CPU确定PVD处于未认定状态，于是启动独立工作状态。当此同时，PVD信号(133)的不认定状态使第一寄存器组(201)被清除而成为缺省状态，并且保持这种缺省状态直至插板重新插入加电的PCMCIA槽内。这样，当插件重新插入PCMCIA槽时，可确保PCMCIA接口将会工作于只存贮器方式(相对于I/O方式)，不管插件移出槽时所建立的接口方式。
结果，当插件重新插入或主机的PCMCIA槽口加电时，PCMCIA插件根据PVD信号的认定将启动依从工作状态。当PCMCIA电源线PCMCIA 5V(131)电压超过预置电压时，电压检测器(123)将会认定PVD信号(133)，这又会产生一个CPU中断信号GPINT(221)。CPU一收到这个中断信号便确定PVD信号当前状态，它可以作为一位通过PCMCIA接口逻辑(121)读取。当CPU已确定PVD被认定之后，即启动依从工作状态。
为了避免电路无必要的复位现象，PCMCIA插件使用四种复位信号，每种复位信号复位电路的一个特定范围。由PCMCIA主机(101)产生的P-RESET(135)信号和PVD信号(当未被认定时)主要复位那些由PCMCIA主机直接控制的电路。C-RESET电路主要复位那些由一体的(integral)CPU(125)控制的电路。第四种复位信号，即“电源通”复位信号POR(137)是由在板上的供电装置产生的可使PCMCIA插板上的所有电路全部复位。当板上供电装置输出电压值低于PCMCIA插件的最低工PCMCIA插件的最低工作电压时，POR被认定(低态有效)。
图2是图1所示外设插件的详细框图。接口功能或PCMCIA接口逻辑线路(121)包括三个主要的功能块：第一组寄存器或PCMCIA寄存器(201)，第二组寄存器或CPU寄存器(203)以及具有第三组寄存器(206)的通信块(205)。
第一组寄存器(201)包含多个寄存器，它们可经过PCMCIA接口，通过PCMCIA读和写信号299和297被读写，但这些寄存器只能通过CPU读信号295经过CPU接口来读取。第一组寄存器可由三个分别通过或(OR)门(211)耦合的复位条件中的任何一个条件来复位：PREST信号(135)被认定，POR低态有效信号(137)被认定或PVD信号(133)未被认定。第二组寄存器(203)包括多个寄存器，这些寄存器能经过CPU接口通过CPU读和写信号295和293被读写。但这些寄存器只能通过PCMCIA读信号299经过PCMCIA接口读取。第二组寄存器可由CRESET低态有效信号(139)或POR低压有效被认定信号来复位。通信块(205)包括第三组寄存器(206)和与它们相关的逻辑线路，例如FIFO存贮寄存器和控制逻辑寄存器。FIFO存贮寄存器用于缓存从PCMCIA接口到CPU接口的数据和缓存从CPU接口到PCMCIA接口的数据。通信块(205)可由四个分别通过或(OR)门215耦合的复位条件中的任何一个来复位，它们是：PRESET信号(135)被认定，POR低态有效信号(137)被认定，CRESET低态有效信号(139)被认定或PVD信号(133)未被认定。
如前所述，为了避免不必要的电路复位现象，PCMCIA插件使用所描述的四种复位信号，每一个复位信号复位电路的一个特定范围。
主机在它希望将插件置于缺省状态(通常是当一个新插件插入插槽时)或当主机本身复位时，将认定P-RESET信号(135)。P-RESET信号(135)的认定复位第一组寄存器或PCMCIA寄存器(201)以及与接口功能或PCMCIA接口逻辑(121)相关联的第三组寄存器(205)。这导致那些和插件接口方式相关联的寄存器被复位成只能进行存贮器访问，还复位那些由PCMCIA主机先前修改过的寄存器，并且为新的通信对话预先清除通信块。
PCMCIA接口逻辑线路(121)进一步包含了耦合于一体的CPU(125)的第二组寄存器或CPU寄存器(203)。一体的CPU(125)当它希望将插件置于缺省状态(通常是软件复位，监视计时器终止的结果)或从错误状态下恢复时，便认定CRESET*信号(这里的“*”表明低态有效)。CRESET*的认定使耦合于CPU(125)的第二组寄存器和第三组寄存器(205)复位。这使所有那些已由CPU修改过的寄存器复位，并且为了新的通信对话而预先清除通信块。
信号POR*(137)的认定使第一组寄存器、第二组寄存器和通信块都复位，用来在电源输出稳定高于最低工作电平之后完全地复位PCMCIA接口逻辑线路(121)。参见图1，POR*信号(137)通过一个二极管(141)耦合于CRESET*信号(139)，以便让POR*信号也能对CPU(125)和无线电收发机(128)进行复位。
PVD信号(133)的未认定用于复位第一组寄存器(201)和第三组寄存器(205)。这使得当PCMCIA插件重新插入已加电的PCMCIA槽时，那些与插件接口方式相关联的寄存器复位成只能访问存贮器，还使其它已由PCMCIA主机修改过的存贮器复位，并且为了新的通信对话而预先清除通信块。
图3是为了确定外设插件是处于依从状态还是独立工作状态而在外设插件中要完成步骤的流程图。由START(起始)块302开始，下面进行的是块304，在此处由插件上的电源开关打开插件的供电电源。这引起板上电源产生一个上电复位，将插件上的所有电路复位。在插件的初始化过程中，在块306，一体的CPU通过检测PCMCIA电压测试(PVD)信号来查验PCMCIA接口是否有电。如果PVD被认定，即PVD＝1，则在块308处，CPU将插件置于依从工作；否则在块314CPU将插件置于独立工作状态。
当插件处于依从工作状态时，接口电路监控PCMCIA电源线。若插件从槽中移出或槽没有了电，则在块316置PVD＝0，并在块318对于一体的CPU产生一个PVD差值中断。
同样地，当插件为独立工作状态时，接口电路监控PCMCIA电源线。在块310，若插件置于槽内且槽内有电，则在块312置PVD＝1，且在块320对于一体的CPU产生一个差值PVD中断。
当CPU接到一个PVD差值中断时，一体的CPU通过检测PCMCIA电压测试(PVD)信号来查验PCMCIA接口是否有电。若PVD被认定，即PV＝1，则CPU将插件置于依从工作状态，否则CPU将插件置于独立工作状态。
那些精通本门技艺的人们将会认识到本发明提供的一个具有独立功能性的外设插件在和主机脱离耦合时能工作于独立状态，而在耦合于主机时能处于依从工作状态。再有，该外设插件能通过PCMCIA允许的接口与主机相连运行，作为该外设插件的另一种能力或额外的能力。
对于本领域技术人员来说同样显然的是，所揭示的本发明可能会在许多方面有所修改，并且可认为除了前面提出和描述的最佳实施例外还会有许多实施例。
本发明的另一个实施例将不需要象前述最佳实施例中使用的那种电压测试方案，而是使用监视计时器代替。若在预置的时间段之后，主机还未与PCMCIA插件相互作用，则PCMCIA插件认为它已脱离了插槽。PCMCIA插件上的CPU将会把插件置于独立工作状态。其后，若和主处理器的通信被恢复，PCMCIA插件上的CPU将重新开始其依从工作状态。
因此，附加的权利要求书将要覆盖附合本发明的实际精神和本发明范围的全部修改。

Claims (10)

1.一个PCMCIA插件，具有独立功能性，也可安排在与主机相连接的情况下工作，该插件由下列部件组合而成；
一个具有一体的CPU、电源和供电装置的外设，该外设显示出一种独立的工作状态；
一个和所述外部设备耦合并集成在一起的接口功能部件，所述接口功能部件的安排与结构使所述外用设备通过PCMCIA应允的接口与主机相耦合，且在所述的外围设备上启动一个依从工作状态。
2.权利要求1的PCMCIA插件，其中所述的外围设备还包括一个电压检测器，用于认定PCMCIA的电压检测(PVD)信号，所述一体的CPU在所述外围设备上启动所述依从工作状态来应答所述的PVD信号。
3.权利要求1的PCMCIA插件，其中所述接口功能部件还包括与上述PCMCIA插件相关连的第一组寄存器，该PCMCIA插件通过上述PCMCIA所应允的接口与上述主机相耦合，上述主机通过对PCMCIA复位(PRESET)信号的认定来复位上述第一组寄存器。
4.权利要求1的PCMCIA插件，其中所述的接口功能部件还包括耦合于上述一体的CPU的第二组寄存器，上述一体的CPU通过一个CPU复位(CRESET)信号的认定来复位上述第二组寄存器。
5.权利要求4的PCMCIA插件，其中所述接口功能部件还包括耦合于上述一体的CPU的通信块，上述一体的CPU通过认定CPU复位(CRESET)信号来复位通信块。
6.权利要求1的PCMCIA插件，其中外围设备还进一步包括一个无线电收发机。
7.权利要求2的PCMCIA插件，进一步包括一个由上述PVD信号的认定所设置的第一状态位，该第一状态位可由上述的CPU读取。
8.权利要求1的PCMCIA插件，这里上述电源认定一个上电复位(POR)信号，以响应一个预置的电压值，上述上电复位信号复位上述PCMCIA插件的所有电路。
9.一个外设插件具有一体的CPU和供电装置，这个外设插件包括一个接口功能部件，这个接口功能部件具有第一组寄存器和第二组寄存器，这个第二组寄存器耦合于一个通信块，这个通信块具有第一组FIFO寄存器和第二组FIFO寄存器及一组控制寄存器，这个接口功能部件被安排成通过PCMCIA所应允的接口与主机相连的状态下工作，一种方法包括的步骤为：
当外设插件和主机相连接工作时，外设插件呈现一个依从工作状态；以及
在上述外设插件上启动一个独立工作状态。
10.权利要求9的方法还包括一个步骤：由于一个PVD信号的不认定在接口功能部件上设定一个标志，以在上述外设插件上启动独立工作状态。
CN95191101.5A 1994-10-31 1995-09-13 一种具有独立功能的外围设备插件和其中采用的方法 Expired - Lifetime CN1088874C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/332,008 1994-10-31
US08/332,008 US5613095A (en) 1994-10-31 1994-10-31 Peripheral card having independent functionally and method used therewith

Publications (2)

Publication Number Publication Date
CN1137831A true CN1137831A (zh) 1996-12-11
CN1088874C CN1088874C (zh) 2002-08-07

Family

ID=23296310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95191101.5A Expired - Lifetime CN1088874C (zh) 1994-10-31 1995-09-13 一种具有独立功能的外围设备插件和其中采用的方法

Country Status (4)

Country Link
US (1) US5613095A (zh)
CN (1) CN1088874C (zh)
AU (1) AU3631195A (zh)
WO (1) WO1996013802A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192091B (zh) * 2006-11-17 2010-04-21 中兴通讯股份有限公司 一种数据卡的供电方法及系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805416A (en) * 1995-09-11 1998-09-08 Norand Corporation Modular hand-held data capture terminal
JPH0991397A (ja) * 1995-09-25 1997-04-04 Nec Corp 分離式ｐｃカード
US5974161A (en) * 1996-03-01 1999-10-26 Hewlett-Packard Company Detachable card for capturing graphics
US5919259A (en) * 1997-04-18 1999-07-06 Dahl; Nathaniel H. Method and apparatus for supplying power to a CPU using an adaptor card
US6047342A (en) * 1998-03-31 2000-04-04 Apple Computer, Inc. PC processing card for decoding operations
US6128682A (en) * 1998-06-25 2000-10-03 Compaq Computer Corporation Method and apparatus for bus isolation
JP3819658B2 (ja) 1999-12-27 2006-09-13 三洋電機株式会社 共通シリアルバスコネクターを具えた携帯電子機器
US7005966B1 (en) * 2000-05-18 2006-02-28 Micron Technology, Inc. Remote computer controller and control method
AU2001282935A1 (en) 2000-08-01 2002-02-13 First Usa Bank, N.A. System and method for transponder-enabled account transactions
US6631849B2 (en) * 2000-12-06 2003-10-14 Bank One, Delaware, National Association Selectable multi-purpose card
US7526449B1 (en) 2001-04-17 2009-04-28 Jpmorgan Chase Bank N.A. Optically encoded card and system and method for using
US20030019942A1 (en) * 2001-07-24 2003-01-30 Blossom George W. System and method for electronically readable card having power source
US8392301B1 (en) 2002-03-08 2013-03-05 Jpmorgan Chase Bank, N.A. Financial system for isolated economic environment
US7593875B2 (en) 2002-03-08 2009-09-22 Jp Morgan Chase Bank Financial system for isolated economic environment
US20040210498A1 (en) * 2002-03-29 2004-10-21 Bank One, National Association Method and system for performing purchase and other transactions using tokens with multiple chips
US7046213B2 (en) * 2002-06-05 2006-05-16 Ibm Apparatus and method for direct manipulation of electronic information
US20070214300A1 (en) * 2006-03-09 2007-09-13 Deere & Company, A Delaware Corporation Agricultural communication system
WO2008154458A1 (en) * 2007-06-07 2008-12-18 Raytheon Company Methods and apparatus for phased array
USD635186S1 (en) 2008-06-30 2011-03-29 Jpmorgan Chase Bank, N.A. Metal transaction device
US9305292B1 (en) 2008-07-03 2016-04-05 Jpmorgan Chase Bank, N.A. Systems and methods for providing an adaptable transponder device
USD636021S1 (en) 2008-07-17 2011-04-12 Jpmorgan Chase Bank, N.A. Eco-friendly transaction device
GB2462379B (en) * 2008-08-08 2013-05-15 Dell Products Lp Multi-mode processing module and method of use

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319751A (en) * 1991-12-27 1994-06-07 Intel Corporation Device driver configuration in a computer system
US5334030A (en) * 1992-06-01 1994-08-02 National Semiconductor Corporation PCMCIA bus extender card for PCMCIA system development
US5451933A (en) * 1992-10-19 1995-09-19 Motorola, Inc. Computer card having power switching capability
US5365221A (en) * 1992-10-19 1994-11-15 Motorola, Inc. Computer card having low battery indicator
US5440244A (en) * 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
US5334046A (en) * 1993-02-22 1994-08-02 Augat Inc. Circuit card interface system
US5455505A (en) * 1993-08-02 1995-10-03 Siemens Energy & Automation, Inc. Removable field programmable data memory storage module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192091B (zh) * 2006-11-17 2010-04-21 中兴通讯股份有限公司 一种数据卡的供电方法及系统

Also Published As

Publication number Publication date
AU3631195A (en) 1996-05-23
CN1088874C (zh) 2002-08-07
WO1996013802A1 (en) 1996-05-09
US5613095A (en) 1997-03-18

Similar Documents

Publication Publication Date Title
CN1137831A (zh) 一种具有独立功能的外围设备插件和其中采用的方法
US6415342B1 (en) Universal serial bus controlled connect and disconnect
JP4126178B2 (ja) 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置
CN100359435C (zh) 信息处理设备及其控制方法
KR940000605B1 (ko) 전원 회로의 상태에 따라 휘도를 변화시키는 디스플레이 제어장치
KR100326216B1 (ko) Ｐｃｉ에 존재하는 핀을 사용하는 ｐｃｉ 버스 3.3ｖ­ａｕｘ 핫플러그
EP0644477B1 (en) Personal computer with keyboard and auxiliary device emulation
EP0426133B1 (en) Personal computer for disabling resume mode upon replacement of HDD
CN1134756A (zh) 具有自适应个人计算机存储卡国际协会应允接口的外围卡
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
CN108628792B (zh) 通信接口防电流泄漏系统及方法
JP4421704B2 (ja) コンピュータのパワーオン方法及びコンピュータ
EP0964255B1 (en) Method and circuit for detecting the presence of a connector in a socket
US6351820B1 (en) PC card with automated drag and sleep function
EP1141846B1 (en) Method and apparatus for disabling a graphics device when an upgrade device is installed
JP3306639B2 (ja) 周辺装置
CN114116315A (zh) 一种应用于工业信息安全主板的usb失效恢复方法及系统
CN111913754A (zh) 一种适用于国产cpu计算机的自动开机方法
CN101853060B (zh) 电源检测模块及其计算机外设设备与其电源检测方法
CN217588013U (zh) 一种交换机看门狗复位电路、系统及交换机
KR0130785Y1 (ko) 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치
CN103901959A (zh) 主机板及其电源管理方法
JPH11191931A (ja) 携帯型電子機器及びその電池制御方法
JPH0566867A (ja) 拡張システム
CN118363903B (zh) 一种接口切换方法、系统及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOTOROLA MOBILE CO., LTD.

Free format text: FORMER OWNER: MOTOROLA INC.

Effective date: 20101230

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101230

Address after: Illinois Instrunment

Patentee after: Motorola Mobility LLC

Address before: Illinois

Patentee before: Motorola Inc.

CX01 Expiry of patent term

Granted publication date: 20020807

EXPY Termination of patent right or utility model