CN113782516A - 电迁移测试结构、系统、存储器、制造方法及测试方法 - Google Patents

电迁移测试结构、系统、存储器、制造方法及测试方法 Download PDF

Info

Publication number
CN113782516A
CN113782516A CN202110962740.3A CN202110962740A CN113782516A CN 113782516 A CN113782516 A CN 113782516A CN 202110962740 A CN202110962740 A CN 202110962740A CN 113782516 A CN113782516 A CN 113782516A
Authority
CN
China
Prior art keywords
test
piece
testing part
tested
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110962740.3A
Other languages
English (en)
Other versions
CN113782516B (zh
Inventor
王志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110962740.3A priority Critical patent/CN113782516B/zh
Publication of CN113782516A publication Critical patent/CN113782516A/zh
Application granted granted Critical
Publication of CN113782516B publication Critical patent/CN113782516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供电迁移测试结构、系统、存储器、制造方法及测试方法，测试结构包括：待测件、第一测试部、第二测试部和第三测试部；其中，待测件包括第一端和第二端，第一端与第一测试部电连接，第二端与第二测试部电连接；第三测试部与待测件电连接，且第三测试部与第一端之间的距离不等于第三测试部与第二端之间的距离；其中，第一端与第三测试部之间的待测件的电阻值能够通过第一测试部和第三测试部获得，第二端与第三测试部之间的待测件的电阻值能够通过第二测试部和第三测试部获得。通过电迁移测试结构的第一测试部和第三测试部，以及第二测试部和第三测试部获得的电阻值，计算得到待测件的实际横截面积，并计算得到待测件的实际失效时间。

Description

电迁移测试结构、系统、存储器、制造方法及测试方法
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种电迁移测试结构、系统、存储器、制造方法及测试方法。
背景技术
电迁移效应(electron migration，EM)是指金属线在电流和温度的作用下发生的金属迁移现象。对于金属线而言，电流的方向为从阳极流向阴极，电子运动的方向为从阴极向阳极。然而，大量的电子会与金属原子发生碰撞，使得金属原子也沿着电子的运动方向进行移动，从而使得金属线的某些部位出现空洞(void)，而金属线的另一些部位出现原子堆积(pile up)并向邻近的导体漂移形成预期以外的电连接。进一步地，金属线中出现空洞缺陷，会导致器件内部形成断路，称为内部失效(internal failure)。而金属线中出现原子堆积，可能导致器件内部形成短路，称为突起失效(hillock failure)或晶须失效(whiskerfailure)。
上述两种类型的缺陷都会引起半导体器件的失效。因此，对金属线进行电迁移测试，对于提高半导体器件的可靠性至关重要。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个技术问题而提供一种电迁移测试结构、系统、存储器、制造方法及测试方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种电迁移测试结构，所述测试结构包括：待测件、第一测试部、第二测试部和第三测试部；其中，
所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；
所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；
其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。
在本申请的一些实施例中，所述待测件与所述第三测试部位于不同层。
在本申请的一些实施例中，所述待测件与所述第三测试部位于相邻层。
在本申请的一些实施例中，所述第三测试部与所述待测件之间通过导电通孔连接。
在本申请的一些实施例中，所述第三测试部与所述待测件之间通过金属通孔连接。
在本申请的一些实施例中，所述待测件与所述第一测试部、第二测试部位于相同层。
在本申请的一些实施例中，所述测试结构还包括：
与所述待测件位于不同层的第一电连接部和第二电连接部；
所述第一电连接部用于将所述待测件的第一端连接至所述第一测试部，所述第二电连接部用于将所述待测件的第二端连接至所述第二测试部。
在本申请的一些实施例中，所述第一电连接部为第一焊垫；所述第二电连接部为第二焊垫。
在本申请的一些实施例中，所述第一电连接部与所述第一端之间通过导电通孔连接。
在本申请的一些实施例中，所述第一电连接部与所述第一测试部之间通过导电通孔连接。
在本申请的一些实施例中，所述第二电连接部与所述第二端之间通过导电通孔连接。
在本申请的一些实施例中，所述第二电连接部与所述第二测试部之间通过导电通孔连接。
在本申请的一些实施例中，所述第一电连接部与所述第一测试部之间的所述导电通孔呈阵列排布；和/或，
所述第二电连接部与所述第二测试部之间的所述导电通孔呈阵列排布。
在本申请的一些实施例中，所述第三测试部与所述第一电连接部、所述第二电连接部位于相同层。
在本申请的一些实施例中，所述测试结构还包括：环绕所述待测件设置的虚设待测件。
在本申请的一些实施例中，所述第一测试部、所述第二测试部和所述第三测试部均包括施加端和感知端，所述施加端用于给所述待测件施加第一电信号，所述感知端用于获取所述待测件的第二电信号。
在本申请的一些实施例中，所述施加端用于给所述待测件施加恒定电流，所述感知端用于获取所述待测件两端的电势差。
在本申请的一些实施例中，所述施加端用于给所述待测件施加电压，所述感知端用于获取流过所述待测件的电流。
在本申请的一些实施例中，所述第一测试部包括第一施加端和第一感知端，所述第一施加端与所述第一感知端电连接；
所述第二测试部包括第二施加端和第二感知端，所述第二施加端与所述第二感知端电连接；
所述第三测试部包括第三施加端和第三感知端，所述第三施加端与所述第三感知端电连接。
在本申请的一些实施例中，当通过所述第一施加端和所述第三施加端给所述待测件施加恒定电流时，所述第一测试部、所述第三测试部以及位于所述第一端和所述第三测试部之间的第一段待测件能够形成回路，以使所述第一感知端和所述第三感知端能够通过测量得到所述第一段待测件两端的电势差；和/或，
当通过所述第二施加端和所述第三施加端给待测件施加恒定电流时，所述第二测试部、所述第三测试部以及位于所述第二端与所述第三测试部之间的第二段待测件能够形成回路，以使所述第二感知端和所述第三感知端能够通过测量得到第二段待测件两端的电势差。
在本申请的一些实施例中，所述第一施加端和所述第一感知端位于相同层；和/或，所述第二施加端和所述第二感知端位于相同层；和/或，所述第三施加端和所述第三感知端位于相同层。
第二方面，本申请实施例提供一种电迁移测试系统，包括：如本申请第一方面中所述的电迁移测试结构。
第三方面，本申请实施例提供一种存储器，包括：如本申请第一方面中所述的电迁移测试结构。
第四方面，本申请实施例提供一种电迁移测试结构的制造方法，所述方法包括：
提供衬底；
在所述衬底上形成待测件、第一测试部和第二测试部；其中，所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；
在所述待测件上形成第三测试部；所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；
其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。
第五方面，本申请实施例提供一种电迁移测试方法，用于对如本申请第一方面中所述的电迁移测试结构进行电迁移测试，包括：
通过所述第一测试部和所述第三测试部测量得到位于所述第一端和所述第三测试部之间的第一段待测件的电阻值；
通过所述第二测试部和所述第三测试部测量得到位于所述第二端和所述第三测试部之间的第二段待测件的电阻值；
通过所述第一段待测件的电阻值和所述第二段待测件的电阻值，以及所述第一段待测件的长度和所述第二段待测件的长度，获得所述待测件的横截面积。
本申请实施例提供了一种电迁移测试结构、系统、存储器、制造方法及测试方法，所述测试结构包括：待测件、第一测试部、第二测试部和第三测试部；其中，所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。本申请实施例提供的电迁移测试结构，能够利用第一测试部和第三测试部获得第一端与第三测试部之间的待测件的电阻值，利用第二测试部和第三测试部获得第二端与第三测试部之间的待测件的电阻值，从而计算得到待测件的实际横截面积，进一步计算得到待测件的实际失效时间，相较于理论失效时间，通过这种方式获得的实际失效时间更趋向于待测件的实际寿命情况，从而对于判断待测件的性能及其可适用场景提供更加可靠的数据，有助于提高半导体器件的良率和可靠性。
附图说明
图1为相关技术提供的一种电迁移测试结构的俯视图；
图2为相关技术提供的一种电迁移测试结构的剖视图；
图3为本申请实施例提供的一种电迁移测试结构的俯视图；
图4、图5、图6和图7为本申请实施例提供的一种电迁移测试结构的剖视图；
图8为本申请实施例提供的电迁移测试系统的组成结构示意图；
图9为本申请实施例提供的存储器的组成结构示意图；
图10为本申请实施例提供的电迁移测试结构制造方法的流程图；
图11为本申请实施例提供的电迁移测试方法的流程图；
图中包括：100-电迁移测试结构；200-电迁移测试系统；300-存储器；10-金属线；11-第一端；12-第二端；110-第一段金属线；120-第二段金属线；20-第一测试部；21-第一施加端；22-第一感知端；30-第二测试部；31-第二施加端；32-第二感知端；40-第三测试部；41-第三施加端；42-第三感知端；50-第一电连接部；60-第二电连接部；70-导电通孔；80-虚设金属线。
具体实施方式
下面将结合本申请实施方式及附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请的一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
电迁移(electron migration，EM)现象指的是金属线内部有电流通过时，在电流的作用下金属线内部产生的质量运输的现象。电迁移现象导致金属线内部的某些部位出现空洞从而发生断路现象，而另一些部位则由于晶须生长或出现小丘而导致短路现象。随着半导体器件的关键尺寸越来越小，金属互连线也变得更细、更窄以及更薄，金属互连线内部存在的电迁移现象也越来越严重。
在半导体制造技术领域中，对金属互连线进行电迁移测试，以得到金属线的失效时间(time to failure，TTF)，从而可判断出金属线的性能及其可适用的场景。金属互连线的电迁移测试是半导体制造工艺中非常关键的技术，对于提高半导体器件的良率和可靠性至关重要。
本申请实施例提供的电迁移测试结构适用于可导电的待测件，所述待测件可为金属线、金属层或其他可导电的材料。以下将以所述待测件为金属线为例进行详细说明。
图1示出了相关技术中一种电迁移测试结构的俯视图，电迁移测试结构包括：金属线10，第一测试部20和第二测试部30；其中，金属线10包括第一端11和第二端12，第一端11与第一测试部20电连接，第二端12与第二测试部30电连接；第一测试部20和第二测试部30均包括一施加端(force)和一感知端(sense)。第一测试部20包括第一施加端21和第一感知端22，第二测试部30包括第二施加端31和第二感知端32。第一电连接部50用于将金属线10的第一端11连接至第一测试部20，第二电连接部60用于将金属线10的第二端12连接至第二测试部30。第一电连接部50与第一端11之间通过导电通孔70连接；第一电连接部50与第一测试部20之间通过导电通孔70连接；第二电连接部60与第二端12之间通过导电通孔70连接；第二电连接部60与第二测试部30之间通过导电通孔70连接。电迁移测试结构还包括：环绕金属线10设置的虚设金属线80。
在上述技术方案中，第一测试部包括第一施加端(F1)和第一感知端(S1)，第二测试部包括第二施加端(F2)和第二感知端(S2)。其中，第一施加端和第二施加端用于给金属线施加恒定电流；第一感知端和第二感知端用于测量得到金属线两端的电势差。从而根据金属线两端的电势差以及金属线通过的电流可以计算得到金属线的电阻。
在上述技术方案中，第一测试部包括第一施加端(F1)和第一感知端(S1)，第二测试部包括第二施加端(F2)和第二感知端(S2)。其中，第一施加端和第二施加端可用于给金属线施加电压，在金属线的两端存在电势差；第一感知端和第二感知端可用于感知流过金属线的电流，从而根据金属线两端的电势差以及金属线通过的电流可以计算得到金属线的电阻。
下面将以第一施加端和第二施加端给金属线施加恒定电流，第一感知端和第二感知端用于测量金属线两端的电势差为例，进行说明。
在上述技术方案中，可以通过恒定电流源给金属线施加恒定电流，那么电流源包括正极(anode)和负极(cathode)，电流源的正极和负极与金属线之间的连接关系，可以举例的是，电流源的正极可以通过第一施加端与金属线的第一端电连接，那么电流源的负极则可以通过第二施加端与金属线的第二端电连接。或者，电流源的负极可以通过第一施加端与金属线的第一端电连接，那么电流源的正极则可以通过第二施加端与金属线的第二端电连接。
具体地，当金属线的第一端电连接至电流源的正极，金属线的第二端电连接至电流源的负极，那么在金属线中会有恒定的电流从第一端流向第二端。相应地，在金属线的内部，有电子从第二端流向第一端，这样就有可能由于电迁移效应，在金属线的第二端附近形成空洞，从而对金属线的失效时间产生影响。
图2为相关技术提供的一种电迁移测试结构的剖视图，即，图2为图1所示的电迁移测结构对应的剖视图。如图2所示，第一电连接部50用于将金属线10的第一端11连接至第一测试部20，第二电连接部60用于将金属线10的第二端12连接至第二测试部30。第一电连接部50与第一端11之间通过导电通孔70连接；第一电连接部50与第一测试部20之间通过导电通孔70连接；第二电连接部60与第二端12之间通过导电通孔70连接；第二电连接部60与第二测试部30之间通过导电通孔70连接。
已经对金属的电迁移寿命，即失效时间，建立了模型，如式1所示：
Figure BDA0003222840750000091
其中，W和d均为金属的形状参数，一般地，W和d的乘积为金属线的横截面积；T为绝对温度；j为电流密度；m和n为失效强度指数，在低电流密度时，m＝n＝1，在高电流密度时，m＝n＝3；C是与金属的几何尺寸和温度有关的参数；Ea为激活能；k为玻尔兹曼常数。
由式1分析可知，金属线的失效时间受到很多因素的影响，例如流过金属线的电流密度、金属线的几何尺寸、金属线的材料性能以及电迁移测试过程中的温度。其中，金属线的失效时间受到电流密度和温度的影响较大。
将上述模型进一步简化，建立模型来计算电迁移的平均失效时间(median timeto failure，MTTF)，即，中值失效时间，简称为t50。平均失效时间的具体含义为在一组测试样品中，在同等测试条件下，使50％的测试样品失效所需要的时间。
Figure BDA0003222840750000101
其中，A为与金属线材料的密度、电阻率、晶粒大小、晶粒尺寸的分布以及几何尺寸等有关的因子；T为绝对温度；j为电流密度；n为失效强度指数；Ea为激活能；k为玻尔兹曼常数。
由式2分析可知，金属线的平均失效时间与电流密度的幂次方成反比，与温度的倒数呈指数关系，因此，金属线的平均失效时间对电流密度和温度较为敏感。在实际的电迁移测试过程中，也正是通过升高温度和增加电流密度，以加速试验进程，获得金属线的失效时间。
发明人经过进一步分析可知，上述流过金属线的电流密度指的是流过金属线的电流与金属线的横截面积的比值。值得关注的是，通常计算金属线的失效时间采用的是金属线的横截面积，其指的是在半导体制造工艺中，预期加工得到的金属线的横截面积，也就是说这里的横截面积属于理论横截面积，由此计算得到的失效时间属于理论失效时间。然而，发明人发现，在实际制造工艺中，金属线的实际横截面积可能不等于理论横截面积，如果仍然采用理论横截面积来计算失效时间，那么金属线的理论电流密度和实际电流密度之间可能存在较大偏差，从而导致理论失效时间和实际失效时间之间可能存在较大偏差。更进一步而言，这里的金属线的横截面积主要与金属线的线宽相关。那么由于金属线的实际线宽与理论线宽存在差异，导致金属线的实际失效时间与理论失效时间存在偏差。
可以理解的是，对于同一片晶圆(wafer)上的多个芯片而言，在进行电迁移测试的过程中，可以控制其他的测试条件，例如温度和电流等等条件均相同，然后计算得到该晶圆上的多个芯片中不同金属线的失效时间，从而得到失效时间的分布曲线。考虑到即便在同一片晶圆上，施加相同的工艺，晶圆上各芯片的参数也可能不同。例如，晶圆中心的芯片和晶圆边缘的芯片的参数是存在差异的。
如果将这里同一片晶圆上的金属线作为同组测试样品，那么由于该组测试样品中金属线宽度的差异过大，则会使得金属线的寿命(TTF)差异化变大，从而导致TTF分布的σ变大。这里σ指的是同一片晶圆上金属线的寿命(TTF)分布曲线的标准差。
因此，根据上述电迁移测试结构，计算得到的是金属线的理论失效时间，从而得到一组测试样品中的理论失效时间的分布。需要一种能够得到金属线的实际失效时间的电迁移测试结构。
图3示出了本申请实施例提供的一种电迁移测试结构的俯视图，电迁移测试结构100包括：金属线10，第一测试部20，第二测试部30和第三测试部40；其中，金属线10包括第一端11和第二端12，第一端11与第一测试部20电连接，第二端12与第二测试部30电连接；第三测试部40与金属线10电连接，且第三测试部40与第一端11之间的距离不等于第三测试部40与第二端12之间的距离。第一测试部20、第二测试部30和第三测试部40均包括一施加端(force)和一感知端(sense)。第一测试部20包括第一施加端21和第一感知端22，第二测试部30包括第二施加端31和第二感知端32，第三测试部40包括第三施加端41和第三感知端42。第一电连接部50与第一端11之间通过导电通孔70连接；第一电连接部50与第一测试部20之间通过导电通孔70连接；第二电连接部60与第二端12之间通过导电通孔70连接；第二电连接部60与第二测试部30之间通过导电通孔70连接。电迁移测试结构还包括：环绕金属线10设置的虚设金属线80。
在本申请的一些实施例中，所述第三测试部与所述金属线之间通过导电通孔连接。在本申请的优选实施例中，所述第三测试部与所述金属线之间通过金属通孔连接。
在本申请的一些实施例中，所述金属线包括第一端和第二端。金属线的第一端和第二端可以分别为金属线的两个端点，也可以为靠近端点的部分。
在本申请的一些实施例中，所述第一电连接部用于将所述金属线的第一端连接至所述第一测试部，所述第二电连接部用于将所述金属线的第二端连接至所述第二测试部。在本申请的优选实施例中，所述第一电连接部可为第一焊垫；所述第二电连接部可为第二焊垫。
在本申请的一些实施例中，所述第一电连接部与所述第一端之间通过导电通孔连接；所述第一电连接部与所述第一测试部之间通过导电通孔连接；所述第二电连接部与所述第二端之间通过导电通孔连接；所述第二电连接部与所述第二测试部之间通过导电通孔连接。
在本申请的优选实施例中，所述第一电连接部与所述第一端之间通过金属通孔连接；所述第一电连接部与所述第一测试部之间通过金属通孔连接；所述第二电连接部与所述第二端之间通过金属通孔连接；所述第二电连接部与所述第二测试部之间通过金属通孔连接。
在本申请的一些实施例中，电迁移测试结构还包括：环绕金属线设置的虚设金属线。对于形成该测试机构的工艺过程来说，形成环绕金属线设置的虚设金属线，有助于整体结构的均匀性。这里的虚设金属线与金属线、或第一、第二测试部均没有电连接关系，也就是说，虚设金属线不会对电迁移测试的结果产生影响。
如图3所示，第三测试部40与第一端11之间的距离为第一段金属线110的长度，第三测试部40与第二端12之间的距离为第二段金属线120的长度，第一段金属线110的长度不等于第二段金属线120的长度。从而在两段金属线的阻值被分别确定后，有利于进一步确定金属线的实际横截面积。在获得不同金属线的实际横截面积后，可以修正得到流过每根金属线的实际电流密度，从而有利于修正得到每根金属线的实际失效时间。
在本申请的一些实施例中，所述第一测试部、所述第二测试部和所述第三测试部均包括施加端和感知端，所述施加端用于给所述金属线施加第一电信号，所述感知端用于获取所述金属线的第二电信号。这里对于第一、第二和第三测试部包括的施加端和感知端的数量不作限定。可举例的是，所述第一测试部可以包括一个、两个、三个甚至更多个施加端，和一个、两个、三个甚至更多个感知端。类似地，第二测试部和第三测试部也分别可以包括多个施加端和多个测试端。当然，为了便于说明，以下实施例中，以第一测试部、第二测试部和第三测试部均包括一施加端和一测试端进行说明。
在本申请的一些实施例中，所述第一施加端和所述第一感知端位于相同层；和/或，所述第二施加端和所述第二感知端位于相同层；和/或，所述第三施加端和所述第三感知端位于相同层。
在本申请的一些实施例中，所述施加端用于给所述待测件施加恒定电流，所述感知端用于获取所述待测件两端的电势差。
在本申请的另一些实施例中，所述施加端用于给所述待测件施加电压，所述感知端用于获取流过所述待测件的电流。
在本申请的一些实施例中，第三测试部包括第三施加端(F3)和第三感知端(S3)，其中，第三施加端可用于给金属线施加恒定的电流，第三感知端可用于测量金属线端的电势。仍参考图3，这里根据第一测试部、第三测试部以及位于第一端与第三测试部之间的第一段金属线形成回路，通过第一施加端和第三施加端给金属线施加恒定电流，通过第一感知端和第三感知端测量得到第一段金属线两端的电势差，从而计算得到第一段金属线的电阻R1。类似地，根据第二测试部、第三测试部以及位于第二端与第三测试部之间的第二段金属线形成回路，通过第二施加端和第三施加端给金属线施加恒定电流，通过第二感知端和第三感知端测量得到第二段金属线两端的电势差，从而计算得到第二段金属线的电阻R2。
可以理解的是，第一段金属线的电阻和第二段金属线的电阻的计算可分别如式3和式4所示：
Figure BDA0003222840750000141
Figure BDA0003222840750000142
Figure BDA0003222840750000143
其中，R1为第一段金属线的电阻；R2为第二段金属线的电阻；L1为第一段金属线的长度；L2为第二段金属线的长度；ρ为金属线的电阻率；S为金属线的横截面积。
由上述分析可知，金属线的横截面积可如式5计算得到。因此，在本申请实施例的电迁移测试结构中，第一段金属线的长度不等于第二段金属线的长度。这里，所计算得到的横截面积为金属线的实际横截面积。考虑到半导体器件的关键尺寸越来越小，金属线的线宽和厚度也越来越小，因此金属线的实际横截面积与理论横截面积可能存在一定差异。
可以理解的是，对于同一片晶圆上的多个芯片而言，在进行电迁移测试之前，可以预先计算得到每根金属线的实际横截面积。如前所述，在获得不同金属线的实际横截面积后，可以修正得到流过每根金属线的实际电流密度，从而修正得到每根金属线的实际失效时间，可参考式2。考虑将同一片晶圆上的所有金属线作为同组测试样品，在进行电迁移测试的过程中，可以控制其他的测试条件相同，然后根据不同金属线之间的实际横截面积的比值。计算得到该晶圆上的多个芯片中，不同金属线的实际失效时间，从而得到失效时间的本征σ。这里本征σ指的是基于实际横截面积对同一片晶圆上金属线的寿命(即，金属线的实际失效时间)进行归一化后的标准差。即本申请实施例中剔除了金属线的宽度的差异对于TTF分布差异化的影响，从而可以得到本征σ。
图4、图5、图6和图7为本申请实施例提供的电迁移测试结构的剖视图，即，图4、图5、图6和图7为图3示出的电迁移测试结构可能对应的剖视图。如图4所示，第一电连接部50用于将金属线10的第一端11连接至第一测试部20，第二电连接部60用于将金属线10的第二端12连接至第二测试部30。第一电连接部50与第一端11之间通过导电通孔70连接；第一电连接部50与第一测试部20之间通过导电通孔70连接；第二电连接部60与第二端12之间通过导电通孔70连接；第二电连接部60与第二测试部30之间通过导电通孔70连接。第三测试部40与金属线10之间通过导电通孔70连接。
在本申请的一些实施例中，金属线、第一测试部和第二测试部位于相同层，第一电连接部和第二电连接部位于相同层。从而金属线之外的电连接部分距离较短，有利于减少因金属线以外的电连接部分出现电迁移造成的误检测问题。可以举例的是，如图4和图5所示，金属线、第一测试部和第二测试部位于第n层，而第一电连接部和第二电连接部位于第n+1层，其中，第n层和第n+1层位于相邻层。还可以举例的是，如图6和图7所示，金属线、第一测试部和第二测试部位于第n+1层，而第一电连接部和第二电连接部位于第n层，其中，第n层和第n+1层位于相邻层。从而第一测试部与第一电连接部、第二测试部与第二电连接部之间可以通过导电通孔连接，从而实现可靠的电连接。金属线与第一电连接部、第二电连接部位于相邻层，可以缩短电连接部分的距离，以减少检测误差。可以理解的是，对于金属线进行电迁移测试过程中，金属线、第一测试部、第二测试部、第一电连接部和第二电连接部的位置关系并不限于此，只要能够实现金属线通过第一电连接部、第二电连接部分别与第一测试部、第二测试部的电连接即可。
在本申请的一些实施例中，金属线与第三测试部位于不同层。在优选的实施例中，金属线与第三测试部位于相邻层。可以举例的是，如图4和图6所示，金属线10位于第n+1层，而第三测试部40位于第n层，其中，第n层和第n+1层位于相邻层。又如图5和图7所示，金属线10位于第n层，而第三测试部40位于第n+1层，其中，第n层和第n+1层位于相邻层。
当金属线与第三测试部位于相邻层时，不仅可以通过导电通孔实现金属线与第三测试部之间的电连接，还能够缩短电迁移测试结构中各互连结构的距离，从而减小电迁移测试结构的空间尺寸。
仍然参考图5和图6，第三测试部40与第一电连接部50、第二电连接部60位于相同层。这里，将第三测试部设置为与第一电连接部、第二电连接部位于相同层，这样可以进一步节省电迁移测试结构占用的空间，从而能够更加方便地布置电迁移测试结构。
在本申请的一些实施例中，第一电连接部与第一端之间通过导电通孔连接；第一电连接部与第一测试部之间通过导电通孔连接；第二电连接部与第二端之间通过导电通孔连接；第二电连接部与第二测试部之间通过导电通孔连接。在本申请的优选实施例中，第一电连接部与第一测试部之间的导电通孔呈阵列排布；和/或，第二电连接部与第二测试部之间的导电通孔呈阵列排布。
仍参考图3，将用于实现第一电连接部与第一测试部之间的电连接、以及实现第二电连接部与第二测试部之间的电连接的导电通孔设置为阵列排布，这种阵列排布的导电通孔能够在电迁移测试结构占用的空间不变的前提下，更好地实现电连接。例如，当某个导电通孔出现故障时，其余的导电通孔仍然可以发挥作用，实现第一电连接部(或第二电连接部)和第一测试部(或第二测试部)之间的电连接。
在本申请的一些实施例中，电迁移测试结构还包括：环绕金属线设置的虚设金属线。这里的虚设金属线与金属线、或第一、第二、第三测试部均没有电连接关系，也就是说，虚设金属线不会对电迁移测试的结果产生影响。
本申请实施例提供的电迁移测试结构，能够利用第一测试部和第三测试部获得第一端与第三测试部之间的金属线的电阻值，利用第二测试部和第三测试部获得第二端与第三测试部之间的金属线的电阻值，从而计算得到金属线的实际横截面积，修正得到金属线的实际电流密度，进一步修正得到金属线的实际失效时间。对于同组测试样品而言，利用不同金属线之间的实际横截面积的比值，即可获得不同金属线的实际失效时间，相较于理论失效时间，通过这种方式获得的实际失效时间更趋向于金属线的实际寿命情况，从而对于判断金属线的性能及其可适用场景提供更加可靠的数据，有助于提高半导体器件的良率和可靠性。
并且，本申请实施例提供的电迁移测试结构，对于同组测试样品而言，能够基于实际横截面积对同一片晶圆上金属线的寿命(即，金属线的实际失效时间)进行归一化处理，从而能够剔除金属线的宽度的差异对于TTF分布差异化的影响，得到本征σ。
本申请实施例还提供一种电迁移测试系统，包括：如上述方案中所述的电迁移测试结构。
参考图8，图8为本申请实施例提供的电迁移测试系统的组成结构示意图。如图8所示，电迁移测试系统200包括电迁移测试结构100。
本申请实施例还提供一种存储器，包括：如上述方案中所述的电迁移测试结构。
参考图9，图9为本申请实施例提供的存储器的组成结构示意图。如图9所示，存储器300包括电迁移测试结构100。
参考图10，图10为本申请实施例提供的电迁移测试结构制造方法的流程图。如图10所示，本申请实施例还提供一种电迁移结构制造方法，所述方法包括：
S101、提供衬底；
S102、在所述衬底上形成待测件、第一测试部和第二测试部；其中，所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；
S103、在所述待测件上形成第三测试部；所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；
S104、其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。
参考图11，图11为本申请实施例提供的电迁移测试方法的流程图。如图11所示，本申请实施例还提供一种电迁移测试方法，用于对如上述方案中所述的电迁移测试结构进行电迁移测试，包括：
S111、通过所述第一测试部和所述第三测试部测量得到位于所述第一端和所述第三测试部之间的第一段待测件的电阻值；
S112、通过所述第二测试部和所述第三测试部测量得到位于所述第二端和所述第三测试部之间的第二段待测件的电阻值；
S113、通过所述第一段待测件的电阻值和所述第二段待测件的电阻值，以及所述第一段待测件的长度和所述第二段待测件的长度，获得所述待测件的横截面积。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本申请的优选实施方式，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (25)

1.一种电迁移测试结构，其特征在于，所述测试结构包括：待测件、第一测试部、第二测试部和第三测试部；其中，
所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；
所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；
其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。
2.如权利要求1所述的测试结构，其特征在于，所述待测件与所述第三测试部位于不同层。
3.如权利要求1所述的测试结构，其特征在于，所述待测件与所述第三测试部位于相邻层。
4.如权利要求2或3所述的测试结构，其特征在于，所述第三测试部与所述待测件之间通过导电通孔连接。
5.如权利要求4所述的测试结构，其特征在于，所述第三测试部与所述待测件之间通过金属通孔连接。
6.如权利要求1所述的测试结构，其特征在于，所述待测件与所述第一测试部、第二测试部位于相同层。
7.如权利要求6所述的测试结构，其特征在于，所述测试结构还包括：
与所述待测件位于不同层的第一电连接部和第二电连接部；
所述第一电连接部用于将所述待测件的第一端连接至所述第一测试部，所述第二电连接部用于将所述待测件的第二端连接至所述第二测试部。
8.如权利要求7所述的测试结构，其特征在于，
所述第一电连接部为第一焊垫；
所述第二电连接部为第二焊垫。
9.如权利要求7所述的测试结构，其特征在于，
所述第一电连接部与所述第一端之间通过导电通孔连接。
10.如权利要求7所述的测试结构，其特征在于，
所述第一电连接部与所述第一测试部之间通过导电通孔连接。
11.如权利要求7所述的测试结构，其特征在于，
所述第二电连接部与所述第二端之间通过导电通孔连接。
12.如权利要求7所述的测试结构，其特征在于，
所述第二电连接部与所述第二测试部之间通过导电通孔连接。
13.如权利要求7所述的测试结构，其特征在于，
所述第一电连接部与所述第一测试部之间的所述导电通孔呈阵列排布；和/或，
所述第二电连接部与所述第二测试部之间的所述导电通孔呈阵列排布。
14.如权利要求7所述的测试结构，其特征在于，所述第三测试部与所述第一电连接部、所述第二电连接部位于相同层。
15.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：环绕所述待测件设置的虚设待测件。
16.如权利要求1所述的测试结构，其特征在于，所述第一测试部、所述第二测试部和所述第三测试部均包括施加端和感知端，所述施加端用于给所述待测件施加第一电信号，所述感知端用于获取所述待测件的第二电信号。
17.如权利要求16所述的测试结构，其特征在于，所述施加端用于给所述待测件施加恒定电流，所述感知端用于获取所述待测件两端的电势差。
18.如权利要求16所述的测试结构，其特征在于，所述施加端用于给所述待测件施加电压，所述感知端用于获取流过所述待测件的电流。
19.如权利要求16所述的测试结构，其特征在于，
所述第一测试部包括第一施加端和第一感知端，所述第一施加端与所述第一感知端电连接；
所述第二测试部包括第二施加端和第二感知端，所述第二施加端与所述第二感知端电连接；
所述第三测试部包括第三施加端和第三感知端，所述第三施加端与所述第三感知端电连接。
20.如权利要求19所述的测试结构，其特征在于，
当通过所述第一施加端和所述第三施加端给所述待测件施加恒定电流时，所述第一测试部、所述第三测试部以及位于所述第一端和所述第三测试部之间的第一段待测件能够形成回路，以使所述第一感知端和所述第三感知端能够通过测量得到所述第一段待测件两端的电势差；和/或，
当通过所述第二施加端和所述第三施加端给待测件施加恒定电流时，所述第二测试部、所述第三测试部以及位于所述第二端与所述第三测试部之间的第二段待测件能够形成回路，以使所述第二感知端和所述第三感知端能够通过测量得到第二段待测件两端的电势差。
21.如权利要求19所述的测试结构，其特征在于，所述第一施加端和所述第一感知端位于相同层；和/或，所述第二施加端和所述第二感知端位于相同层；和/或，所述第三施加端和所述第三感知端位于相同层。
22.一种电迁移测试系统，其特征在于，包括：如权利要求1至21中任一项所述的电迁移测试结构。
23.一种存储器，其特征在于，包括：如权利要求1至21中任一项所述的电迁移测试结构。
24.一种电迁移结构制造方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成待测件、第一测试部和第二测试部；其中，所述待测件包括第一端和第二端，所述第一端与所述第一测试部电连接，所述第二端与所述第二测试部电连接；
在所述待测件上形成第三测试部；所述第三测试部与所述待测件电连接，且所述第三测试部与所述第一端之间的距离不等于所述第三测试部与所述第二端之间的距离；
其中，所述第一端与第三测试部之间的待测件的电阻值能够通过所述第一测试部和所述第三测试部获得，所述第二端与所述第三测试部之间的待测件的电阻值能够通过所述第二测试部和所述第三测试部获得。
25.一种电迁移测试方法，其特征在于，用于对如权利要求1至21中任一项所述的电迁移测试结构进行电迁移测试，包括：
通过所述第一测试部和所述第三测试部测量得到位于所述第一端和所述第三测试部之间的第一段待测件的电阻值；
通过所述第二测试部和所述第三测试部测量得到位于所述第二端和所述第三测试部之间的第二段待测件的电阻值；
通过所述第一段待测件的电阻值和所述第二段待测件的电阻值，以及所述第一段待测件的长度和所述第二段待测件的长度，获得所述待测件的横截面积。
CN202110962740.3A 2021-08-20 2021-08-20 电迁移测试结构、系统、存储器、制造方法及测试方法 Active CN113782516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110962740.3A CN113782516B (zh) 2021-08-20 2021-08-20 电迁移测试结构、系统、存储器、制造方法及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110962740.3A CN113782516B (zh) 2021-08-20 2021-08-20 电迁移测试结构、系统、存储器、制造方法及测试方法

Publications (2)

Publication Number Publication Date
CN113782516A true CN113782516A (zh) 2021-12-10
CN113782516B CN113782516B (zh) 2024-04-05

Family

ID=78838533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110962740.3A Active CN113782516B (zh) 2021-08-20 2021-08-20 电迁移测试结构、系统、存储器、制造方法及测试方法

Country Status (1)

Country Link
CN (1) CN113782516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487368A (zh) * 2023-06-25 2023-07-25 粤芯半导体技术股份有限公司 半导体结构及其测试结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448273A1 (en) * 1990-03-21 1991-09-25 AT&T Corp. Integrated circuit electromigration monitor
JPH10340902A (ja) * 1997-06-10 1998-12-22 Toshiba Corp 半導体装置
JP2001007175A (ja) * 1999-06-21 2001-01-12 Matsushita Electronics Industry Corp 金属配線のエレクトロマイグレーション評価方法及び評価装置
KR20010063430A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 금속배선 일렉트로마이그레이션 테스트패턴 및 이를 이용한 테스트 방법
US20110115508A1 (en) * 2009-11-18 2011-05-19 International Business Machines Corporation Determining critical current density for interconnect
CN107887291A (zh) * 2017-12-27 2018-04-06 中国电子产品可靠性与环境试验研究所 连接通孔的电迁移寿命时间测试装置及其测试方法
US20190162775A1 (en) * 2017-11-30 2019-05-30 International Business Machines Corporation Electromigration test structures for void localization
CN112864131A (zh) * 2021-01-27 2021-05-28 武汉新芯集成电路制造有限公司 电迁移测试结构及电迁移测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448273A1 (en) * 1990-03-21 1991-09-25 AT&T Corp. Integrated circuit electromigration monitor
JPH10340902A (ja) * 1997-06-10 1998-12-22 Toshiba Corp 半導体装置
JP2001007175A (ja) * 1999-06-21 2001-01-12 Matsushita Electronics Industry Corp 金属配線のエレクトロマイグレーション評価方法及び評価装置
KR20010063430A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 금속배선 일렉트로마이그레이션 테스트패턴 및 이를 이용한 테스트 방법
US20110115508A1 (en) * 2009-11-18 2011-05-19 International Business Machines Corporation Determining critical current density for interconnect
US20190162775A1 (en) * 2017-11-30 2019-05-30 International Business Machines Corporation Electromigration test structures for void localization
CN107887291A (zh) * 2017-12-27 2018-04-06 中国电子产品可靠性与环境试验研究所 连接通孔的电迁移寿命时间测试装置及其测试方法
CN112864131A (zh) * 2021-01-27 2021-05-28 武汉新芯集成电路制造有限公司 电迁移测试结构及电迁移测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487368A (zh) * 2023-06-25 2023-07-25 粤芯半导体技术股份有限公司 半导体结构及其测试结构

Also Published As

Publication number Publication date
CN113782516B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US20110074459A1 (en) Structure and method for semiconductor testing
US6680484B1 (en) Space efficient interconnect test multi-structure
US8323990B2 (en) Reliability test structure for multilevel interconnect
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
US6606273B1 (en) Methods and systems for flash memory tunnel oxide reliability testing
US20100109005A1 (en) Semiconductor device comprising a distributed interconnected sensor structure for die internal monitoring purposes
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
US5777486A (en) Electromigration test pattern simulating semiconductor components
US8648592B2 (en) Semiconductor device components and methods
CN113782516A (zh) 电迁移测试结构、系统、存储器、制造方法及测试方法
JP2000294730A (ja) システムｌｓｉチップ及びその製造方法
CN115132703A (zh) 半导体结构的测试结构、半导体结构和测试方法
US6037795A (en) Multiple device test layout
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
US3851245A (en) Method for determining whether holes in insulated layer of semiconductor substrate are fully open
US20040268275A1 (en) Analysis of the quality of contacts and vias in multi-metal fabrication processes of semiconductor devices, method and test chip architecture
CN201022075Y (zh) 电子迁移率测试结构
US7804317B1 (en) Test device for determining charge damage to a transistor
US7119545B2 (en) Capacitive monitors for detecting metal extrusion during electromigration
US5448179A (en) Screening of conductors and contacts on microelectronic devices
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
JP5097046B2 (ja) 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置
CN115084098A (zh) 一种测试结构及测试方法
CN112466772A (zh) 一种测试组件及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant