CN113766150A - 一种降噪方法、电路系统、电子设备及计算机可读存储介质 - Google Patents

一种降噪方法、电路系统、电子设备及计算机可读存储介质 Download PDF

Info

Publication number
CN113766150A
CN113766150A CN202111016738.3A CN202111016738A CN113766150A CN 113766150 A CN113766150 A CN 113766150A CN 202111016738 A CN202111016738 A CN 202111016738A CN 113766150 A CN113766150 A CN 113766150A
Authority
CN
China
Prior art keywords
sub
frames
circuit module
phase difference
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111016738.3A
Other languages
English (en)
Other versions
CN113766150B (zh
Inventor
施薛优
陈光毅
刘大河
徐金阁
李克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Anku Zhixin Technology Co ltd
Original Assignee
Beijing Anku Zhixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Anku Zhixin Technology Co ltd filed Critical Beijing Anku Zhixin Technology Co ltd
Priority to CN202111016738.3A priority Critical patent/CN113766150B/zh
Publication of CN113766150A publication Critical patent/CN113766150A/zh
Application granted granted Critical
Publication of CN113766150B publication Critical patent/CN113766150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/33Transforming infrared radiation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time

Abstract

本申请实施例公开了一种降噪方法、电路系统、电子设备及计算机可读存储介质,包括:将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;将融合或叠加后形成新的子帧输出。通过相位差改变了噪声的频域传递函数,从而对噪声信号产生抑制。极大地降低了图像上的噪声,使得最终输出的成像质量较高。

Description

一种降噪方法、电路系统、电子设备及计算机可读存储介质
技术领域
本申请涉及电路降噪领域,具体涉及一种降噪方法、电路系统、电子设备及计算机可读存储介质。
背景技术
在现有技术中通常会基于微测辐射热计的红外图像传感器芯片进行降噪,但在最前端的微测辐射热计的低频噪声(闪烁噪声)大,导致出现红外图像传感器噪声等效温差(NETD)大,影响信噪比,成像质量较差的技术问题。
发明内容
针对现有技术中的上述技术问题,本申请实施例提出了一种降噪方法、电路系统、电子设备及计算机可读存储介质,以解决等效温差(NETD)大,影响信噪比,成像质量差的问题。
本申请实施例的第一方面提供了一种降噪方法,包括:
将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;
各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;
将融合或叠加后形成新的子帧输出。
在一些实施例中,将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟包括:
多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同。
在一些实施例中,所述多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同包括:
多个分段积分的所述子帧之间的积分时间相同,或多个分段积分的所述子帧之间的积分时间不相同,且多个分段积分的所述子帧之间的积分总时间保持不变。
在一些实施例中,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加包括:
多个分段积分的所述子帧之间的所述相位差大小相同。
在一些实施例中,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加还包括:
所述时域延迟等效频域相位差,多个所述子帧之间在频域的幅值相等,并对各所述子帧进行矢量叠加得到新的子帧。
本申请实施例的第二方面提供了一种电路系统,包括:
模拟前端电路模块,用于将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;
积分放大电路模块,用于各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;
模数转换电路模块,用于将融合或叠加后形成新的子帧输出;
所述模拟前端电路模块、所述积分放大电路模块以及所述模数转换电路模块依次连接。
在一些实施例中,还包括:
像素电路模块,用于接收照片的红外辐射信号阵列化并转换为电信号传递给所述模拟前端电路模块上;
所述像素电路模块与所述模拟前端电路模块连接。
在一些实施例中,还包括:
内置存储电路模块,用于存储整个电路模块的读出过程或结果,所述内置存储电路模块与像素电路模块连接。
本申请实施例的第三方面提供了一种电子设备,包括:
存储器以及一个或多个处理器;
其中,所述存储器与所述一个或多个处理器通信连接,所述存储器中存储有可被所述一个或多个处理器执行的指令,所述指令被所述一个或多个处理器执行时,所述电子设备用于实现如前述各实施例所述的方法。
本申请实施例的第四方面提供了一种计算机可读存储介质,其上存储有计算机可执行指令,当所述计算机可执行指令被计算装置执行时,可用来实现如前述各实施例所述的方法。
本申请实施例,通过将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加并形成新的子帧输出,其中,相位差改变了噪声的频域传递函数,从而对噪声信号产生抑制,改变了噪声频域的传递,极大地降低了图像上的噪声,使得最终输出的成像质量较高。
附图说明
通过参考附图会更加清楚的理解本申请的特征和优点,附图是示意性的而不应理解为对本申请进行任何限制,在附图中:
图1是根据本申请的一些实施例所示的一种降噪方法流程示意图;
图2是根据本申请的一些实施例所示的一种降噪方法的积分对比图;
图3是根据本申请的一些实施例所示的一种降噪方法的积分使能信号对比图;
图4是根据本申请的一些实施例所示的一种降噪方法的子帧合成向量对比图;
图5是根据本申请的一些实施例所示的一种降噪方法的噪声传递函数对比图;
图6是根据本申请的一些实施例所示的一种电路系统图;
图7是根据本申请的一些实施例所示的一种电路系统的结构框图;
图8是根据本申请的一些实施例所示的另一种电路系统的结构框图。
具体实施方式
在下面的详细描述中,通过示例阐述了本申请的许多具体细节,以便提供对相关披露的透彻理解。然而,对于本领域的普通技术人员来讲,本申请显而易见的可以在没有这些细节的情况下实施。应当理解的是,本申请中使用“系统”、“装置”、“单元”和/或“模块”术语,是用于区分在顺序排列中不同级别的不同部件、元件、部分或组件的一种方法。然而,如果其他表达式可以实现相同的目的,这些术语可以被其他表达式替换。
应当理解的是,当设备、单元或模块被称为“在……上”、“连接到”或“耦合到”另一设备、单元或模块时,其可以直接在另一设备、单元或模块上,连接或耦合到或与其他设备、单元或模块通信,或者可以存在中间设备、单元或模块,除非上下文明确提示例外情形。例如,本申请所使用的术语“和/或”包括一个或多个相关所列条目的任何一个和所有组合。
本申请所用术语仅为了描述特定实施例,而非限制本申请范围。如本申请说明书和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的特征、整体、步骤、操作、元素和/或组件,而该类表述并不构成一个排它性的罗列,其他特征、整体、步骤、操作、元素和/或组件也可以包含在内。
参看下面的说明以及附图,本申请的这些或其他特征和特点、操作方法、结构的相关元素的功能、部分的结合以及制造的经济性可以被更好地理解,其中说明和附图形成了说明书的一部分。然而,可以清楚地理解,附图仅用作说明和描述的目的,并不意在限定本申请的保护范围。可以理解的是,附图并非按比例绘制。
本申请中使用了多种结构图用来说明根据本申请的实施例的各种变形。应当理解的是,前面或下面的结构并不是用来限定本申请。本申请的保护范围以权利要求为准。
本申请描述了一种降噪方法,如图1所示,该降噪方法包括:
步骤S10将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;
步骤S20各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;即每个子帧具有对应的相位差,且每个子帧之间的相位差可相同,也可不相同,通过在相位差上对子帧进行融合或叠加;
步骤S30将融合或叠加后形成新的子帧输出。
本申请通过相位差改变了对噪声信号产生抑制,改变了噪声频域的传递,极大地降低了图像上的噪声,使得最终输出的成像质量较高。
需要说明的是,如图2及图3所示,其中,图2a表示传统的积分方式,图2b表示本申请的积分方式,两者积分方式有明显差别,图3a表示传统的积分使能信号,图中3a,Tint表示一个积分的过程,图3b表示本申请的积分使能信号,图中3b,Tint/n表示n个积分的过程,两者积分使能也有很大差别。
在一种实施例中,如图3b所示,并与图3a作比较,将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟包括:多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同。根据本实施例图3b中所示,虽然多个子帧总的分段积分比较多,但与传统相比如图3a所示,在同一周期或者同一时长内,不同的使能信号对应不同的积分方式,不同的积分方式对应的噪声传递函数不同,传统的积分方式产生的噪声较多,而本申请的积分方式产生的噪声较少一些,因此,在总时间相同的情况下,本申请所提出的方法具有更低的噪声。
在一种实施例中,所述多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同包括:多个分段积分的所述子帧之间的积分时间相同,或多个分段积分的所述子帧之间的积分时间不相同,且多个分段积分的所述子帧之间的积分总时间保持不变。通过分割一帧产生多个子帧和产生多个子帧之间的时间间隔,这种产生的方式是由数字时序电路产生,上面描述的方法中每个子帧积分的时间相等,事实上每个子帧积分的时间也可以不相等,只需修改数字时序电路实现对应时序即可,即时序控制信号可以基于Verilog设计产生,只需改变计数器计数的时长,就可以改变积分时间的长短。
在一种实施例中,如图4所示,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加包括:多个分段积分的所述子帧之间的所述相位差大小相同。通过每个子帧之间的所述相位差相同或相接近从而使得子帧融合或叠加形成新的一帧比传统形成的一帧要小的多,因为相位差大小相同或相接近的子帧叠加有可能为0,或者说在叠加的最终过程形成两个大小相同和方向相反的子帧向量,结果为0,或是在叠加的最终过程形成两个大小相近和方向相反的子帧向量,结果是接近为0的,因此,极大的降低了噪声。当然,多个分段积分的所述子帧之间的所述相位差大小也可以不相同,但是,子帧之间的所述相位差大小相差不会太大。
需要说明的是,图4a表示传统子帧合成向量,标号13表示单位圆,标号10传统表示子帧叠加结果,标号11表示传统一帧,标号12表示传统子帧相位差ω1Tf/n,标号14表示传统1个子帧,图4b表示本申请子帧合成向量,标号21表示本申请一个子帧,标号22表示传统子帧相位差ω2Tf/n,标号20表示本申请对于特定频率,子帧叠加结果可为0,进而可知,本申请很明显地能够降低噪声。
在一种实施例中,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加还包括:所述时域延迟等效频域相位差,多个所述子帧之间在频域的幅值相等,并对各所述子帧进行矢量叠加得到新的子帧。通过子帧之间在频域的幅值相等,在加上子帧之间的所述相位差相同或相接近,从而使得多个子帧之间矢量叠加会形成一个正多边形、接近正多边形或有规律的多边形,这样会让大部分子帧矢量叠加最终为0或接近0,进而实现了降低噪声的输出。实际上,各个所述子帧彼此之间存在夹角的矢量,即夹角相当于相位差,对各所述子帧进行矢量叠加的过程就是对所有的子帧矢量求矢量和,根据矢量的求和特性以及本申请的子帧在频域的幅值近似相等,叠加出的子帧幅值结果远远小于传统的子帧幅值,对于特定子帧幅值叠加可以为0,即会对噪声产生抑制。
需要说明的是,通过利用了子帧与子帧之间的时域延迟等效的频域相位差,频域相位差的大小与噪声信号的频率有关,即噪声信号频率高,频域相位差越大,噪声信号频率低,频域相位差越小。频域相位差正比于噪声信号的频率。从而使得该频域相位差能对特定频率的噪声信号产生抑制,改变了噪声的频域传递函数,其中,可以参阅图5,而本申请中的积分方法的传递函数为:
Figure BDA0003240103800000071
其中
Figure BDA0003240103800000072
其中RintCint分别是积分的电阻和电容,Tint是积分时间,f是噪声的频率,子帧积分Tint/n时间,相邻的子帧之间存在时域延迟Tf/n,Tf为帧频时间,相位差大小为ωTf/n。
本申请通过将传统的一帧连续积分Tint的积分方式,拆成多个子帧分段积分,在利用子帧与子帧之间的时域延迟等效的频域相位差,且在芯片内部和芯片外部将各个子帧融合,融合的方式可以为直接叠加,也可以通过滤波再叠加,而频域相位差的存在,对噪声的传递函数进行调制,使得噪声传递函数在低频段产生塌陷,于是抑制了低频噪声。进一步地,图5(a)表示是传统噪声传递函数,其中的标号30表示低频段噪声增益无衰减对低频噪声无抑制,标号31是噪声截止频率高在千万赫兹级别,图5(b)表示是本身的噪声传递函数,其中的标号40表示低频段有频谱塌陷低抑制低频噪声,因此,从两个图中可以看出,本申请相比传统,更对低频段抑制低频噪声效果更好、更明显。
本申请还提供了一种电路系统,如图6所述,包括:模拟前端电路模块,用于将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;积分放大电路模块,用于各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;模数转换电路模块,用于将融合或叠加后形成新的子帧输出;所述模拟前端电路模块、所述积分放大电路模块以及所述模数转换电路模块依次连接并将图像依次输出,从而对噪声信号产生抑制,改变了噪声频域的传递,极大地降低了图像上的噪声,使得最终输出的成像质量较高。
需要理解的是,图6中的标号60表示像素电路模块,标号70模拟前端电路模块,标号80代表积分放大电路模块,标号90代表模数转换电路模块,即标号60的电路形成像素元件,标号70的电路形成模拟前端元件,标号80的电路形成积分器元件,标号90的电路形成模数转换器元件,图像依次通过像素元件、模拟前端元件、积分器元件、模数转换器元件,最终输出噪声更低的图像。
需要说明地是,模拟前端电路模块包含差分电流电路和温度补偿预放大模块,差分电流电路产生的电流流向温度补偿预放大模块,差分电流电路包括偏置电压Vfid、电压Veb、参考像素Rb以及两个偏置MOS晶体管,偏置MOS晶体管用以产生差分电流,偏置电压Vfid与电压Veb并联且分别与偏置MOS晶体管连接,参考像素Rb串联其中一个偏置MOS晶体管,两个偏置MOS晶体管与温度补偿预放大模块串联,差分电流经过温度补偿预放大模块后变成电压,从而通过上述电路,将像素阵列形成的子帧读出到积分放大电路模块上,积分放大电路模块包括积分电阻Rint、运算放大电路、复位开关RST、积分电容Cint以及基准电压Vref,其中,模拟前端电路模块与Rint串联,复位开关RST与运算放大电路并联且分别与积分电阻Rint串联,基准电压Vref与运算放大电路连接,复位开关RST与积分电容Cint并联,通过以上电路部件连接形成积分大电路,能够削弱噪音并输出到模数转换电路模块上,模数转换电路模块包括三个并联的复位电开关RST、外部接进来的一个斜坡电压Vramp、采样电容Csh、HIT电路、锁存器、低功耗高速计数器以及时钟,其中一个复位开关RST与外部接进来的一个斜坡电压Vramp串联,且三个并联的复位开关RST与HIT电路串联,HIT电路与锁存器连接,低功耗高速计数器连接锁存器,时钟连接低功耗高速计数器,即将积分电路输出的模拟电压采样至采样电容上Csh,然后转换成数字码值并输出低噪声图像。
在一种实施例中,像素电路模块,用于将形成的照片像素阵列化并将所述像素阵列化读出到所述模拟前端电路模块上;所述像素电路模块与所述模拟前端电路模块连接。像素电路模块包括微测辐射热计Rs、Vdet以及两个选通开关,电压Vdet与其中一个选通开关串联,其中一个选通开关串联与微测辐射热计Rs串联,微测辐射热计Rs串联另外一个选通开关,另外一个选通开关与模拟前端电路模块连接。像素电路模块将像素输出到模拟前端电路模块上,子像素电路模块事实上是模拟前端电路模块的一部分,在此过程,请参阅图7,步骤101需要用成像电路将像素阵列,在将像素阵列通过子像素电路模块读出,即读出到步骤102中的积分放大电路模块中,而子像素电路模块的读出帧频提高为原来的n倍,相当于将原本的一次完整Tint的积分过程,分割为n个Tint/n的子积分过程,并且每两个子过程之间的间隔为Tf/n,Tf为帧时间。另外,像素电路模块实际上是在芯片内部,即步骤101在芯片内部完成,而模拟前端电路模块和积分放大电路模块是在芯片外部,即步骤102在芯片外部完成,且芯片将模数转换后的子帧直接输出到芯片外,由芯片外上的FPGA或者ISP进行子帧合并,合并的方法可以是直接叠加,也可以再进行数字滤波,最后步骤103得到低噪声的完整图像。
在一种实施例中,还包括内置存储电路模块,内置存储电路模块,用于存储整个电路模块的读出过程或结果,所述内置存储电路模块与像素电路模块连接。在本实施例中,请参阅图8,步骤201内置存储电路模块与内置存储电路模块是组合在一起将像素阵列输出至子像素电路模块,像素电路模块读出像素阵列并输出至模拟前端电路模块,将多个子帧分段积分,然后通过积分放大电路模块,利用频域相位差将多个所述个子帧分段积分融合或叠加,最后得到步骤201低噪声的完整图像。也即内置存储电路模块、内置存储电路模块、子像素电路模块、帧频分割电路积分放大电路模块全部集中在芯片内部,从而在芯片内集成了像素级存储单元,子帧的读出结果暂存在存储单元中,当一帧内的所有子帧读出完毕,从存储单元中取出子帧的数据,在芯片内进行子帧融合及数字滤波,然后直接输出低噪声完整图像,好处是减少后端的数据传输功耗及后端的资源开销,有效抑制低频噪声,提升图像质量,而且此电路硬件生成价格低,运行简单,不需要改变模拟电路架构,不增加电容。
本申请还提供了一种电子设备,包括存储器以及一个或多个处理器;
其中,所述存储器与所述一个或多个处理器通信连接,所述存储器中存储有可被所述一个或多个处理器执行的指令,所述指令被所述一个或多个处理器执行时,所述电子设备用于实现如上述任一项所述的方法。
本申请还提供了一种计算机可读存储介质,其上存储有计算机可执行指令,当所述计算机可执行指令被计算装置执行时,可用来实现如上述任一项所述的方法。
应当理解的是,本申请的上述具体实施方式仅仅用于示例性说明或解释本申请的原理,而不构成对本申请的限制。因此,在不偏离本申请的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。此外,本申请所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种降噪方法,其特征在于,包括:
将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;
各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;
将融合或叠加后形成新的子帧输出。
2.根据权利要求1所述的降噪方法,其特征在于,将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟包括:
多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同。
3.根据权利要求1所述的降噪方法,其特征在于,所述多个分段积分的所述子帧之间的总和时长与所述连续积分的一帧时长相同包括:
多个分段积分的所述子帧之间的积分时间相同,或多个分段积分的所述子帧之间的积分时间不相同,且多个分段积分的所述子帧之间的积分总时间保持不变。
4.根据权利要求1所述的降噪方法,其特征在于,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加包括:
多个分段积分的所述子帧之间的所述相位差大小相同。
5.根据权利要求1所述的降噪方法,其特征在于,各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加还包括:
所述时域延迟等效频域相位差,多个所述子帧之间在频域的幅值相等,并对各所述子帧进行矢量叠加得到新的子帧。
6.一种电路系统,其特征在于,包括:
模拟前端电路模块,用于将至少连续积分的一帧拆分成多个可分段积分的子帧,各所述子帧之间存在各自时域延迟;
积分放大电路模块,用于各所述时域延迟在频域中产生各自相位差,将多个可分段积分的所述子帧在各自所述相位差的条件下融合或叠加;
模数转换电路模块,用于将融合或叠加后形成新的子帧输出;
所述模拟前端电路模块、所述积分放大电路模块以及所述模数转换电路模块依次连接。
7.据权利要求6所述的电路系统,其特征在于,还包括:
像素电路模块,用于接收照片的红外辐射信号阵列化并转换为电信号传递给所述模拟前端电路模块上;
所述像素电路模块与所述模拟前端电路模块连接。
8.据权利要求7所述的电路系统,其特征在于,还包括:
内置存储电路模块,用于存储整个电路模块的读出过程或结果,所述内置存储电路模块与像素电路模块连接。
9.一种电子设备,其特征在于,包括:
存储器以及一个或多个处理器;
其中,所述存储器与所述一个或多个处理器通信连接,所述存储器中存储有可被所述一个或多个处理器执行的指令,所述指令被所述一个或多个处理器执行时,所述电子设备用于实现如权利要求1-5任一项所述的方法。
10.一种计算机可读存储介质,其上存储有计算机可执行指令,当所述计算机可执行指令被计算装置执行时,可用来实现如权利要求1-5任一项所述的方法。
CN202111016738.3A 2021-08-31 2021-08-31 一种降噪方法、电路系统、电子设备及计算机可读存储介质 Active CN113766150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111016738.3A CN113766150B (zh) 2021-08-31 2021-08-31 一种降噪方法、电路系统、电子设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111016738.3A CN113766150B (zh) 2021-08-31 2021-08-31 一种降噪方法、电路系统、电子设备及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN113766150A true CN113766150A (zh) 2021-12-07
CN113766150B CN113766150B (zh) 2024-03-26

Family

ID=78792336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111016738.3A Active CN113766150B (zh) 2021-08-31 2021-08-31 一种降噪方法、电路系统、电子设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN113766150B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732947A (ja) * 1993-07-20 1995-02-03 Nissan Motor Co Ltd 能動型騒音制御装置
JP2004110001A (ja) * 2002-08-30 2004-04-08 Nippon Telegr & Teleph Corp <Ntt> 雑音抑圧方法、雑音抑圧装置、雑音抑圧プログラム
US20060187357A1 (en) * 2005-02-24 2006-08-24 Oki Electric Industry Co., Ltd. Video signal processor
US20070046278A1 (en) * 2005-08-26 2007-03-01 Step Communications Corporation, A Nevada Corporation System and method for improving time domain processed sensor signals
JP2010028576A (ja) * 2008-07-22 2010-02-04 Canon Inc 画像処理装置及びその制御方法
JP2011007870A (ja) * 2009-06-23 2011-01-13 Nippon Telegr & Teleph Corp <Ntt> 符号化方法、復号方法、符号化装置、復号装置、符号化プログラム、復号プログラム
WO2011079406A1 (en) * 2009-12-28 2011-07-07 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangement of delay calibration for ofdm system
CN102769722A (zh) * 2012-07-20 2012-11-07 上海富瀚微电子有限公司 时域与空域结合的视频降噪装置及方法
US20150116506A1 (en) * 2013-10-31 2015-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Noise simulation flow for low noise cmos image sensor design
CN105635020A (zh) * 2015-12-25 2016-06-01 浙江大华技术股份有限公司 Ofdm的采样频率偏差和载波频率偏差估计方法及装置
CN106686281A (zh) * 2016-06-28 2017-05-17 南京理工大学 融合电路板噪声抑制能力测试系统
CN107316647A (zh) * 2013-07-04 2017-11-03 华为技术有限公司 频域包络的矢量量化方法和装置
CN107707324A (zh) * 2017-08-28 2018-02-16 西安电子科技大学 一种基于相位差和最大似然估计的声信号时延估计方法
CN109246332A (zh) * 2018-08-31 2019-01-18 北京达佳互联信息技术有限公司 视频流降噪方法和装置、电子设备及存储介质
WO2019071613A1 (zh) * 2017-10-13 2019-04-18 华为技术有限公司 一种图像处理方法及装置
CN109978774A (zh) * 2017-12-27 2019-07-05 展讯通信(上海)有限公司 多帧连续等曝光图像的去噪融合方法及装置
US20190356875A1 (en) * 2018-05-21 2019-11-21 Bae Systems Information And Electronic Systems Integration Inc. Rolling subframe pulsed bias microbolometer integration

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732947A (ja) * 1993-07-20 1995-02-03 Nissan Motor Co Ltd 能動型騒音制御装置
JP2004110001A (ja) * 2002-08-30 2004-04-08 Nippon Telegr & Teleph Corp <Ntt> 雑音抑圧方法、雑音抑圧装置、雑音抑圧プログラム
US20060187357A1 (en) * 2005-02-24 2006-08-24 Oki Electric Industry Co., Ltd. Video signal processor
US20070046278A1 (en) * 2005-08-26 2007-03-01 Step Communications Corporation, A Nevada Corporation System and method for improving time domain processed sensor signals
JP2010028576A (ja) * 2008-07-22 2010-02-04 Canon Inc 画像処理装置及びその制御方法
JP2011007870A (ja) * 2009-06-23 2011-01-13 Nippon Telegr & Teleph Corp <Ntt> 符号化方法、復号方法、符号化装置、復号装置、符号化プログラム、復号プログラム
WO2011079406A1 (en) * 2009-12-28 2011-07-07 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangement of delay calibration for ofdm system
CN102769722A (zh) * 2012-07-20 2012-11-07 上海富瀚微电子有限公司 时域与空域结合的视频降噪装置及方法
CN107316647A (zh) * 2013-07-04 2017-11-03 华为技术有限公司 频域包络的矢量量化方法和装置
US20150116506A1 (en) * 2013-10-31 2015-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Noise simulation flow for low noise cmos image sensor design
CN105635020A (zh) * 2015-12-25 2016-06-01 浙江大华技术股份有限公司 Ofdm的采样频率偏差和载波频率偏差估计方法及装置
CN106686281A (zh) * 2016-06-28 2017-05-17 南京理工大学 融合电路板噪声抑制能力测试系统
CN107707324A (zh) * 2017-08-28 2018-02-16 西安电子科技大学 一种基于相位差和最大似然估计的声信号时延估计方法
WO2019071613A1 (zh) * 2017-10-13 2019-04-18 华为技术有限公司 一种图像处理方法及装置
CN109978774A (zh) * 2017-12-27 2019-07-05 展讯通信(上海)有限公司 多帧连续等曝光图像的去噪融合方法及装置
US20190356875A1 (en) * 2018-05-21 2019-11-21 Bae Systems Information And Electronic Systems Integration Inc. Rolling subframe pulsed bias microbolometer integration
CN109246332A (zh) * 2018-08-31 2019-01-18 北京达佳互联信息技术有限公司 视频流降噪方法和装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN113766150B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
JP6164846B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9894308B2 (en) Imaging apparatus, imaging system, and method of driving an imaging system
US7642846B2 (en) Apparatuses and methods for providing offset compensation for operational amplifier
US6844896B2 (en) Modification of column fixed pattern column noise in solid state image sensors
US6903670B1 (en) Circuit and method for cancellation of column pattern noise in CMOS imagers
US8310576B2 (en) Imaging system and driving method thereof with image output based on signal amplification
US20090237536A1 (en) Analog-to-digital conversion in image sensors
CN212210968U (zh) 模拟前端电路和光学指纹读出电路
US10051224B2 (en) Dual sample-and-hold circuit with resistive gain
JP4677310B2 (ja) イメージセンサの検出回路
EP2832090A1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
US8466991B2 (en) Optical black pixel cell readout systems and methods
JPWO2017179319A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
TWI497997B (zh) 影像感測器
US20210051280A1 (en) Methods and systems for increasing psrr compensation range in an image sensor
JP2016535548A (ja) 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法
WO2018135125A1 (ja) アナログ-デジタル変換器、固体撮像素子、及び、電子機器
JP2017216632A5 (zh)
Wang et al. Development and evaluation of a highly linear CMOS image sensor with a digitally assisted linearity calibration
CN105828004B (zh) 用于实施扩展范围逐次逼近模/数转换器的方法及系统
JP2006222782A (ja) 2重積分型a/d変換器、カラム処理回路、及び固体撮像装置
US20130056622A1 (en) Analog electronic circuit for processing a light signal, and corresponding processing system and method
CN113766150A (zh) 一种降噪方法、电路系统、电子设备及计算机可读存储介质
US20150036035A1 (en) Reset noise reduction for pixel readout with pseudo correlated double sampling
WO2019196089A1 (zh) 图像传感电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant