CN113764522A - 一种新型绝缘栅双极性晶体管 - Google Patents

一种新型绝缘栅双极性晶体管 Download PDF

Info

Publication number
CN113764522A
CN113764522A CN202110873522.2A CN202110873522A CN113764522A CN 113764522 A CN113764522 A CN 113764522A CN 202110873522 A CN202110873522 A CN 202110873522A CN 113764522 A CN113764522 A CN 113764522A
Authority
CN
China
Prior art keywords
emitter
base region
trench
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110873522.2A
Other languages
English (en)
Other versions
CN113764522B (zh
Inventor
何艳静
詹欣斌
袁嵩
弓小武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huapu Electronic Technology Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110873522.2A priority Critical patent/CN113764522B/zh
Publication of CN113764522A publication Critical patent/CN113764522A/zh
Application granted granted Critical
Publication of CN113764522B publication Critical patent/CN113764522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种新型绝缘栅双极性晶体管，包括：集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；N‑漂移区，位于N+缓冲区之上；表面结构，位于N‑漂移区之上，表面结构包括：两个沟槽栅极，沟槽栅极延伸至N‑漂移区；P基区以及浮空P基区，P基区位于沟槽栅极的内侧，浮空P基区位于沟槽栅极的外侧；沟槽发射极，位于P基区中；第一N+发射极以及P+发射极，位于沟槽栅极内侧；第一N+发射极和P+发射极依次交替设置在垂直于平面的z方向上；第二N+发射极，位于沟槽发射极的两侧；顶部发射极，覆盖P基区、浮空P基区、沟槽栅极、第一N+发射极和P+发射极、沟槽发射极以及第二N+发射极，且顶部发射极连接沟槽发射极。

Description

一种新型绝缘栅双极性晶体管
技术领域
本发明属于半导体技术领域，具体涉及一种新型绝缘栅双极性晶体管。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种压控型功率器件，由于IGBT结合了金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)和双极结型晶体管(BipolarJunction Transistor，BJT)的优势，同时具有了MOSFET器件开关速度快、高输入阻抗和BJT器件导通压降低和电流驱动能力强的特点，因此广泛应用于各个领域。
现有的沟槽栅IGBT器件的栅结构是由沟槽栅极和栅介质层组成的，当栅极电压高于器件阈值电压时，NMOS导通，电流由N+发射极进入N-漂移区，给宽基区PNP晶体管提供基极驱动电流，开启PNP晶体管，使器件导通；当栅极电压低于阈值电压时，NMOS关断，此时不再有电流注入N-漂移区，器件关断。随着对器件开关速度的进一步追求，窄台面技术随之得到了应用。但是台面宽度进一步降低，会使导通时空穴电流容易进入电子沟道反型区，使沟道区发生电导调制，发生了CIBL(集电极偏置感应势垒降低效应)，导致器件的跨导增大，阈值电压降低。CIBL和高跨导的组合可能会导致短路故障，因为轻微的栅极电压不稳定可能会导致集电极电流的较大变化。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种新型绝缘栅双极性晶体管。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种新型绝缘栅双极性晶体管，包括：
集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；
N-漂移区，位于所述N+缓冲区之上；
表面结构，位于所述N-漂移区之上，所述表面结构包括：两个沟槽栅极，所述沟槽栅极延伸至所述N-漂移区；
P基区以及浮空P基区，所述P基区位于所述沟槽栅极的内侧，所述浮空P基区位于所述沟槽栅极的外侧；
沟槽发射极，位于所述P基区中；
第一N+发射极以及P+发射极，位于所述沟槽栅极内侧；所述第一N+发射极和所述P+发射极依次交替设置在垂直于平面的z方向上；
第二N+发射极，位于所述沟槽发射极的两侧；
顶部发射极，覆盖所述P基区、所述浮空P基区、所述沟槽栅极、所述第一N+发射极和所述P+发射极、所述沟槽发射极以及所述第二N+发射极，且所述顶部发射极连接所述沟槽发射极。
可选的，所述P+发射极在z方向上的深度大于所述第一N+发射极在z方向上的深度。
可选的，所述第一N+发射极的厚度为0.3μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
可选的，所述第二N+发射极的厚度为0.2μm，在z方向上的深度为1μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
可选的，所述P+发射极的厚度为0.8μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3。
可选的，所述沟槽栅极还包括；栅槽、栅氧化层、栅极，所述栅氧化层用于隔离所述栅极和所述P基区。
可选的，所述栅槽的宽度为0.5μm～2μm，厚度为2.5μm。
可选的，还包括：第二氧化层，所述第二氧化层用于隔离所述沟槽发射极和所述P基区。
可选的，还包括：第三氧化层，所述第三氧化层用于隔离所述沟槽栅极、所述浮空P基区和所述顶部发射极。
可选的，所述P基区的宽度为0.1μm，厚度为1.3μm，所述P基区为高斯掺杂，表面掺杂浓度为1×1017cm-3，峰值掺杂浓度为1×1018cm-3。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的一种新型绝缘栅双极性晶体管，在P基区增加了沟槽发射极，当器件导通时，顶部发射极接低电位，空穴倾向于往低电势的方向流动，此时能够避免空穴电流在第一N+发射极下方聚集，避免闩锁效应，提高器件的可靠性。第二N+发射极为空穴电流的势垒层，空穴不能直接流入第二N+发射极。同时，第二N+发射极、P基区和N-漂移区构成了新的寄生NPN晶体管，当导通压降时，空穴在第二N+发射极下方聚集，可以看作流经一个沟道电阻。当沟道电阻产生的电压降为0.7V时，寄生NPN晶体管导通，电子电流从第二N+发射极流出，进一步增强了电子注入效应，使器件的电导调制得到进一步的加强，进而使得器件的饱和压降降低。
另外，本发明的方案中，第一N+发射极和P+发射极依次交替设置在垂直于平面的z方向上，可以有效地抑制CIBL。当空穴通过P+发射极的横向扩散进入了第一N+发射极下方的P基区，有助于维持P基区和第一N+发射极结势垒并抑制CIBL效应，同时空穴电流有一部分通过P+发射极流入顶部发射极，能够减小了流入台面的空穴电流，使得空穴和电子在窄台面区域的电导调制效应减弱。由于P+发射极没有穿透P基区，因此对器件的阈值电压和导通电压没有影响。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的一种新型绝缘栅双极性晶体管的结构示意图；
图2为图1所示的新型绝缘栅双极性晶体管在z方向上沿AB线分割的结构示意图。
具体实施方式
为了降低器件的导通压降、抑制集电极偏置感应势垒降低效应，本发明实施例提供了一种新型绝缘栅双极性晶体管，以下将结合附图对本实施例提供的方案进行详细说明。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明实施例提供了一种新型绝缘栅双极性晶体管，参见图1～图2，包括以下结构：
集电极结构，包括：自下而上依次生长形成的集电极111、P+集电极区112以及N+缓冲区113。
N-漂移区101，位于N+缓冲区113之上。
表面结构，位于N-漂移区101之上。
表面结构包括：两个沟槽栅极121，沟槽栅极121延伸至N-漂移区101。
P基区141以及浮空P基区142，P基区141位于沟槽栅极121的内侧，浮空P基区142位于沟槽栅极121的外侧。
沟槽发射极122，位于P基区142中。
第一N+发射极151以及P+发射极153，位于沟槽栅极121内侧；第一N+发射极151和P+发射极153依次交替设置在垂直于平面的z方向上。
第二N+发射极152，位于沟槽发射极122的两侧。
顶部发射极161，覆盖P基区141、浮空P基区142、沟槽栅极121、第一N+发射极151和P+发射极153、沟槽发射极122以及第二N+发射极152，且顶部发射极161连接沟槽发射极122。
其中，顶部发射极161位于表面结构之上。
本发明实施例提供的一种新型绝缘栅双极性晶体管，在P基区增加了沟槽发射极，当器件导通时，顶部发射极接低电位，空穴倾向于往低电势的方向流动，此时能够避免空穴电流在第一N+发射极下方聚集，避免闩锁效应，提高器件的可靠性。第二N+发射极区域为空穴电流的势垒层，空穴不能直接流入第二N+发射极。同时，第二N+发射极、P基区和N-漂移区构成了新的寄生NPN晶体管，当导通压降时，空穴在第二N+发射极下方聚集，可以看作流经一个沟道电阻。当沟道电阻产生的电压降为0.7V时，寄生NPN晶体管导通，电子电流从第二N+发射极流出，进一步增强了电子注入效应，使器件的电导调制得到进一步的加强，进而使得器件的饱和压降降低。
另外，本发明的方案中，第一N+发射极和P+发射极依次交替设置在垂直于N-漂移区所在平面的z方向上，可以有效地抑制集电极感应势垒降低效应(CIBL)。当空穴通过P+发射极的横向扩散进入了第一N+发射极下方的P基区，有助于维持P基区和第一N+发射极结势垒并抑制CIBL效应，同时空穴电流有一部分通过P+发射极流入顶部发射极，能够减小了流入台面的空穴电流，使得空穴和电子在窄台面区域的电导调制效应减弱。由于P+发射极没有穿透P基区，因此对器件的阈值电压和导通电压没有影响。
继续参考图1～图2。本发明实施例中，P+发射极152在z方向上的深度大于第一N+发射极151在z方向上的深度。
优选的，P+发射极152在z方向上的深度比第一N+发射极151在z方向上的深度多0.5μm。
可选的，第一N+发射极151的厚度为0.3μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3～1×1020cm-3。P+发射极153的厚度为0.8μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3。
本发明实施例中，第二N+发射极152的厚度为0.2μm，在z方向上的深度为1μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
其中，第二N+发射极152为空穴阻挡层，其掺杂浓度与第一N+发射极151相同。
本发明实施例中，沟槽栅极121还包括；栅槽、栅氧化层131、栅极121，栅氧化层131用于隔离栅极和P基区141。
本发明实施例中，栅槽的宽度为0.5μm～2μm，厚度为2.5μm。
本发明实施例中，还包括：第二氧化层132，第二氧化层132用于隔离沟槽发射极132和P基区141。
本发明实施例中，还包括：第三氧化层133，第三氧化层133用于隔离沟槽栅极121、浮空P基区142和顶部发射极161。
本发明实施例中，P基区141的宽度为0.1μm，厚度为1.3μm，P基区为高斯掺杂，表面掺杂浓度为1×1017cm-3，峰值掺杂浓度为1×1018cm-3。
本发明实施例提供的新型绝缘栅双极性晶体管是利用窄台面技术制成。
可选的，器件的台面宽度为0.1μm。
本发明实施例提供的新型绝缘栅双极性晶体管结构是建立在窄台面技术上实施的。当沟槽栅极加正电压且大于阈值电压时，与沟槽栅极接触的P基区形成反型层，构成了电子电流的通道，注入到N-漂移区，随后流出集电极。
由于窄台面技术，使得IGBT器件的开关速度和开关损耗的折衷可以接近其理论极限，但同时也带来了一系列的可靠性问题。因此本发明实施例提供的一种新型绝缘栅双极性晶体管，在P基区增加了沟槽发射极，可以有效的降低器件的闩锁效应，提高器件的可靠性。第二N+发射极区域为空穴电流的势垒层，空穴不能直接流入第二N+发射极。同时，第二N+发射极、P基区和N-漂移区构成了新的寄生NPN晶体管，进一步增强电子注入效应，降低器件的饱和压降。
另外，本发明的方案中，第一N+发射极和P+发射极依次交替设置在垂直于平面的z方向上，可以有效地抑制CIBL，进一步提高器件的可靠性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种新型绝缘栅双极性晶体管，其特征在于，包括：
集电极结构，包括：自下而上依次生长形成的集电极、P+集电极区以及N+缓冲区；
N-漂移区，位于所述N+缓冲区之上；
表面结构，位于所述N-漂移区之上，所述表面结构包括：两个沟槽栅极，所述沟槽栅极延伸至所述N-漂移区；
P基区以及浮空P基区，所述P基区位于所述沟槽栅极的内侧，所述浮空P基区位于所述沟槽栅极的外侧；
沟槽发射极，位于所述P基区中；
第一N+发射极以及P+发射极，位于所述沟槽栅极内侧；所述第一N+发射极和所述P+发射极依次交替设置在垂直于平面的z方向上；
第二N+发射极，位于所述沟槽发射极的两侧；
顶部发射极，覆盖所述P基区、所述浮空P基区、所述沟槽栅极、所述第一N+发射极和所述P+发射极、所述沟槽发射极以及所述第二N+发射极，且所述顶部发射极连接所述沟槽发射极。
2.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述P+发射极在z方向上的深度大于所述第一N+发射极在z方向上的深度。
3.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述第一N+发射极的厚度为0.3μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
4.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述第二N+发射极的厚度为0.2μm，在z方向上的深度为1μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
5.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述P+发射极的厚度为0.8μm，在z方向上的深度为0.4μm，掺杂浓度为1×1019cm-3。
6.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述沟槽栅极还包括；栅槽、栅氧化层、栅极，所述栅氧化层用于隔离所述栅极和所述P基区。
7.根据权利要求6所述的新型绝缘栅双极性晶体管，其特征在于，所述栅槽的宽度为0.5μm～2μm，厚度为2.5μm。
8.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，还包括：第二氧化层，所述第二氧化层用于隔离所述沟槽发射极和所述P基区。
9.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，还包括：第三氧化层，所述第三氧化层用于隔离所述沟槽栅极、所述浮空P基区和所述顶部发射极。
10.根据权利要求1所述的新型绝缘栅双极性晶体管，其特征在于，所述P基区的宽度为0.1μm，厚度为1.3μm，所述P基区为高斯掺杂，表面掺杂浓度为1×1017cm-3，峰值掺杂浓度为1×1018cm-3。
CN202110873522.2A 2021-07-30 2021-07-30 一种绝缘栅双极性晶体管 Active CN113764522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110873522.2A CN113764522B (zh) 2021-07-30 2021-07-30 一种绝缘栅双极性晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110873522.2A CN113764522B (zh) 2021-07-30 2021-07-30 一种绝缘栅双极性晶体管

Publications (2)

Publication Number Publication Date
CN113764522A true CN113764522A (zh) 2021-12-07
CN113764522B CN113764522B (zh) 2023-11-21

Family

ID=78788265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110873522.2A Active CN113764522B (zh) 2021-07-30 2021-07-30 一种绝缘栅双极性晶体管

Country Status (1)

Country Link
CN (1) CN113764522B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665034A (zh) * 2001-02-01 2005-09-07 三菱电机株式会社 半导体器件
US20150340480A1 (en) * 2014-05-22 2015-11-26 Renesas Electronics Corporation Semiconductor device
CN112038401A (zh) * 2019-06-04 2020-12-04 中国科学院微电子研究所 一种绝缘栅双极性晶体管结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665034A (zh) * 2001-02-01 2005-09-07 三菱电机株式会社 半导体器件
US20150340480A1 (en) * 2014-05-22 2015-11-26 Renesas Electronics Corporation Semiconductor device
CN112038401A (zh) * 2019-06-04 2020-12-04 中国科学院微电子研究所 一种绝缘栅双极性晶体管结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JINPING ZHANG ET AL: "\"Low Loss and Low EMI Noise CSTBT With Split Gate and Recessed Emitter Trench\"", 《JOURNAL OF THE ELECTRON DEVICES SOCIETY》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法

Also Published As

Publication number Publication date
CN113764522B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
KR100618775B1 (ko) 반도체 소자
WO2019205837A1 (zh) 一种载流子存储增强型超结igbt
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
US20140061720A1 (en) Semiconductor device
US5631483A (en) Power device integrated structure with low saturation voltage
JP2000228519A (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
CN108365007B (zh) 绝缘栅双极型晶体管
US20070063269A1 (en) Trench IGBT with increased short circuit capability
JP2864629B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
CN113764522B (zh) 一种绝缘栅双极性晶体管
JPH03194974A (ja) Ｍｏｓ型半導体装置
JP2015181178A (ja) 半導体装置
CN109616518B (zh) 一种mos栅控晶闸管
CN113497113A (zh) 具有超低导通电压的新型绝缘栅双极晶体管
KR100533687B1 (ko) 이중 게이트 트랜지스터
CN111933687B (zh) 具有高安全工作区的横向功率器件
JPH07111324A (ja) 絶縁ゲート型サイリスタ
US9209287B2 (en) Power semiconductor device
Chow et al. Latching in lateral insulated gate bipolar transistors
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
CN113764510B (zh) 一种低关断损耗的电子注入效应增强igbt器件
CN107017282B (zh) 一种soi-ligbt器件及其制备方法
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
KR100463028B1 (ko) 베이스 저항제어 사이리스터
WO2017193321A1 (zh) 绝缘栅双极晶体管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230918

Address after: Room 312, No. 9 Zhifeng Street, Huangpu District, Guangzhou City, Guangdong Province, 510799

Applicant after: Guangzhou Huapu Electronic Technology Co.,Ltd.

Address before: No.2, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Applicant before: XIDIAN University

GR01 Patent grant
GR01 Patent grant