CN113764028A - 一种ReRAM阻变存储器阵列测试系统 - Google Patents
一种ReRAM阻变存储器阵列测试系统 Download PDFInfo
- Publication number
- CN113764028A CN113764028A CN202110851553.8A CN202110851553A CN113764028A CN 113764028 A CN113764028 A CN 113764028A CN 202110851553 A CN202110851553 A CN 202110851553A CN 113764028 A CN113764028 A CN 113764028A
- Authority
- CN
- China
- Prior art keywords
- test
- mode
- reram
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 401
- 238000005259 measurement Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 30
- 230000001360 synchronised effect Effects 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 19
- 238000011056 performance test Methods 0.000 claims description 17
- 238000011161 development Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 7
- 239000011093 chipboard Substances 0.000 claims description 5
- 239000000725 suspension Substances 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 238000003491 array Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 239000000123 paper Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请公开了一种ReRAM阻变存储器阵列测试系统，涉及信号处理技术领域，包括：多个测试模块和系统控制模块；多个测试模块，用于与ReRAM阻变存储器阵列芯片的管脚连接，每个测试模块包括测试模块控制单元和多个测试单元，测试模块控制单元根据管脚测试指令选取相对应的测试单元进行测试；系统控制模块，用于获取用户对ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置。上述方案实现了对整个ReRAM阵列的多个CELL同时进行灵活有效的测量，解决了现有技术中大规模灵活测试的技术问题。
Description
技术领域
本申请涉及信号处理技术领域，尤其涉及一种ReRAM阻变存储器阵列测试系统。
背景技术
传统存储器flash在尺寸、功耗以及抗辐射方面的性能都遇到了瓶颈，这里，一种新型存储材料ReRAM应运而生。阻变式存储器(ReRAM)具有读写速度快、功耗低、器件尺寸小以及与CMOS工艺兼容等优点，是最有可能替代Flash的下一代非易失性存储技术之一。
由ReRAM组成的阵列芯片可以摒弃以往的冯诺伊曼架构存算分离的弊端，将存储与计算进行一体化设计，提高数据运算的时间，避免数据传输等产生的不必要消耗。这里将ReRAM材料形成的阵列统称为ReRAM存储器，将阵列的单个电阻单元称之为CELL单元。
单个CELL是以非导性材料的电阻形成的，也可以串联场效应管和二极管等等。在外加电场作用下，在高阻态和低阻态之间可以实现可逆转换。由于ReRAM的可逆转特性，对CELL的操作可以大致分为以下几种：FORM、SET、RESET、READ。其中FORM为对ReRAM增加一定时间的正向电压，使CELL电阻在一个理想可控制范围内；SET操作为对ReRAM增加较少时间的正向电压，对ReRAM进行类似于PROGRAM的操作，以存储信息；RESET操作为对ReRAM增加较少时间的反向电压，对ReRAM进行类似于ERASE的清除操作，将原有信息消除；READ操作为对ReRAM的电流值进行读取，以得到运算结果。目前应用较多的阻变存储器阵列有1T1R、1TNR(即每个cell包含一个场效应管和n个ReRAM电阻)、1D1R(即一个二极管和1个ReRAM电阻)、1S1R(即一个选通管和1个ReRAM电阻)等等，场效应管、二极管和ReRAM电阻的数量可随实际应用改变。以1T1R的ReRAM阵列为例，见图1。阻变存储器阵列管脚分为BL、SL和WL。其中SL与WL数量一致，BL可以为另外的数量。按图中例，图中圈出的CELL为SL2、WL2与BL1选通时开启的CELL。图中ReRAM阵列规模为m×n。
对单个CELL进行测试的系统，目前可以用B1500半导体器件分析仪，该仪器成本达百万，测量不灵活，接插麻烦。对整个阵列的测试系统，目前前沿的为V93K机台，该仪器成本达千万，占地面积和散热要求很高，需自主编程，无较成熟界面，速度较慢。
目前对忆阻器的研究主要是单个CELL的测试研究和忆阻器ReRAM阵列的测试研究。本文提出的系统旨在能同时对单个忆阻器CELL和忆阻器ReRAM阵列同时进行测试研究。并且可以研究忆阻器的阻变特性。这里主要指捏滞回线的测试。在双极性信号的激励下，得到的伏安特性(V-I)曲线为捏滞回线。本系统可根据测试模块发生的阶梯波形测试捏滞回线并根据测试结果得到实际数据，并将该数据与理想忆阻器公式V(t)＝M(q(t))i(t)进行拟合，根据拟合的结果计算捏滞回线波瓣面积，分析忆阻器阻变特性，当信号频率在一定值时，理想的捏滞回线示意图例，见图2。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本申请的第一个目的在于提出一种ReRAM阻变存储器阵列测试系统，以实现测试功能多样、测试灵活、测试信号速度较快、使用成本低、测试方便快捷，易于携带、有成熟并人性化的界面、速度较快，测试精度较高。
本申请的第二个目的在于提出一种基于上述测试系统进行测试的方法。
本申请的第三个目的在于提出一种多芯片测试扩展功能的切换方法。
为达上述目的，本申请第一方面实施例提出了一种ReRAM阻变存储器阵列测试系统，包括：多个测试模块和系统控制模块；其中，
多个测试模块，用于与ReRAM阻变存储器阵列芯片的管脚连接，其中，每个测试模块包括测试模块控制单元和多个测试单元，所述测试模块控制单元根据管脚测试指令选取相对应的测试单元进行测试；
系统控制模块，用于获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置。
可选的，在本申请实施例中，所述测试系统，还包括：校准模块和同步模块，其中，
校准模块，用于对所选择的测试单元的参数进行校准，使一个或多个测试模块中的参数在预设范围内；
同步模块，用于根据对需要同步信号输出的一个或多个测试模块中的测试模块控制单元进行同步信号输出配置。
可选的，在本申请实施例中，所述多个测试单元，具体包括：波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式，其中，
所述的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式的一端均通过测试模块控制单元与ReRAM阻变存储器阵列芯片的管脚连接，其另一端以异步或同步的方式与系统控制模块连接。
可选的，在本申请实施例中，所述的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式，具体包括：
波形信号模式，用于根据实际需求对所述波形信号模式中的信号进行调节，且将周期控制在nS级别；其中，所述波形信号模式中的信号包括波形信号的频率、占空比、幅值、同步或异步发送；
电压信号模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电压信号，其中，所述电压信号的范围为-15～+15V，电压精度为μV级别；
悬空外接模式，用于为所述ReRAM阻变存储器阵列芯片提供悬空外接配置，且能根据实际需求接入配置信号；
接地设置模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供接地配置，保证各个管脚之间无电位差；
电流电压测量模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电流和电压的测量，且能同时或分时对多路管脚进行电压值和电流值的测量，其中，在所述电流电压测量模式中，采取积分和电阻反馈并用的方式对所述电流电压测量模式进行自校准，电流测试精度为nA级。
可选的，在本申请实施例中，所述测试系统，还包括：用于软件开发的SDK和接口API，基于所述SDK的PC端应用软件，通过所述接口API实现对所述ReRAM芯片的测试和开发；其中，
对所述ReRAM芯片的测试，包括功能测试和性能测试，所述功能测试和所述性能测试为对所述ReRAM阻变存储器阵列芯片单cell电阻和阵列并行的FORMING、SET、RESET、READ，IV特性、保持特性和耐久性进行测试；
对所述ReRAM芯片的开发，包括用所述测试系统实现存算一体的矩阵运算的开发，其中，每个所述的测试模块均设有用于扩展的接口。
为达上述目的，本申请第二方面实施例提出了一种基于本申请的第一方面实施例所述的测试系统进行测试的方法，包括：
通过系统控制模块获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置；
当参数配置完成后，检查选择的测试单元是否含有逻辑错误的：
若选择的测试单元不包含逻辑错误的，则判断是否需要同步开启信号：
若需要同步开启信号，则对当前测试模块进行同步开启配置，在对当前测试模块进行同步开启配置之后，根据所述管脚测试指令判断是否需要进行阻变性能测试：
若需要进行阻变性能测试，将波形信号模式配置为数字波形模式；
对其他测试模块进行数值输入和配置，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果；否则，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果。
可选的，在本申请实施例中，所述根据所述管脚测试指令判断是否需要进行阻变性能测试，还包括：
若不需要进行阻变性能测试，则将波形信号模式配置为脉冲模式。
可选的，在本申请实施例中，所述多个测试单元，包括：电流电压测量模式，其中，在所述电流电压测量模式中，采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准。
可选的，在本申请实施例中，所述采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准，具体包括：
调整参考电压，其中，设置所述ReRAM阻变存储器阵列芯片一端的电压，并根据其他测试模块的电压信号对所述ReRAM阻变存储器阵列芯片另一端的电压进行设置；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行积分测试，以获得流过所述ReRAM阻变存储器阵列芯片的第一电流值；
当获得流过所述ReRAM阻变存储器阵列芯片的第一电流值之后，判断是否需要自校验：
若需要开启自校验，则通过所述第一电流值计算出所述ReRAM阻变存储器阵列芯片的第一电阻值，并将变阻器的第二电阻值调整为所述第一电阻值；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行电阻反馈测试，以获得流过所述ReRAM阻变存储器阵列芯片的第二电流值，并将所述第二电流值输出；
否则，直接输出所述第一电流值。
为达上述目的，本申请第三方面实施例提出了一种多芯片测试扩展功能的切换方法，其特征在于，包括如本申请第一方面实施例所述的测试系统，采用所述测试系统对所述ReRAM阻变存储器阵列芯片进行测试，当需要对多个所述所述ReRAM阻变存储器阵列芯片进行同时或分时测量时：
将多个所述ReRAM阻变存储器阵列芯片的芯片板以堆叠、或插接、或金手指的方式进行测试。
综上，本申请实施例的测试系统包括多个测试模块和系统控制模块；其中，多个测试模块，用于与ReRAM阻变存储器阵列芯片的管脚连接，其中，每个测试模块包括测试模块控制单元和多个测试单元，测试模块控制单元根据管脚测试指令选取相对应的测试单元进行测试；系统控制模块，用于获取用户对ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置。由此实现测试功能多样、测试灵活、测试信号速度较快、使用成本低、测试方便快捷、易于携带和测试精度较高的技术效果。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请背景技术中的1T1R的ReRAM阵列的示意图；
图2为本申请背景技术中的理想的捏滞回线示意图；
图3中a为纯电阻的ReRAM阵列示意图，b为1T1R的ReRAM阵列示意图；
图4为本申请实施例提到的寄生电流模式下的示意图；
图5为本申请实施例1所提供的第一种ReRAM阻变存储器阵列测试系统的结构示意图；
图6为实施例1中的测试模块的结构示意图；
图7为实施例1中进行SET操作时ReRAM引脚连接示意图；
图8为实施例1中进行SET操作时ReRAM引脚连接示意图；
图9为本申请实施例2所提供的第二种ReRAM阻变存储器阵列测试系统的结构示意图。
图10为实施例2中192个管脚模块相应的软件界面；
图11为实施例2对整个阵列测试后的阻值颜色显示图；
图12为本申请实施例3提供的基于实施例1和实施例2所述的测试系统进行测试的方法的流程图；
图13为实施例3中电流测量模式的电路原理图；
图14为实施例3中的电流测量模式的流程图；
图15为实施例3采取积分和电阻反馈并用的模式进行校准前后的误差对比图；
图16为实施例3中测试模块切换原理的结构示意图；
图17为实施例3中电流信号模式原理的电路示意图；
图18为实施例3中测试多个ReRAM芯片时的结构堆叠方式图；
图19为实施例3中测试模块产生的几种测试波形信号示意图；以及
图20为实施例3中测量的阻变特性曲线实例示意图。
具体实施方式
下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
为了使本领域技术人员更好的理解本申请实施例，现做以下说明：对单个CELL进行测试的系统，目前可以用B1500半导体器件分析仪，该仪器成本达百万，测量不灵活，接插麻烦。对整个阵列的测试系统，目前前沿的为V93K机台，该仪器成本达千万，占地面积和散热要求很高，需自主编程，无较成熟界面，速度较慢。
本申请实施例所涉及的测试系统测试灵活、测试信号速度较快(最快可达nS级)、使用成本低、测试方便快捷，易于携带、有成熟并人性化的界面、速度较快，测试精度较高。
ReRAM阵列示例，ReRAM有纯电阻阵列、1T1R阵列、2T2R阵列等。由图3可以看到ReRAM阵列芯片引出的管脚为S1～Sn和B1～Bn，如果1T1R还会有W1～Wn。如果2T2R还会有其他管脚等等。
通过对B1加压VB1，对S1加压VS1，即可对ReRAM阵列的CELL1单元进行操作。
如果VB1＞VS1，即为SET操作；VB1＜VS1，即为RESET操作；如果VB1≈VS1，此时测量CELL1的微小电流，即为READ操作。
ReRAM的测试与电阻类似，但又有自己独特的特点和要求。首先ReRAM两端对电压脉冲时间要求较高，要求同一时间并脉冲宽度可调，这样才能使ReRAM两端电压在可控范围内，并且不至于被进行误操作导致损坏。
纯电阻阵列在进行SET或者RESET等操作时，脉冲信号应尽可能同时操作，否则会产生不必要的寄生电流，可能会导致误操作。同理，1T1R中多了W1～Wn控制单元，该单元主要控制的是每个CELL电阻的接入开关。也是希望所有的W1～Wn能同时操作，以防止不同时开启导致的寄生电流，具体寄生电流模式如图4所示，如果是其他阵列，例如1T2R或者2T2R等也是如此。
ReRAM测试要求需要较灵活，例如：以纯电阻阵列为例，当进行电流测试时。可以B1端接电压，S1端接测试模块中的电流检测电路。其他B2～Bn，S2～Sn接地。这时即测量单个CELL的电流；还可以B1～Bn接电压，S1端接测试模块中的电流检测电路，S2～Sn接电压信号。这时可以测量的为第一横排多个CELL的电流和；还可以B1、B2端接不同电压，S1、S2端接测试模块中的电流检测电路。其他B3～Bn，S3～Sn接地。这时S1端测量的为第一横排两个CELL的电流和，S2端测量的为第二横排两个CELL的电流和。当进行电压测试时，可以将S1端接入电流信号，测量B1～Bn的电压信号；也可以S1～Sn接入不同的电流信号，测量B1～Bn的电压信号。同理，以上测试SL端和BL端也可以转置测试，例如：S1端接电压，B1端接测试模块中的电流检测电路。其他B2～Bn，S2～Sn接地。
下面参考附图描述本申请实施例的一种ReRAM阻变存储器阵列测试系统、基于上述测试系统进行测试的方法和多芯片测试扩展功能的切换方法，该方案实现ReRAM存储内容的调取可设置，卷积运算以及相应的逆运算，可以对整体芯片进行全方位的设置和测试。
实施例1
由于对整个阵列的测试系统，现有技术中通常采用V93K机台对整个阵列进行测试，但该仪器成本达千万，占地面积和散热要求很高，需自主编程，无较成熟界面，且速度较慢。
针对上述问题，本申请实施例提供了一种ReRAM阻变存储器阵列测试系统，包括多个测试模块和系统控制模块，系统控制模块和多个测试模块协同工作去控制被测设备DUT，换言之，上述测试系统主要功能为与PC机通讯获得客户测试内容，控制1～n个测试模块的测试模块控制单元。由此可实现对被测设备的测试灵活、测试信号速度较快、使用成本低、测试方便快捷，易于携带、有成熟并人性化的界面、速度较快，测试精度较高的技术效果。
图5为本申请实施例所提供的第一种ReRAM阻变存储器阵列测试系统的结构示意图。
如图5所示，本申请实施例提供的ReRAM阻变存储器阵列测试系统，包括：多个测试模块和系统控制模块；其中，
多个测试模块，用于与ReRAM阻变存储器阵列芯片的管脚连接，其中，每个测试模块包括测试模块控制单元和多个测试单元，所述测试模块控制单元根据管脚测试指令选取相对应的测试单元进行测试；
系统控制模块，用于获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置。
在本申请实施例中，ReRAM阻变存储器阵列芯片为被测设备DUT，多个测试模块可以使用SOCKET与被测设备DUT连接，除了使用SOCKET连接外，本领域技术人员也可根据实际需要选择更适合的其他接插件。
本申请实施例中的多个测试模块中的每个测试模块可以单独运行，可为芯片单路接口(本例为192个，可以灵活扩展更多的接口，不限于192路)，其中，每个单独的测试模块一端与控制单元相连接，控制单元提供接口控制、接口配置和数据传输功能；测试模块另一端与被测芯片其中一个管脚相连接，对芯片提供控制和测试功能(本例可以与Sn、Wn或者Bn相连接)。
本申请实施例中的系统控制模块可为192路或更多路测试模块提供控制支持，包括接口配置、接口控制和数据传输功能；多个测试模块可为ReRAM阻变存储器阵列芯片提供5种控制方案，以方便单独对每个引脚进行控制并完成ReRAM阻变存储器阵列芯片的FORM、SET、RESET和READ操作。测试模块控制单元主要功能为接受系统控制模块的命令，根据命令选择使用的一个或多个测试单元，并对选择的测试单元进行数值的配置，例如脉冲信号的周期、占空比、幅值；电压信号的精确电压值；电流电压测量的选择，是测量电压还是测量电流，测量范围；电流信号的电流范围(测量范围包括但不限于4档，具体挡位范围例如1nA～100nA、100nA～1μA等等)，电流大小的设置(测量范围包括但不限于4档，具体挡位范围例如1nA～100nA、100nA～1μA等等)。由此可知，多个测试模块和系统控制模块的协同作用，可以实现测试功能多样性和灵活性。
进一步地，在本申请实施例中，如图6所示，所述多个测试单元，具体包括：波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式，其中，
所述的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式的一端均通过测试模块控制单元与ReRAM阻变存储器阵列芯片的管脚连接，其另一端以异步或同步的方式与系统控制模块连接。其中，所述异步设置模块为可选配置。
具体而言，本申请实施例图6中的异步设置为可选配置模块，当被测ReRAM芯片的某些管脚需要分时分步进行控制时，将该模块配置为启用，也就是说，本申请实施例中的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式的另一端以异步的方式与系统控制模块连接；当被测ReRAM芯片的某些管脚需要同时同步进行控制时，将该模块配置为停用，本申请实施例中的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式的另一端以同步的方式与系统控制模块连接。换言之，在本申请实施例中，用户可以根据实际需求，对异步设置模块选择启用或不启用。
在本申请实施例中，测试模块控制单元还包括异步设置，如果需要每个cell内部有不同的操作，可以通过异步设置来控制测试单元的测试节奏，以达到各个测试模块的异步效果。
本申请实施例中的波形信号模式，根据实际需求，本领域技术人员可将波形信号模式设置为脉冲模式，也可将其配置为数字波形模式，上述波形信号模式用于根据实际需求对所述波形信号模式中的信号进行调节，且将周期控制在nS级别；其中，所述波形信号模式中的信号包括波形信号的频率、占空比、幅值、同步或异步发送。
具体而言，本申请实施例对波形信号的频率、占空比、幅值、同步或异步发送进行调节，且将其周期控制在nS级别；并且可以根据校准模块进行精度校准，达到各个模块之间差值很低，在芯片接受范围内。
当波形信号模式为脉冲模式时，可以为芯片管脚提供电压脉冲信号，可以控制脉冲时间的长短，单个脉冲信号模块中的信号可以随意调节，多个测试模块中的脉冲信号可以同步发生，以防止ReRAM内部产生寄生电流。例如：可以提供50nS的脉冲信号，电压从0V到9V。
本申请实施例中的电压信号模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电压信号，其中，所述电压信号的范围为-15～+15V，电压精度为μV级别，电流的范围为1nA～10mA或其他范围，例如，电压精度为10mV，可提供电流能力为50mA MAX。
本申请实施例中的悬空外接模式，用于为所述ReRAM阻变存储器阵列芯片提供悬空外接配置，且能根据实际需求接入配置信号；换言之，悬空外接模式可以为芯片管脚提供悬空外接配置，可通过专门连接器进行连接，配置信号可以由用户自行接入。
本申请实施例中的接地设置模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供接地配置，保证各个管脚之间无电位差；具体而言，该模式可以为芯片管脚提供接地配置。使相应的引脚达到共地的效果。
本申请实施例中的电流电压测量模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电流和电压的测量，且能同时或分时对多路管脚进行电压值和电流值的测量，其中，在所述电流电压测量模式中，采取积分和电阻反馈并用的方式对所述电流电压测量模式进行自校准，电流测试精度为nA级。换言之，具体而言，电流电压测量模式可以为芯片管脚提供电流和电压的测量，可同时或分时对192路或者更多的管脚进行电流电压值的测量，电流测试精度可以达到nA级。
具体而言，电流电压测量模式与ReRAM阻变存储器阵列芯片的管脚连接中，当进行SET操作时，引脚连接可以参见图7，图中为ReRAM阵列示意图，当需要对圈出CELL进行SET操作时，即对WL0、SL0和BL3进行操作，图中给出操作示例。即将选中CELL的WL0连接的测试模块选择脉冲信号，SL0连接的测试模块选中电压信号，BL3连接的测试模块选择脉冲信号。其中WL0和BL3的脉冲信号有时序要求，由系统控制模块来完成设定要求。
当进行READ操作时，ReRAM引脚连接可参见图8，图中为ReRAM阵列示意图，当需要对圈出CELL进行READ操作时，即对WL0、SL0和BL3进行操作，图中给出操作示例。即将选中CELL的WL0连接的测试模块选择脉冲信号，SL0连接的测试模块选中电流测量，BL3连接的测试模块选择电压信号。其中WL0的脉冲信号和SL0的电流测量信号有操作要求，由系统控制模块来完成设定要求。
本申请实施例中的电流信号模式可以发出电流信号，该信号可调。例：测试模块可为芯片管脚提供20nA～100mA的电流。此过程可以应用于ReRAM的反向运算，即已知输出电流，测量输入电压。
综上，基于上述的本申请实施例实现测试功能多样、测试灵活、测试信号速度较快、使用成本低、测试方便快捷、易于携带和测试精度较高的技术效果。
实施例2
图9本申请实施例2所提供的第二种ReRAM阻变存储器阵列测试系统的结构示意图。
如图9所示，本申请实施例提供的ReRAM阻变存储器阵列测试系统，与实施例2相比，本申请实施例还包括：校准模块和同步模块；其中，
校准模块，用于对所选择的测试单元的参数进行校准，使一个或多个测试模块中的参数在预设范围内。
基于实施例1的描述已知，多路测试模块的设计使得该测试系统可以与芯片管脚相连并进行测试，在并行测试中需要多个测试模块具有一致性，即各种模式的技术参数不能超过一定范围，换言之，当各种模式的技术参数超出预设范围时，ReRAM芯片的误操作较多，测试读取的环境也较差。因此，在实施例1的基础上，本申请增设了校准模块，在需要校准时，将校准模块分别与各个测试模块相连接，并根据测试系统的校准操作使各个测试模块的指标保持一致。由此，系统的内部校准大大的降低ReRAM芯片的误操作，同时提供良好的测试读取环境。
同步模块，用于根据对需要同步信号输出的一个或多个测试模块中的测试模块控制单元进行同步信号输出配置。具体而言，系统控制模块可以根据用户的测试要求，决定是否需要同步信号，如果需要同步信号，系统控制模块需要配置同步模块以达到同步信号的输出。由于忆阻器的阵列结构，read或其他操作时，如果电压差值在不安全范围内，需要SL、BL或者WL同步操作，防止阵列内部由于非同步操作引起的误操作。这里对需要的测试模块进行实时同步输出，可以极大的提高操作可靠性。
进一步地，本申请实施例的测试系统，还包括：用于软件开发的SDK和接口API，基于所述SDK的PC端应用软件，通过所述接口API实现对所述ReRAM芯片的测试和开发；其中，
对所述ReRAM芯片的测试，包括功能测试和性能测试，所述功能测试和所述性能测试为对所述ReRAM阻变存储器阵列芯片单cell电阻和阵列并行的FORMING、SET、RESET、READ，IV特性、保持特性和耐久性进行测试；
对所述ReRAM芯片的开发，包括用所述测试系统实现存算一体的矩阵运算的开发，其中，每个所述的测试模块均设有用于扩展的接口。
本申请实施例提供了大量丰富的API接口，例如connect_device()、read_array(addrs)、config(paras)、calc_array(colstart,colend,input_data)等等，不但包含操作类API，还有专门用于本系统计算以及绘图的API，这些API可以使用python、C++等应用语言调用，更好的完成用户需要的操作以及运算，这里SDK实施例见图10，图中截取了SDK工具中的一部分，系统提供了良好的SDK使用环境，可以大大的提高使用效率并减少使用者的开发时间，图11为对整个阵列的阻值颜色的显示，看起来比较直观，可以很清楚的看出来阻值大概范围。
综上，本申请实施例中校准模块的设置大大地降低了对ReRAM芯片的误操作，为测试系统提供了良好的测试读取环境；同步模块的设置能够在用户需要同步信号输出的需求时，为此提供极大操作可靠性。
实施例3
图12为基于实施例1和实施例2所描述的测试系统进行测试的方法的流程图。
如图12所示，该测试方法包括以下步骤：
通过系统控制模块获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置；
当参数配置完成后，检查选择的测试单元是否含有逻辑错误的：
若选择的测试单元不包含逻辑错误的，则判断是否需要同步开启信号：
若需要同步开启信号，则对当前测试模块进行同步开启配置，在对当前测试模块进行同步开启配置之后，根据所述管脚测试指令判断是否需要进行阻变性能测试：
若需要进行阻变性能测试，将波形信号模式配置为数字波形模式；
若不需要进行阻变性能测试，则将波形信号模式配置为脉冲模式；
对其他测试模块进行数值输入和配置，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果；否则，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果。
进一步地，本申请实施例中的多个测试单元，包括：电流电压测量模式，其中，在所述电流电压测量模式中，采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准。
本申请实施例中的采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准，具体包括：
调整参考电压，其中，设置所述ReRAM阻变存储器阵列芯片一端的电压，并根据其他测试模块的电压信号对所述ReRAM阻变存储器阵列芯片另一端的电压进行设置；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行积分测试，以获得流过所述ReRAM阻变存储器阵列芯片的第一电流值；
当获得流过所述ReRAM阻变存储器阵列芯片的第一电流值之后，判断是否需要自校验：
若需要开启自校验，则通过所述第一电流值计算出所述ReRAM阻变存储器阵列芯片的第一电阻值，并将变阻器的第二电阻值调整为所述第一电阻值；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行电阻反馈测试，以获得流过所述ReRAM阻变存储器阵列芯片的第二电流值，并将所述第二电流值输出；
否则，直接输出所述第一电流值。
具体而言，由于ReRAM的特点为，当SL端和BL端电压差值较小并且加压时间较短时，ReRAM不会产生任何阻变。所以测试模块中电流测量的基本原理是在较短时间内，给ReRAM的SL端、BL端和WL端一个较小并短时的电压差进行测量。这就要求系统针对ReRAM的特点做出一个可以短时加压并同步发生信号，还可以在短时的时间内进行测量的电路。
图13为本申请实施例中的电流测量模式的电路原理图，图中给出了电流测量的示意原理图，其中ReRAM的SL和BL为阵列中选中CELL的SL和BL，这里SL和BL可转置测试，图8中的示例即为转置后测试方法，图中，电压信号通过ReRAM的CELL单元，通过信号处理反馈，进行电流电压反馈。
图14为本申请实施例中电流测量模式的流程图，图中反馈的信号经过滤波并隔离保持，最后可在需要的时候进行数据采集。
由于电容容值误差较大并且不好进行精确测量，本申请实施例采取了积分和电阻反馈并用的模式，积分电路简单方便，但有一定误差，电阻反馈测量法反馈电阻易测量和调节，能使整个电路保持放大倍数在一定范围内，适合精确测量。所以该电流测量电路采取了两者结合的自校准模式，如图13和图14所示，具体操作过程如下：首先调整好Vref，设置ReRAM BL端的信号。通过其它测试模块中的电压信号，设置好ReRAM SL端和WL端的信号内容；接下来将S3合上，S4断开；然后通过S1和S2的异步开合，配合滤波隔离电路和数据采集电路来测量流过ReRAM的电流值，通过电流值计算出ReRAM大致的电阻值RReRAM；将S1和S4合上，S2和S3断开，将Rp调整为计算出来的RReRAM值，配合滤波隔离电路和数据采集电路来精确测量流过ReRAM的电流值。根据实施实验表明，该方法较大的提高了测量精度，使ReRAM应用单点BIT变化数值增加2～8位(即每个CELL存储数据数量)，具体实验结论见图15。
另外，本申请实施例还提供了一种多芯片测试扩展功能的切换方法，其特征在于，包括如实施例1和实施例2所描述的测试系统，采用所述测试系统对所述ReRAM阻变存储器阵列芯片进行测试，当需要对多个所述所述ReRAM阻变存储器阵列芯片进行同时或分时测量时：将多个所述ReRAM阻变存储器阵列芯片的芯片板包括但不限于以堆叠、或插接、金手指的方式进行测试。另外，在本申请实施例中，测试模块留有接口，可扩展为多芯片复用或者单独使用。系统保留一部分片选信号，可实现芯片的级联扩展，对ReRAM芯片进行并行或串行测试。
图16为本申请实施例所提供的测试模块切换原理的结构示意图。
在本申请实施例中，如图16所示，为了使整体测试灵活方便，每个测试模块都需要对几种功能进行切换。这里采选用了连接电阻较小的4选1开关和2选1程控开关各一个。后端连接在芯片管脚的位置。这里4选1开关速度较慢，但配置的模块对速度需求不敏感。所以不会影响整体响应时间。2选1开关速度快、响应快、传输电阻小，正好可以配置波形信号模块。
图17为本申请实施例中的电流信号模块原理的电路示意图。
在本申请实施例中，如图17所示，电流模块为电压->电流调节电路，首先设置好Vref值，通过调节RP1和RP2的比例，EN信号来调整输出电压(即A点电压)。RP3可调节电流大小，电流由IENE控制，通过M8和M9；通过控制IENA～IEND产生需要的电流大小。所有的测试模块中电流信号中的Vref使用同一个Vref。
另外，在实际使用时，当需要同时测量多个芯片时，如果芯片有共用引脚，可以采取多个模块设置并堆叠的方式，例如192个管脚的ReRAM芯片，需要同时测量n个芯片，其中单个ReRAM芯片中100个管脚的配置是相同的，92个管脚是不同的，那么92个管脚的配置需要个性配置。
图18为本申请实施例中测试多个ReRAM芯片时的结构堆叠方式。
针对上述例子，可以使用100+92×n个测试模块，并引出到转接板上，这时，可以设计n块芯片板，使用如图18所示的结构堆叠进行测试，其中，具体92路个性配置每块芯片板上可以使用单独的配置进行ID码设置等。
图19具体说明了测试模块产生的几种测试波形信号，其中脉冲信号的脉宽、周期、脉冲数量、脉冲幅值等等均为可配置内容。双极信号的周期、幅值、时间、单节长度也为可配置内容。
图20为测量的阻变特性曲线实例，通过本文系统的测试可以得出图中V-I特性曲线，对V-I曲线进行分析，可以得出阻变存储器阵列的批次材料的阻变特性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种ReRAM阻变存储器阵列测试系统，其特征在于，包括：多个测试模块和系统控制模块；其中，
多个测试模块，用于与ReRAM阻变存储器阵列芯片的管脚连接，其中，每个测试模块包括测试模块控制单元和多个测试单元，所述测试模块控制单元根据管脚测试指令选取相对应的测试单元进行测试；
系统控制模块，用于获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置。
2.如权利要求1所述的测试系统，其特征在于，所述测试系统，还包括：校准模块和同步模块，其中，
校准模块，用于对所选择的测试单元的参数进行校准，使一个或多个测试模块中的参数在预设范围内；
同步模块，用于根据对需要同步信号输出的一个或多个测试模块中的测试模块控制单元进行同步信号输出配置。
3.如权利要求1或2所述的测试系统，其特征在于，所述多个测试单元，具体包括：波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式，其中，
所述的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式的一端均通过测试模块控制单元与ReRAM阻变存储器阵列芯片的管脚连接，其另一端以异步或同步的方式与系统控制模块连接。
4.如权利要求3所述的测试系统，其特征在于，所述的波形信号模式、电压信号模式、悬空外接模式、接地设置模式、电流电压测量模式和电流信号模式，具体包括：
波形信号模式，用于根据实际需求对所述波形信号模式中的信号进行调节，且将周期控制在nS级别；其中，所述波形信号模式中的信号包括波形信号的频率、占空比、幅值、同步或异步发送；
电压信号模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电压信号，其中，所述电压信号的范围为-15～+15V，电压精度为μV级别；
悬空外接模式，用于为所述ReRAM阻变存储器阵列芯片提供悬空外接配置，且能根据实际需求接入配置信号；
接地设置模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供接地配置，保证各个管脚之间无电位差；
电流电压测量模式，用于为所述ReRAM阻变存储器阵列芯片的管脚提供电流和电压的测量，且能同时或分时对多路管脚进行电压值和电流值的测量，其中，在所述电流电压测量模式中，采取积分和电阻反馈并用的方式对所述电流电压测量模式进行自校准，电流测试精度为nA级。
5.如权利要求1所述的测试系统，其特征在于，所述测试系统，还包括：用于软件开发的SDK和接口API，基于所述SDK的PC端应用软件，通过所述接口API实现对所述ReRAM芯片的测试和开发；其中，
对所述ReRAM芯片的测试，包括功能测试和性能测试，所述功能测试和所述性能测试为对所述ReRAM阻变存储器阵列芯片单cell电阻和阵列并行的FORMING、SET、RESET、READ，IV特性、保持特性和耐久性进行测试；
对所述ReRAM芯片的开发，包括用所述测试系统实现存算一体的矩阵运算的开发，其中，每个所述的测试模块均设有用于扩展的接口。
6.一种基于权利要求1至5任一所述的测试系统进行测试的方法，其特征在于，包括：
通过系统控制模块获取用户对所述ReRAM阻变存储器阵列芯片发出的管脚测试指令，根据所述管脚测试指令确定与其对应的一个或多个测试模块，根据管脚测试指令中的测试内容选择相应测试模块中的一个或多个测试单元，并通过测试模块控制单元对选择的测试单元进行参数配置；
当参数配置完成后，检查选择的测试单元是否含有逻辑错误的：
若选择的测试单元不包含逻辑错误的，则判断是否需要同步开启信号：
若需要同步开启信号，则对当前测试模块进行同步开启配置，在对当前测试模块进行同步开启配置之后，根据所述管脚测试指令判断是否需要进行阻变性能测试：
若需要进行阻变性能测试，将波形信号模式配置为数字波形模式；
对其他测试模块进行数值输入和配置，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果；否则，根据所述管脚测试指令对所述ReRAM阻变存储器阵列芯片进行测试，并输出测试结果。
7.如权利要求书6所述的方法，其特征在于：所述根据所述管脚测试指令判断是否需要进行阻变性能测试，还包括：
若不需要进行阻变性能测试，则将波形信号模式配置为脉冲模式。
8.如权利要求6或7所述的方法，其特征在于，所述多个测试单元，包括：电流电压测量模式，其中，在所述电流电压测量模式中，采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准。
9.如权利要求8所述的方法，其特征在于，所述采取积分测试和电阻反馈测试并用的方式对所述电流电压测量模式进行自校准，具体包括：
调整参考电压，其中，设置所述ReRAM阻变存储器阵列芯片一端的电压，并根据其他测试模块的电压信号对所述ReRAM阻变存储器阵列芯片另一端的电压进行设置；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行积分测试，以获得流过所述ReRAM阻变存储器阵列芯片的第一电流值；
当获得流过所述ReRAM阻变存储器阵列芯片的第一电流值之后，判断是否需要自校验：
若需要开启自校验，则通过所述第一电流值计算出所述ReRAM阻变存储器阵列芯片的第一电阻值，并将变阻器的第二电阻值调整为所述第一电阻值；
通过开关的异步开合、滤波隔离电路和数据采集电路，对所述ReRAM阻变存储器阵列芯片进行电阻反馈测试，以获得流过所述ReRAM阻变存储器阵列芯片的第二电流值，并将所述第二电流值输出；
否则，直接输出所述第一电流值。
10.一种多芯片测试扩展功能的切换方法，其特征在于，包括如权利要求1-5任一所述的测试系统，采用所述测试系统对所述ReRAM阻变存储器阵列芯片进行测试，当需要对多个所述所述ReRAM阻变存储器阵列芯片进行同时或分时测量时：
将多个所述ReRAM阻变存储器阵列芯片的芯片板以堆叠、或插接、或金手指的方式进行测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110851553.8A CN113764028B (zh) | 2021-07-27 | 2021-07-27 | 一种ReRAM阻变存储器阵列测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110851553.8A CN113764028B (zh) | 2021-07-27 | 2021-07-27 | 一种ReRAM阻变存储器阵列测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764028A true CN113764028A (zh) | 2021-12-07 |
| CN113764028B CN113764028B (zh) | 2023-06-02 |
Family
ID=78787971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110851553.8A Active CN113764028B (zh) | 2021-07-27 | 2021-07-27 | 一种ReRAM阻变存储器阵列测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764028B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11703905B1 (en) | 2022-04-26 | 2023-07-18 | Changxin Memory Technologies, Inc. | Clock generation circuit, equidistant four-phase signal generation method, and memory |
| WO2023206657A1 (zh) * | 2022-04-26 | 2023-11-02 | 长鑫存储技术有限公司 | 测试电路、测试方法及存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0547682A2 (en) * | 1991-12-18 | 1993-06-23 | International Business Machines Corporation | Memory testing system with algorithmic test data generation |
| CN102354537A (zh) * | 2011-07-06 | 2012-02-15 | 华中科技大学 | 一种相变存储器芯片测试方法及其系统 |
| CN103390432A (zh) * | 2012-05-08 | 2013-11-13 | 三星电子株式会社 | 用于测试电阻型存储器的结构、系统和方法 |
| CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
-
2021
- 2021-07-27 CN CN202110851553.8A patent/CN113764028B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0547682A2 (en) * | 1991-12-18 | 1993-06-23 | International Business Machines Corporation | Memory testing system with algorithmic test data generation |
| CN102354537A (zh) * | 2011-07-06 | 2012-02-15 | 华中科技大学 | 一种相变存储器芯片测试方法及其系统 |
| CN103390432A (zh) * | 2012-05-08 | 2013-11-13 | 三星电子株式会社 | 用于测试电阻型存储器的结构、系统和方法 |
| CN103698654A (zh) * | 2013-12-28 | 2014-04-02 | 珠海全志科技股份有限公司 | 芯片管脚的开路短路测试装置及测试方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11703905B1 (en) | 2022-04-26 | 2023-07-18 | Changxin Memory Technologies, Inc. | Clock generation circuit, equidistant four-phase signal generation method, and memory |
| WO2023206657A1 (zh) * | 2022-04-26 | 2023-11-02 | 长鑫存储技术有限公司 | 测试电路、测试方法及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764028B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105931664B (zh) | 用于读取和编程1-r阻变元件阵列的方法 | |
| KR102060308B1 (ko) | 비휘발성 메모리 어레이 로직 | |
| CN113764028B (zh) | 一种ReRAM阻变存储器阵列测试系统 | |
| CN110036444B (zh) | 自适应存储器单元写入条件 | |
| US7961538B2 (en) | Methods for determining resistance of phase change memory elements | |
| US20170229175A1 (en) | Memory Systems and Memory Programming Methods | |
| US11238928B2 (en) | Read-write circuit and read-write method of memristor | |
| CN102354537A (zh) | 一种相变存储器芯片测试方法及其系统 | |
| US20070050170A1 (en) | Device characteristics measuring system | |
| US20080198674A1 (en) | Method of testing an integrated circuit, method of determining defect resistivity changing cells, testing device, and computer program adapted to perform a method for testing an integrated circuit | |
| US9524776B2 (en) | Forming method for variable-resistance nonvolatile memory element | |
| WO2016068911A1 (en) | Resistive memory device | |
| US11417412B1 (en) | Cell trace circuit for measuring I-V property of memory cell | |
| EP3340640B1 (en) | Resistive telemetry system and method | |
| CN117198378A (zh) | 一种基于fpga的存储器阵列测试系统 | |
| CN105823938A (zh) | 一种检测输出板卡状态的方法 | |
| US11211940B2 (en) | Pinstrap detection circuit | |
| KR102067115B1 (ko) | Ots의 오작동을 방지하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 매핑 동작 방법 | |
| CN106328196B (zh) | 电阻式存储器装置的写入方法 | |
| Kaya et al. | Design of an FPGA-based RRAM parameter measurement platform | |
| CN115267338A (zh) | 一种实现忆阻器电导线性调节的系统和方法 | |
| TWI588504B (zh) | 自動測試通道配置裝置及其控制方法 | |
| CN115656634A (zh) | 驱动电阻的确定方法及装置、测试机和存储介质 | |
| Schwehr et al. | Electrical Characterization of VLSI (Very Large Scale Integration) Memories. | |
| Wyban et al. | Testing high brightness LEDs accurately and cost-effectively in a production environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |