CN113760802A - 片上终端电路及存储器设备 - Google Patents

Abstract

本发明提供了一种片上终端电路及存储器设备，片上终端电路包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。本发明的优点在于，随着所述信号输入端的电压的变化，所述片上终端电路的电阻始终维持在一数值范围内，所述片上终端电路的电阻稳定性高，进而提高存储器设备的信号完整性。

Description

片上终端电路及存储器设备

技术领域

本发明涉及存储器领域，尤其涉及一种片上终端电路及存储器设备。

背景技术

存储器设备由于其容量和操作速度的增大而使信号完整性劣化。例如，随着存储器设备的操作速度的增大，存储器控制器连接到存储器设备的通道所传输数据的带宽可能增大，这会降低信号质量。因此，使用片上终端(ODT，On Die Termination)电路来降低信号噪声，防止信号在电路上形成反射。

对于存储器来说，信号完整性至关重要。因此，随着存储器运行速度的提升，对片上终端电路的要求变得非常严格。例如，根据LPDDR4规范，当焊盘电压在VDDQ的10％到50％之间时，片上终端电路的电阻必须位于特定区域内。

然而，现有的片上终端电路的电阻不稳定，不能满足需求。

发明内容

本发明所要解决的技术问题是，提供一种片上终端电路及存储器设备，其能够使片上终端电路的电阻维持稳定，以提高存储器设备信号完整性。

为了解决上述问题，本发明提供了一种片上终端电路，其包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。

进一步，所述第一晶体管工作在饱和区，所述第一晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而减小，或随所述信号输入端的电压的减小而增加。

进一步，所述第二晶体管工作在线性区，所述第二晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而增加，或随所述信号输入端的电压的减小而减小。

进一步，所述第二晶体管的控制端与电源电压电连接。

进一步，所述第二晶体管的控制端通过传输门与所述电源电压电连接。

进一步，所述片上终端电路还包括：反相器，具有输入端及输出端，所述输入端与所述信号输入端电连接；第三晶体管，具有控制端、第一端及第二端，所述控制端与所述反相器的所述输出端电连接，所述第一端与所述第二晶体管的控制端电连接，所述第二端与所述接地端电连接。

进一步，所述第一晶体管的第二端及所述第二晶体管的第二端通过使能单元与所述接地端电连接，所述使能单元根据控制信号而接通或断开，以控制所述第二端与所述接地端的接通及断开。

进一步，所述使能单元为NMOS晶体管。

本发明还提供一种存储器设备，其包括片上终端电路，所述片上终端电路包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。

进一步，所述第一晶体管工作在饱和区，所述第一晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而减小，或随所述信号输入端的电压的减小而增加。

进一步，所述第二晶体管工作在线性区，所述第二晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而增加，或随所述信号输入端的电压的减小而减小。

进一步，所述第二晶体管的控制端与电源电压电连接。

进一步，所述第二晶体管的控制端通过传输门与所述电源电压电连接。

进一步，所述片上终端电路还包括：反相器，具有输入端及输出端，所述输入端与所述信号输入端电连接；第三晶体管，具有控制端、第一端及第二端，所述控制端与所述反相器的所述输出端电连接，所述第一端与所述第二晶体管的控制端电连接，所述第二端与所述接地端电连接。

进一步，所述第一晶体管的第二端及所述第二晶体管的第二端通过使能单元与所述接地端电连接，所述使能单元根据控制信号而接通或断开，以控制所述第二端与所述接地端的接通及断开。

进一步，所述使能单元为NMOS晶体管。

本发明的优点在于，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反，则不论所述信号输入端的电压变大或者变小，所述第一晶体管与所述第二晶体管的电阻变化均互补，从而能够使所述片上终端电路的电阻始终在一预设数值范围内，所述片上终端电路的电阻稳定性高，进而提高存储器设备的信号完整性。

附图说明

图1是本发明片上终端电路的第一具体实施例的电路图；

图2是本发明片上终端电路的第二具体实施例的电路图。

具体实施方式

下面结合附图对本发明提供的片上终端电路及存储器设备的具体实施例做详细说明。

通常对于高速芯片来说，为了保证信号传输完整性，会要求接口处片上终端电阻值在一较小范围内波动。例如，根据LPDDR4规范，要求数据(DQ)焊盘电压在电源电压(VDDQ)的10％到50％之间时，片上终端电路的电阻必须位于特定区域内，即当DQ焊盘电压在VDDQ的10％到50％之间变化时，片上终端电路的电阻需要维持稳定，从而能够提高存储器设备的信号完整性。对于如DDR5、LPDDR5等速度更快或带宽更大的芯片来说，可能对片上终端电路的要求更高。然而对于现有的片上终端电路，片上终端电路的电阻受外界因素影响较大(如受焊盘电压的影响)，稳定性不够，不能满足需求。

因此，本发明的一具体实施例提供一种片上终端电路，当DQ焊盘电压变化时(例如在一具体实施例中，DQ焊盘电压在VDDQ的10％到50％之间变化时)，片上终端电路的电阻维持稳定，从而提高存储器设备的信号完整性。

图1是本发明片上终端电路的第一具体实施例的电路图。请参阅图1，本发明片上终端电路包括信号输入端10、接地端11、第一晶体管M1及第二晶体管M2。

所述信号输入端10用于接收输入信号，例如DQ焊盘上的电压信号。

所述第一晶体管M1包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端10电连接，所述第二端与所述接地端11电连接。在本具体实施例中，所述第一晶体管M1为NMOS晶体管，其第一端为漏极端，第二端为源极端。在本发明其他具体实施例中，所述第一晶体管M1也可为PMOS晶体管，其第一端为漏极端，第二端为源极端。

所述第二晶体管M2包括控制端、第一端及第二端，所述第一端与所述信号输入端10电连接，所述第二端与所述接地端11电连接。在本具体实施例中，所述第二晶体管M2为NMOS晶体管，其第一端为漏极端，第二端为源极端。在本发明其他具体实施例中，所述第二晶体管M2也可为PMOS晶体管，其第一端为漏极端，第二端为源极端。

可以理解的是，在本发明的一些具体实施例中，所述第一晶体管M1与所述第二晶体管M2的晶体管类型相同，例如，两者均为NMOS晶体管，或者两者均为PMOS晶体管。

其中，随着所述信号输入端10的电压的变化，所述第一晶体管M1的电阻的变化趋势与所述第二晶体管M2的电阻的变化趋势相反。具体地说，在所述信号输入端10的电压的相同的变化趋势下，若所述第一晶体管M1的电阻呈减小趋势，则所述第二晶体管M2的电阻呈增大趋势；若所述第一晶体管M1的电阻呈增大趋势，则所述第二晶体管M2的电阻呈减小趋势。

进一步，所述第一晶体管M1的控制端、第一端均与所述信号输入端10电连接，即所述第一晶体管M1的控制端与第一端短接，则所述第一晶体管M1工作在饱和区。所述第一晶体管M1的电阻的变化趋势与所述信号输入端10的电压的变化趋势相反。即所述第一晶体管M1的电阻随所述信号输入端10的电压的增加而减小，或所述第一晶体管M1的电阻随所述信号输入端10的电压的减小而增加。

进一步，所述第二晶体管M2工作在线性区。所述第二晶体管M2的电阻的变化趋势与所述信号输入端10的电压的变化趋势相同。即所述第二晶体管M2的电阻随所述信号输入端10的电压的增加而增加，或所述第二晶体管M2的电阻随所述信号输入端10的电压的减小而减小。

进一步，所述第二晶体管M2的控制端与电源电压VDDQ电连接，所述电源电压VDDQ驱动所述第二晶体管M2的开启。由于所述电源电压VDDQ基本维持稳定，因此，所述第二晶体管M2的电阻的变化趋势仅与所述信号输入端10的电压的变化趋势相关。

在本具体实施例中，所述第二晶体管M2的控制端通过传输门TG与所述电源电压VDDQ电连接。所述传输门TG的通断控制所述第二晶体管M2的控制端与所述电源电压VDDQ是否电连接，并提高电连接的稳定性。

在本发明其他具体实施例中，所述第二晶体管M2的控制端也可通过其他开关单元，例如NMOS晶体管或者PMOS晶体管，与所述电源电压VDDQ电连接。所述开关单元导通，则所述第二晶体管M2的控制端与所述电源电压VDDQ电连接，所述开关单元断开，则所述第二晶体管M2的控制端与所述电源电压VDDQ断开连接。

在本具体实施例中，所述第一晶体管M1的电阻的变化趋势与所述信号输入端10的电压的变化趋势相反，所述第二晶体管M2的电阻的变化趋势与所述信号输入端10的电压的变化趋势相同，而可以理解的是，在本发明其他具体实施例中，也可以为，所述第一晶体管M1的电阻的变化趋势与所述信号输入端10的电压的变化趋势相同，所述第二晶体管M2的电阻的变化趋势与所述信号输入端10的电压的变化趋势相反，以满足随着所述信号输入端10的电压的变化，所述第一晶体管M1的电阻的变化趋势与所述第二晶体管M2的电阻的变化趋势相反的要求。

进一步，在本具体实施例中，所述第一晶体管M1的第二端及所述第二晶体管M2的第二端并非是直接与所述接地端11电连接，而是通过使能单元M4与所述接地端11电连接。所述使能单元M4根据控制信号而接通或断开，以控制所述第一晶体管M1的第二端及第二晶体管M2的第二端与所述接地端11的接通及断开。

可选地，所述使能单元M4为NMOS晶体管，所述NMOS晶体管的控制端与控制模块电连接，所述NMOS晶体管的漏极端与所述第一晶体管M1的第二端及第二晶体管M2的第二端电连接，所述NMOS晶体管的源极端与所述接地端11电连接。所述NMOS晶体管的控制端根据控制模块发出的控制信号EN而驱动所述NMOS晶体管的接通或断开，进而控制所述第一晶体管M1的第二端及第二晶体管M2的第二端与所述接地端11的接通及断开。在本发明其他具体实施例中，所述使能单元M4也可为PMOS晶体管，所述PMOS晶体管的控制端根据控制模块发出的控制信号EN而驱动所述PMOS晶体管的接通或断开，进而控制所述第一晶体管M1的第二端及第二晶体管M2的第二端与所述接地端11的接通及断开。

在本发明中，随着所述信号输入端10的电压的变化，所述第一晶体管M1的电阻的变化趋势与所述第二晶体管M2的电阻的变化趋势相反，则不论所述信号输入端10的电压变大或者变小，所述第一晶体管M1与所述第二晶体管M2的电阻变化均互补，从而能够使所述第一晶体管M1与所述第二晶体管M2的电阻变化近似抵消，所述片上终端电路的电阻始终维持在一预设数值范围内，所述片上终端电路的电阻稳定性高，进而提高存储器设备的信号完整性。

在实施本发明第一具体实施例时，发明人发现，所述片上终端电路的电阻在某些情况下会出现不在预设数值范围内的情况。经研究，发明人发现，出现该种状况的原因在于，随着所述信号输入端10的电压的变化，所述第二晶体管M2的电阻变化幅度大于第一晶体管M1的电阻变化幅度，这使得第一晶体管M1的电阻的变化不能抵消第二晶体管M2的电阻的变化，从而使得片上终端电路的电阻增大或者减小，并未维持在预设数值范围内。

为了解决上述问题，本发明第二具体实施例提供一种片上终端电路，其能够减缓所述第二晶体管M2的电阻的变化趋势，所述第二晶体管M2的电阻变化幅度减小，以使所述片上终端电路的电阻维持在预设数值范围内。图2是本发明片上终端电路的第二具体实施例的电路图。请参阅图2，所述第二具体实施例与第一具体实施例的区别在于，在第二具体实施例中，所述第二晶体管M2的控制端不仅与电压电压VDDQ连接，还通过反相器12及第三晶体管M3与信号输出端10连接。所述信号输出端10及所述电源电压VDDQ共同控制所述第二晶体管M2的控制端。具体说明如下：

所述片上终端电路包括反相器12及第三晶体管M3。

所述反相器12具有输入端及输出端。所述输入端与所述信号输入端10电连接，所述输出端与所述第三晶体管M3的控制端电连接。

所述第三晶体管M3具有控制端、第一端及第二端。所述控制端与所述反相器12的所述输出端电连接，所述第一端与所述第二晶体管M2的控制端电连接，所述第二端与所述接地端11电连接。所述信号输入端10的电压的变化趋势经所述反相器12及所述第三晶体管M3而传递至所述第二晶体管M2的控制端，因此，所述第二晶体管M2的控制端的电压随所述信号输入端10的电压的变化而呈相同的变化趋势。

在本第二具体实施例中，所述第二晶体管M2的电阻的变化趋势与所述第二晶体管M2的控制端的电压的变化趋势相反，与信号输入端10的电压的变化趋势相同，因此，能够减缓所述第二晶体管M2的电阻的变化趋势，减小所述第二晶体管M2的电阻的变化幅度，使所述第二晶体管M2的电阻变化与第一晶体管M1的电阻变化幅度趋于相等，以使所述第一晶体管M1的电阻的变化能够近似抵消所述第二晶体管M2的电阻的变化，从而使得片上终端电路的电阻维持在预设数值范围内。

举例说明，若所述信号输入端10的电压的变化趋势为减小，则所述信号输入端10的电压经所述反相器12及所述第三晶体管M3而传递至所述第二晶体管M2的控制端后，所述第二晶体管M2的控制端的电压的变化趋势为减小，所述第二晶体管M2的电阻的变化趋势为增大。而由于所述信号传输端10与所述第二晶体管M2的第一端电连接，所述第二晶体管M2的第一端的电压与所述信号输入端10的电压的变化趋势相同，即所述第二晶体管M2的第一端的电压的变化趋势也为减小。在所述第二晶体管M2的控制端与第一端的电压变化趋势的协同作用下，所述第二晶体管M2的电阻的变化趋势既与所述信号输入端10的电压的变化趋势相同，其变化幅度又相较于第一具体实施例有减小，所述第二晶体管M2的电阻变化与第一晶体管M1的电阻变化幅度趋于相等，以使所述第一晶体管M1的电阻的变化能够近似抵消所述第二晶体管M2的电阻的变化，使得从而使片上终端电路的电阻维持在预设数值范围内。

举例说明，若所述信号输入端10的电压的变化趋势为增大，则所述信号输入端10的电压经所述反相器12及所述第三晶体管M3而传递至所述第二晶体管M2的控制端后，所述第二晶体管M2的控制端的电压的变化趋势为增大，所述第二晶体管M2的电阻的变化趋势为减小。而由于所述信号传输端10与所述第二晶体管M2的第一端电连接，所述第二晶体管M2的第一端的电压与所述信号输入端10的电压的变化趋势相同，即所述第二晶体管M2的第一端的电压的变化趋势也为增大。则所述第二晶体管M2的控制端与第一端的电压变化趋势协同作用，使得所述第二晶体管M2的电阻的变化趋势既与所述信号输入端10的电压的变化趋势相同，其变化幅度又相较于第一具体实施例有减小，所述第二晶体管M2的电阻变化与第一晶体管M1的电阻变化幅度趋于相等，以使所述第一晶体管M1的电阻的变化能够近似抵消所述第二晶体管M2的电阻的变化，使得从而使片上终端电路的电阻维持在预设数值范围内。

在本具体实施例中，所述第三晶体管M3为NMOS管，而在本发明其他具体实施例中，所述第三晶体管M3也可为PMOS管。可以理解的是，在本发明一些具体实施例中，所述第三晶体管M3与所述第二晶体管M2为同种类型晶体管，例如，两者均为NMOS晶体管，或者两者均为PMOS晶体管。

上述仅为本具体实施例列举的一种减缓所述第二晶体管M2的电阻的变化趋势的方法。可以理解的是，能够实现该目的的其他方法也可行，本发明对此并不进行限定。

本发明还提供一种存储器设备。所述存储器设备包括上述的片上终端电路。所述片上终端电路的电阻随信号输入端的电压的变化而基本维持在预设数值内，所述片上终端电路的电阻稳定性高，使得本发明存储器设备具有较高的信号完整性，大大提高了所述存储器设备的存储性能。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种片上终端电路，其特征在于，包括：

信号输入端；

接地端；

第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；

第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。

2.根据权利要求1所述的片上终端电路，其特征在于，所述第一晶体管工作在饱和区，所述第一晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而减小，或随所述信号输入端的电压的减小而增加。

3.根据权利要求1所述的片上终端电路，其特征在于，所述第二晶体管工作在线性区，所述第二晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而增加，或随所述信号输入端的电压的减小而减小。

4.根据权利要求3所述的片上终端电路，其特征在于，所述第二晶体管的控制端与电源电压电连接。

5.根据权利要求4所述的片上终端电路，其特征在于，所述第二晶体管的控制端通过传输门与所述电源电压电连接。

6.根据权利要求4所述的片上终端电路，其特征在于，所述片上终端电路还包括：

反相器，具有输入端及输出端，所述输入端与所述信号输入端电连接；

第三晶体管，具有控制端、第一端及第二端，所述控制端与所述反相器的所述输出端电连接，所述第一端与所述第二晶体管的控制端电连接，所述第二端与所述接地端电连接。

7.根据权利要求1所述的片上终端电路，其特征在于，所述第一晶体管的第二端及所述第二晶体管的第二端通过使能单元与所述接地端电连接，所述使能单元根据控制信号而接通或断开，以控制所述第二端与所述接地端的接通及断开。

8.根据权利要求7所述的片上终端电路，其特征在于，所述使能单元为NMOS晶体管。

9.一种存储器设备，其特征在于，包括片上终端电路，所述片上终端电路包括：

信号输入端；

接地端；

第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；

第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。

10.根据权利要求9所述的存储器设备，其特征在于，所述第一晶体管工作在饱和区，所述第一晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而减小，或随所述信号输入端的电压的减小而增加。

11.根据权利要求9所述的存储器设备，其特征在于，所述第二晶体管工作在线性区，所述第二晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而增加，或随所述信号输入端的电压的减小而减小。

12.根据权利要求11所述的存储器设备，其特征在于，所述第二晶体管的控制端与电源电压电连接。

13.根据权利要求12所述的存储器设备，其特征在于，所述第二晶体管的控制端通过传输门与所述电源电压电连接。

14.根据权利要求12所述的存储器设备，其特征在于，所述片上终端电路还包括：

反相器，具有输入端及输出端，所述输入端与所述信号输入端电连接；

第三晶体管，具有控制端、第一端及第二端，所述控制端与所述反相器的所述输出端电连接，所述第一端与所述第二晶体管的控制端电连接，所述第二端与所述接地端电连接。

15.根据权利要求9所述的存储器设备，其特征在于，所述第一晶体管的第二端及所述第二晶体管的第二端通过使能单元与所述接地端电连接，所述使能单元根据控制信号而接通或断开，以控制所述第二端与所述接地端的接通及断开。

16.根据权利要求15所述的存储器设备，其特征在于，所述使能单元为NMOS晶体管。

Images