CN113746457A - 时钟补偿电路 - Google Patents

时钟补偿电路 Download PDF

Info

Publication number
CN113746457A
CN113746457A CN202110062320.XA CN202110062320A CN113746457A CN 113746457 A CN113746457 A CN 113746457A CN 202110062320 A CN202110062320 A CN 202110062320A CN 113746457 A CN113746457 A CN 113746457A
Authority
CN
China
Prior art keywords
signal
phase difference
clock
signals
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110062320.XA
Other languages
English (en)
Inventor
洪基汶
黄奎栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113746457A publication Critical patent/CN113746457A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits

Abstract

时钟补偿电路包括：延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；以及比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号。时钟补偿电路还包括：相位误差控制电路，其被配置为根据多个第二时钟信号中的任意一个和多个相位差检测信号来产生用于控制延迟电路、电压转换电路和比较电路的多个控制信号。

Description

时钟补偿电路
相关申请的交叉引用
本申请要求于2020年5月29日向韩国知识产权局提交的申请号为10-2020- 0065009的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例通常可以涉及半导体电路，并且更具体地，涉及时钟补偿电路。
背景技术
近年来，随着存储系统的技术发展，需要高速数据处理，以及因此针对半导体存储器件也需要高的数据传输速率。
为了满足从外部系统串行输入的数据的高数据传输速率或数据高带宽，在半导体存储器件内应用了预取方案。
半导体存储器件将从外部输入的数据并行化并将要输出到外部的数据串行化。
预取是锁存从外部串行输入的数据并使串行输入的数据并行化的操作，并且半导体存储器件必须利用具有不同相位的时钟信号(例如，多相时钟信号)以进行这种操作。
存储系统以及高运行接口类型(high-operation interface type)的数据处理系统使用多相时钟信号。
随着时钟信号的频率增大，可能导致多相时钟信号之间的相位误差，以及因此，使用其中出现误差的多相时钟信号的半导体存储器件的性能(诸如运行速度)可能会劣化。
发明内容
本公开的一些实施例针对一种能够补偿相位误差的时钟补偿电路。
在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为根据多个第二时钟信号中的任意一个和多个相位差检测信号来产生用于控制延迟电路、电压转换电路和比较电路的多个控制信号。
在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为根据电压转换控制信号而将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为在利用参考电压选择信号来调整参考电压的电平的同时，监测多个相位差检测信号的变化，并且调整延迟控制信号的值，从而根据监测结果来补偿多个第二时钟信号的相位误差。
在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；相位差脉冲发生电路，其被配置为将与多个第二时钟信号之间的相位差相对应的脉冲输出为多个相位差脉冲；电压转换电路，其被配置为根据电压转换控制信号而将多个相位差脉冲转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为在利用参考电压选择信号来调整参考电压的电平的同时，监测多个相位差检测信号的变化，并且调整所述延迟控制信号的值，从而根据监测结果来补偿多个第二时钟信号的相位误差。
在下面更详细地描述这些和其他特征、方面以及实施例。
附图说明
通过以下结合附图的详细描述，将更加清楚地理解本公开的主题的上述和其他方面、特征和优点，其中：
图1是示出本公开的实施例的时钟补偿电路的配置的示图；
图2是示出图1的时钟发生电路的配置的示图；
图3是示出图1的延迟电路的配置的示图；
图4是示出图1的电压转换电路的配置的示图；
图5是示出图1的参考电压发生电路的配置的示图；
图6是示出图1的相位误差控制电路的配置的示图；
图7是示出图6的控制信号发生电路的配置的示图；
图8是示出根据本公开的实施例的时钟补偿电路的操作方法的示例的时序图；
图9和图10是用于描述根据本公开实施例的时钟补偿电路的相位误差补偿方法的示图；
图11是示出根据本公开的实施例的时钟补偿电路的操作方法的另一示例的时序图；
图12是示出根据本公开的另一实施例的时钟补偿电路的配置的示图；
图13是示出图12的相位差脉冲发生电路的配置的示图；
图14是示出图12的电压转换电路的配置的示图；
图15和图16是用于描述根据本公开的另一实施例的时钟补偿电路的相位误差补偿方法的示图。
具体实施方式
参考附图详细描述了本公开的各种实施例。附图是各种实施例(和中间结构)的示意性图示。这样，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文中所示的特定配置和形状，而是可以包括不偏离如所附权利要求书中所限定的本公开的精神和范围的、在配置和形状方面的偏差。
本文中参考本公开的理想实施例的截面图和/或平面图来描述本公开。然而，本公开的实施例不应被解释为对本公开进行限制。尽管示出并描述了本公开的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本公开的原理和精神的情况下对这些实施例做出改变。
在下文中，本公开的实施例仅仅是补偿作为多相时钟信号的四相时钟信号的相位差的时钟补偿电路的配置示例，但是时钟补偿电路的配置不限于此并且可以根据多相时钟信号的数量以及电路设计方案等而改变。
图1是示出根据实施例的时钟补偿电路的配置的示图。
参考图1，时钟补偿电路100可以包括延迟电路120、电压转换电路150、比较电路160、参考电压发生电路180和相位误差控制电路190。
延迟电路120可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE延迟根据延迟控制信号D<1:4><0:N>而调整的第一延迟时间来产生多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB。
电压转换电路150可以根据电压转换控制信号CHGENB而将多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差转换为电压，并且将所转换的电压输出为第一相位差电压至第四相位差电压V1、V2、V3和V4。
比较电路160可以通过将第一相位差电压V1至第四相位差电压V4与参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>。
比较电路160可以包括第一比较器161至第四比较器164。
第一比较器161可以通过将第一相位差电压V1与参考电压VREF进行比较来产生第一相位差检测信号O<1>。
第二比较器162可以通过将第二相位差电压V2与参考电压VREF进行比较来产生第二相位差检测信号O<2>。
第三比较器163可以通过将第三相位差电压V3与参考电压VREF进行比较来产生第三相位差检测信号O<3>。
第四比较器164可以通过将第四相位差电压V4与参考电压VREF进行比较来产生第四相位差检测信号O<4>。
参考电压发生电路180可以产生多个电压电平，根据参考电压选择信号SELVREF来选择多个电压电平中的任意一个，以及将所选择的电压电平输出为参考电压VREF。
相位误差控制电路190可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的任意一个(例如，第二时钟信号ICLK)和第一相位差检测信号至第四相位差检测信号O<1:4>来产生多个控制信号。
多个控制信号可以包括参考电压选择信号SELVREF、电压转换控制信号CHGENB和延迟控制信号D<1:4><0:N>。
相位误差控制电路190可以根据使能信号EN而被激活，以执行产生多个控制信号的操作。
使能信号EN可以从外部设备(例如，半导体器件，其包括时钟补偿电路100以及被配置为控制该半导体器件的存储器控制器等)提供。
外部设备可以根据包括半导体器件的加电、半导体器件的模式寄存器输入以及特定的命令(例如，自刷新退出命令)等的各种操作条件来可选择地将使能信号EN激活。
相位误差控制电路190可以在调整参考电压VREF的电平的同时监测多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位误差，并可以调整多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的延迟时间，从而根据监测结果来补偿相位误差。
相位误差控制电路190可以在利用参考电压选择信号SELVREF来调整参考电压VREF的电平时监测第一相位差检测信号至第四相位差检测信号O<1:4>的变化，并可以调整延迟控制信号D<1:4><0:N>的值，从而根据监测结果来补偿多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的相位误差。
参考图1，时钟补偿电路100还可以包括时钟发生电路110。
时钟发生电路110可以利用外部时钟信号WCK和WCKB来产生多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE。
外部时钟信号WCK和WCKB可以从外部设备(例如，半导体器件，其包括时钟补偿电路100以及被配置为控制该半导体器件的存储器控制器等)提供。
图2是示出图1的时钟发生电路110的配置的示图。
参考图2，时钟发生电路110可以包括第一缓冲器111、分频器112和第二缓冲器113。
第一缓冲器111可以对差分的外部时钟信号WCK和WCKB进行缓冲并输出缓冲的结果。
分频器112可以通过接收第一缓冲器111的输出来产生多相信号。
第二缓冲器113可以对分频器112的输出进行缓冲，并且可以将缓冲的结果输出为多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE。
图3是示出图1的延迟电路120的配置的示图。
参考图3，延迟电路120可以通过根据第一延迟控制信号至第四延迟控制信号D<1:4><0:N>而将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE独立地延迟来产生多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB。
延迟电路120可以包括第一延迟单元121至第四延迟单元124。
第一延迟单元121可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE中的一个(例如，第一时钟信号ICLKPRE)延迟根据第一延迟控制信号D1<0:N>而变化的延迟时间来输出多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的一个(例如，第二时钟信号ICLK)。
第一延迟单元121可以包括第一反相器121-1和第二反相器121-2以及多个可变电容器121-3。
第一反相器121-1可以将第一时钟信号ICLKPRE反相并且输出反相的结果。
第二反相器121-2可以将第一反相器121-1的输出反相并且将反相的结果输出为第二时钟信号ICLK。
多个可变电容器121-3可以并联耦接在第一反相器121-1的输出节点与接地端子之间。
多个可变电容器121-3可以将第一反相器121-1的输出节点的电压电平变化延迟与根据第一延迟控制信号D1<0:N>而变化的电容相对应的时间。
多个可变电容器121-3中的每一个可以包括与第一反相器121-1的输出节点耦接的开关以及耦接在该开关与接地端子之间的电容器。
包括在多个可变电容器121-3中的开关可以根据第一延迟控制信号D1<0:N>中的比特位而被控制。
第二延迟单元122可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKPRE中的一个(例如，第一时钟信号QCLKPRE)延迟根据第二延迟控制信号D2<0:N>而变化的延迟时间来输出多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的一个(例如，第二时钟信号QCLK)。
第三延迟单元123可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE中的一个(例如，第一时钟信号ICLKBPRE)延迟根据第三延迟控制信号D3<0:N>而变化的延迟时间来输出多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的一个(例如，第二时钟信号ICLKB)。
第四延迟单元124可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE中的一个(例如，第一时钟信号QCLKBPRE)延迟根据第四延迟控制信号D4<0:N>而变化的延迟时间来输出多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的一个(例如，第二时钟信号QCLKB)。
第二延迟单元122至第四延迟单元124可以具有与第一延迟单元121相同的配置。
图3中的延迟电路120的配置仅是示例性的，并且构成延迟电路120的延迟单元的数量以及每个延迟单元的电路配置可以根据时钟的数量以及电路设计方案等而改变。
第一延迟单元控制信号至第四延迟单元控制信号D<1:4><0:N>可以被用作延迟控制信号D<1:4><0:N>。
图4是示出图1的电压转换电路150的配置的示图。
参考图4，电压转换电路150可以包括第一电荷泵151至第四电荷泵154。
第一电荷泵151可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的两个第二时钟信号(例如，ICLK和QCLK)的相位差和电压转换控制信号CHGENB来执行电荷泵浦操作(charge pumping operation)，并将经由电荷泵浦操作充电的电压电平输出为第一相位差电压V1。
第一电荷泵151可以包括电流源151-1、第一晶体管151-2至第三晶体管151-4、电容器151-5和反相器151-6。
反相器151-6可以将第二时钟信号ICLK反相并且输出反相的结果。
第一晶体管151-2的源极可以耦接到电流源151-1，并且第一晶体管151-2的栅极可以接收反相器151-6的输出。
第二晶体管151-3的源极可以耦接到第一晶体管151-2的漏极，并且第二晶体管151-3的栅极可以接收第二时钟信号QCLK。
第三晶体管151-4的漏极可以耦接到第二晶体管151-3的漏极，第三晶体管151-4的栅极可以接收电压转换控制信号CHGENB，并且第三晶体管151-4的源极可以耦接到接地端子。
电容器151-5可以耦接到与第二晶体管151-3和第三晶体管151-4耦接的节点以及接地端子。
在电容器151-5中的充电电压可以被输出为第一相位差电压V1。
第二电荷泵152可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的两个第二时钟信号(例如，QCLK和ICLKB)的相位差和电压转换控制信号CHGENB来执行电荷泵浦操作，并将通过电荷泵浦操作充电的电压电平输出为第二相位差电压V2。
第三电荷泵153可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的两个第二时钟信号(例如，ICLKB和QCLKB)的相位差和电压转换控制信号CHGENB来执行电荷泵浦操作，并将通过电荷泵浦操作充电的电压电平输出为第三相位差电压V3。
第四电荷泵154可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的两个第二时钟信号(例如，QCLKB和ICLK)的相位差和电压转换控制信号CHGENB来执行电荷泵浦操作，并将通过电荷泵浦操作充电的电压电平输出为第四相位差电压V4。
第二电荷泵152至第四电荷泵154可以具有与第一电荷泵151相同的配置。
图5是示出图1的参考电压发生电路180的配置的示图。
参考图5，参考电压发生电路180可以包括分压器180-1和多路复用器180-2。
分压器180-1可以对电源端子的电压电平进行分压以产生多个电压电平。
分压器180-1可以包括多个电阻器，所述多个电阻器耦接在电源端子与接地端子之间。
可以通过与所述多个电阻器耦接的节点来产生多个电压电平。
多路复用器180-2可以根据参考电压选择信号SELVREF而选择在分压器180-1中产生的多个电压电平中的一个，并且将所选择的电压电平输出为参考电压VREF。
图6是示出图1的相位误差控制电路190的配置的示图。
参考图6，相位误差控制电路190可以包括第一求和器191至第四求和器194、计数电路195和控制信号发生电路196。
第一求和器191可以响应于参考电压选择信号SELVREF而顺序地储存根据不同电平的参考电压VREF所检测到的第一相位差检测信号O<1>的值，并可以通过将所储存的值相加来产生第一和信号SUM1。
第一求和器191可以包括解复用器191-1、第一锁存器191-2至第四锁存器191-5和加法器191-6。
解复用器191-1可以响应于参考电压选择信号SELVREF而将第一相位差检测信号O<1>储存在第一锁存器191-2至第四锁存器191-5中的选定的锁存器中。
加法器191-6可以通过将储存在第一锁存器191-2至第四锁存器191-5中的值相加来产生第一和信号SUM1。
第二求和器192可以响应于参考电压选择信号SELVREF而顺序地储存根据具有不同电平的参考电压VREF所检测到的第二相位差检测信号O<2>的值，并可以通过将所储存的值相加来产生第二和信号SUM2。
第三求和器193可以响应于参考电压选择信号SELVREF而顺序地储存根据具有不同电平的参考电压VREF所检测到的第三相位差检测信号O<3>的值，并可以通过将所储存的值相加来产生第三和信号SUM3。
第四求和器194可以响应于参考电压选择信号SELVREF而顺序地储存根据具有不同电平的参考电压VREF所检测到的第四相位差检测信号O<4>的值，并可以通过将所储存的值相加来产生第四和信号SUM4。第二求和器192至第四求和器194可以具有与第一求和器191相同的配置。
计数电路195可以通过响应于循环开始信号(loop start signal)LPST而对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的一个(例如，第二时钟信号ICLK)进行计数来产生计数信号CNT。
计数电路195可以包括触发器195-1和计数器195-2。
触发器195-1可以响应于第二时钟信号ICLK而锁存循环开始信号LPST并将其输出。
计数器195-2可以响应于循环开始信号LPST而对第二时钟信号ICLK进行计数，以及可以将计数的结果输出为计数信号CNT。
触发器195-1和计数器195-2的输出可以根据复位信号RST而被复位。
控制信号发生电路196可以响应于使能信号EN、计数信号CNT和第一和信号SUM1至第四和信号SUM4来产生延迟控制信号D<1:4><0:N>、循环开始信号LPST、参考电压选择信号SELVREF、电压转换控制信号CHGENB和复位信号RST。
图7是示出图6的控制信号发生电路196的配置的示图。
参考图7，控制信号发生电路196可以包括解码逻辑电路196-1、储存逻辑电路196-2和控制逻辑电路196-3。
解码逻辑电路196-1可以通过对计数信号CNT进行解码来产生解码信号DEC。
解码信号DEC可以包括用于各种操作定时的信息。
储存逻辑电路196-2可以根据储存控制信号SV来储存第一和信号SUM1至第四和信号SUM4。
储存逻辑电路196-2可以包括多个寄存器，所述多个寄存器被配置为储存第一和信号SUM1至第四和信号SUM4。
控制逻辑电路196-3可以通过根据使能信号EN而判断相位误差是否为可补偿的来产生循环开始信号LPST。
控制逻辑电路196-3可以根据延迟控制信号D<1:4><0:N>的值来判断相位误差是否为可补偿的。
例如，当延迟控制信号D<1:4><0:N>的值在使能信号EN被激活的定时处不是最大值时，相位误差是可补偿的，因此循环开始信号LPST可以被激活。
当延迟控制信号D<1:4><0:N>的值在使能信号EN被激活的定时处为最大值时，相位误差不能再调整并且循环开始信号LPST可以保持在去激活状态。
控制逻辑电路196-3可以在不判断相位误差是否为可补偿的情况下产生循环开始信号LPST。例如，控制逻辑电路196-3可以通过根据使能信号EN而将延迟控制信号D<1:4><0:N>初始化来将相位误差转换为可补偿状态，并且将循环开始信号LPST激活。
解码信号DEC可以包括用于各种操作定时的信息。因此，控制逻辑电路196-3可以根据解码信号DEC来识别各种操作定时，并可以产生参考电压选择信号SELVREF、电压转换控制信号CHGENB、储存控制信号SV和复位信号RST以匹配各种操作定时。
各种操作定时可以包括参考电压电平调整定时、电压转换定时、第一和信号SUM1至第四和信号SUM4的储存定时以及计数信号CNT的复位定时。
控制逻辑电路196-3可以根据储存在储存逻辑电路196-2中的第一和信号SUM1至第四和信号SUM4来调整延迟控制信号D<1:4><0:N>的值。
控制逻辑电路196-3可以通过将第一和信号SUM1至第四和信号SUM4的值彼此进行比较来检测第一和信号SUM1至第四和信号SUM4的值中的最小值，并可以产生延迟控制信号D<1:4><0:N>，其用于将多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的相位独立地调整与以下值相对应的时间：从第一和信号SUM1至第四和信号SUM4的值中减去最小值。
当检测到的最小值等于或小于内部参考值时，控制逻辑电路196-3可以将延迟控制信号D<1:4><0:N>的值固定为当前值，从而不执行对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的相位调整。
例如，在初始参考值被设定为‘1’的情况下，当检测到的最小值大于‘1’时，控制逻辑电路196-3可以通过调整延迟控制信号D<1:4><0:N>的值而对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB执行相位调整，而当检测到的最小值等于或小于‘1’时，控制逻辑电路196-3可以通过将延迟控制信号D<1:4><0:N>的值固定为当前值而不对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB执行相位调整。
在初始参考值被设定为‘0’的情况下，当检测到的最小值大于‘1’时，控制逻辑电路196-3可以通过调整延迟控制信号D<1:4><0:N>的值而对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB执行相位调整。
初始参考值可以通过测试模式以及模式寄存器组(MRS)等来调整。
图8是示出根据一个实施例的时钟补偿电路的操作方法的示例的时序图，并且图9和图10是用于描述根据一个实施例的时钟补偿电路的相位误差补偿方法的示图。
下面将参考图8描述根据实施例的时钟补偿电路的操作方法的示例。
参考图8，使能信号EN被激活为高电平，并且当相位误差可补偿时，循环开始信号LPST可以被激活为高电平。
随着循环开始信号LPST被激活，第二时钟信号ICLK可以被计数并且计数信号CNT的值可以顺序地增大。
在由计数信号CNT确定的持续时间期间，例如，在当计数信号CNT的值为1至4时的持续时间期间，电压转换控制信号CHGENB可以被激活为低电平。
在电压转换控制信号CHGENB的激活持续时间期间，可以执行充电操作CHARGING，该充电操作通过对与多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差相对应的电压进行充电来产生第一相位差电压V1至第四相位差电压V4。
可以在确定的持续时间(例如，当计数信号CNT的值是5至6时的持续时间)期间执行第一储存操作SAVE1，该第一储存操作通过将第一相位差电压V1至第四相位差电压V4与被确定为第一电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>并储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
可以在确定的持续时间(例如，当计数信号CNT的值是7至8时的持续时间)期间执行第二储存操作SAVE2，该第二储存操作将参考电压VREF的电平调整为第二电平，通过将第一相位差电压V1至第四相位差电压V4与被调整为第二电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>，并储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
可以在确定的持续时间(例如，当计数信号CNT的值是9至10时的持续时间)期间执行第三储存操作SAVE3，该第三储存操作将参考电压VREF的电平调整为第三电平，通过将第一相位差电压V1至第四相位差电压V4与被调整为第三电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>，并储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
可以在确定的持续时间(例如，当计数信号CNT的值是11至12时的持续时间)期间执行第四储存操作SAVE4，该第四储存操作将参考电压VREF的电平调整为第四电平，通过将第一相位差电压V1至第四相位差电压V4与被调整为第四电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>，并储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
可以在确定的持续时间(例如，当计数信号CNT的值是13时的持续时间)期间执行求和操作SUM，该求和操作通过将经由第一储存操作SAVE1至第四储存操作SAVE4所储存的第一相位差检测信号至第四相位差检测信号O<1:4>的值相加来产生第一和信号SUM1至第四和信号SUM4。
可以在确定的持续时间(例如，当计数信号CNT的值是14至15时的持续时间)期间执行比较与调整操作CMP&ADJ，该比较与调整操作通过将第一和信号SUM1至第四和信号SUM4的值彼此进行比较来执行相位调整。
在执行了比较与调整操作CMP&ADJ操作之后，可以通过复位信号RST将计数信号CNT的值初始化。
该系列操作过程可以重复地执行，直到多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差变为在目标值之内。
下面将参考图9和图10描述根据一个实施例的时钟补偿电路的相位误差补偿方法。
首先，将参考图9描述在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差与目标值相匹配的理想情况下的时钟补偿电路的操作。
参考图9，在参考电压VREF具有第一电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第二电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第三电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。在参考电压VREF具有第四电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。
将针对参考电压VREF的电平的第一相位差检测信号O<1>的值相加而得到的第一和信号SUM1的值、将针对参考电压VREF的电平的第二相位差检测信号O<2>的值相加而得到的第二和信号SUM2的值、将针对参考电压VREF的电平的第三相位差检测信号O<3>的值相加而得到的第三和信号SUM3的值以及将针对参考电压VREF的电平的第四相位差检测信号O<4>的值相加所得到的第四和信号SUM4的值的全部都等于‘2’。
因为第一和信号SUM1至第四和信号SUM4的值的最小值为‘2’，所以从第一和信号SUM1至第四和信号SUM4的值中减去‘2’的值变为‘0’。
从第一和信号SUM1至第四和信号SUM4的值中减去作为最小值的‘2’的值为‘0’的含义可以代表不需要进行相位调整。
因此，图7中的控制逻辑电路196-3可以不执行对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的相位调整操作ADJ。
接下来，将参考图10描述在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差偏离目标值并且存在相位误差的情况下的时钟补偿电路的操作。
参考图10，在参考电压VREF具有第一电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第二电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1000’。在参考电压VREF具有第三电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1011’。在参考电压VREF具有第四电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。
将针对参考电压VREF的电平的第一相位差检测信号O<1>的值相加而得到的第一和信号SUM1的值为‘3’，将针对参考电压VREF的电平的第二相位差检测信号O<2>的值相加而得到的第二和信号SUM2的值为‘1’，将针对参考电压VREF的电平的第三相位差检测信号O<3>的值相加而得到的第三和信号SUM3的值为‘2’，并且将针对参考电压VREF的电平的第四相位差检测信号O<4>的值相加而得到的第四和信号SUM4的值为‘2’。
因为第一和信号SUM1至第四和信号SUM4的值的最小值为‘1’，所以从第一和信号SUM1至第四和信号SUM4的值中减去‘1’的值为‘2、0、1、1’。
图7中的控制逻辑电路196-3可以对延迟控制信号D<1:4><0:N>的值进行调整，从而针对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB以‘2、0、1、1’执行相位调整。
图11是示出根据一个实施例的时钟补偿电路的操作方法的另一示例的时序图。
参考图11，使能信号EN被激活为高电平，并且当相位误差可补偿时，循环开始信号LPST可以被激活为高电平。
随着循环开始信号LPST被激活，第二时钟信号ICLK可以被计数并且计数信号CNT的值可以被顺序地增大。
在由计数信号CNT确定的持续时间期间，例如，在当计数信号CNT的值是1至4时的持续时间期间，电压转换控制信号CHGENB可以被激活为低电平。
在电压转换控制信号CHGENB的激活持续时间期间，可以执行充电操作CHARGING，该充电操作通过对与多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差相对应的电压进行充电来产生第一相位差电压V1至第四相位差电压V4。
在充电操作CHARGING完成之后，可以在当计数信号CNT的值变为5时的定时处将电压转换控制信号CHGENB去激活为高电平。
可以在确定的持续时间(例如，当计数信号CNT的值是5至6时的持续时间)期间执行第一储存操作SAVE1，该第一储存操作通过将第一相位差电压V1至第四相位差电压V4与被确定为第一电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>，并储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
在第一储存操作SAVE1完成之后，可以在当计数信号CNT的值变为7时的定时处将参考电压VREF的电平调整为第二电平，并且可以在确定的持续时间(例如，当计数信号CNT的值是7至10时的持续时间)期间将电压转换控制信号CHGENB再次激活为低电平。
在当电压转换控制信号CHGENB被激活时的持续时间期间，可以再次执行充电操作CHARGING。
可以在确定的持续时间(例如，当计数信号CNT的值是13至16时的持续时间)期间执行第二储存操作SAVE2，该第二储存操作通过将第一相位差电压V1至第四相位差电压V4与被确定为第二电平的参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>，并且储存所产生的第一相位差检测信号至第四相位差检测信号O<1:4>。
可以通过重复上述方法来执行充电操作CHARGING、第三储存操作SAVE3、充电操作CHARGING和第四储存操作SAVE4。
可以在确定的持续时间(例如，当计数信号CNT的值是25时的持续时间)期间执行求和操作SUM，该求和操作通过将经由第一储存操作SAVE1至第四储存操作SAVE4所储存的第一相位差检测信号至第四相位差检测信号O<1:4>的值相加来产生第一和信号SUM1至第四和信号SUM4。
可以在确定的持续时间(例如，在计数信号CNT的值是26至27时的持续时间)期间执行比较与调整操作CMP&ADJ，该比较与调整操作通过将第一和信号SUM1至第四和信号SUM4彼此进行比较来执行相位调整。
在执行了比较与调整操作CMP&ADJ操作之后，可以通过复位信号RST将计数信号CNT的值初始化。
该系列操作过程可以重复地执行，直到多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差变为在目标值之内。
参考图8和图11描述的时钟补偿电路的两种操作方法都可以通过相位误差控制电路190的控制逻辑电路196-3来支持，并且可以可选择地使用操作方法中的任意一种。
图12是示出根据另一实施例的时钟补偿电路的配置的示图。
参考图2，时钟补偿电路200可以包括延迟电路220、相位差脉冲发生电路230、电压转换电路250、比较电路260、参考电压发生电路280和相位误差控制电路290。
延迟电路220可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE独立地延迟根据延迟控制信号D<1:4><0:N>而调整的时间来产生多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB。
相位差脉冲发生电路230可以产生与多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差相对应的脉冲，并且将所产生的脉冲输出为第一相位差脉冲CHOP1至第四相位差脉冲CHOP4。
电压转换电路250可以根据电压转换控制信号CHGENB而将第一相位差脉冲CHOP1至第四相位差脉冲CHOP4转换为电压，并且可以将所转换的电压输出为第一相位差电压至第四相位差电压V1、V2、V3和V4。
比较电路260可以通过将第一相位差电压V1至第四相位差电压V4与参考电压VREF进行比较来产生第一相位差检测信号至第四相位差检测信号O<1:4>。
比较电路260可以包括第一比较器261至第四比较器264。
第一比较器261可以通过将第一相位差电压V1与参考电压VREF进行比较来产生第一相位差检测信号O<1>。
第二比较器262可以通过将第二相位差电压V2与参考电压VREF进行比较来产生第二相位差检测信号O<2>。
第三比较器263可以通过将第三相位差电压V3与参考电压VREF进行比较来产生第三相位差检测信号O<3>。
第四比较器264可以通过将第四相位差电压V4与参考电压VREF进行比较来产生第四相位差检测信号O<4>。
参考电压发生电路280可以产生多个电压电平，根据参考电压选择信号SELVREF来选择多个电压电平中的一个，并将所选择的电压电平输出为参考电压REF。
相位误差控制电路290可以根据多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的任意一个(例如，第二时钟信号ICLK)和第一相位差检测信号至第四相位差检测信号O<1:4>来产生多个控制信号。
多个控制信号可以包括参考电压选择信号SELVREF、电压转换控制信号CHGENB和延迟控制信号D<1:4><0:N>。
相位误差控制电路290可以根据使能信号EN而被激活，以执行产生多个控制信号的操作。
使能信号EN可以从外部设备(例如，半导体器件，其包括时钟补偿电路200以及被配置为控制该半导体器件的存储器控制器等)提供。
外部设备可以根据包括半导体器件的加电、半导体器件的模式寄存器输入以及特定命令(例如，自刷新退出命令)等的各种操作条件来可选择地将使能信号EN激活。
相位误差控制电路290可以在利用参考电压选择信号SELVREF来调整参考电压VREF的电平的同时监测第一相位差检测信号至第四相位差检测信号O<1:4>的变化，并可以调整延迟控制信号D<1:4><0:N>的值，从而根据监测结果来补偿多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB的相位误差。
时钟补偿电路200还可以包括时钟发生电路210。
时钟发生电路210可以利用外部时钟信号WCK和WCKB来产生多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE。
外部时钟信号WCK和WCKB可以从外部设备(例如，半导体器件，其包括时钟补偿电路200以及被配置为控制该半导体器件的存储器控制器等)提供。
延迟电路220、比较电路260、参考电压发生电路280、相位误差控制电路290和时钟发生电路210可以与图1的延迟电路120、比较电路160、参考电压发生电路180、相位误差控制电路190和时钟发生电路110具有相同的配置。
图13是示出图12的相位差脉冲发生电路230的配置的示图。
参考图13，相位差脉冲发生电路230可以包括第一相位差脉冲发生器231至第四相位差脉冲发生器234。
第一相位差脉冲发生器231可以接收多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的第二时钟信号ICLK和QCLK，并可以产生与第二时钟信号ICLK和QCLK之间的相位差相对应的第一相位差脉冲CHOP1。
第一相位差脉冲发生器231可以包括第一反相器231-1、与非门231-2和第二反相器231-3。
第一反相器231-1可以将第二时钟信号QCLK反相并输出反相的结果。
与非门231-2可以对第二时钟信号ICLK和第一反相器231-1的输出执行逻辑与非运算，并输出逻辑与非运算的结果。
第二反相器231-3可以将与非门231-2的输出反相，并且将反相的结果输出为第一相位差脉冲CHOP1。
第二相位差脉冲发生器232可以接收多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的第二时钟信号QCLK和ICLKB，并可以产生与时钟信号QCLK和ICLKB之间的相位差相对应的第二相位差脉冲CHOP2。
第三相位差脉冲发生器233可以接收多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的第二时钟信号ICLKB和QCLKB，并可以产生与第二时钟信号ICLKB和QCLKB之间的相位差相对应的第三相位差脉冲CHOP3。
第四相位差脉冲发生器234可以接收多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB中的第二时钟信号QCLKB和ICLK，并可以产生与第二时钟信号QCLKB和ICLK之间的相位差相对应的第四相位差脉冲CHOP4。
第二相位差脉冲发生器232至第四相位差脉冲发生器234可以具有与第一相位差脉冲发生器231相同的配置。
图14是示出图12的电压转换电路250的配置的示图。
参考图14，电压转换电路250可以包括第一电荷泵251至第四电荷泵254。
第一电荷泵251可以根据第一相位差脉冲CHOP1和电压转换控制信号CHGENB来执行电荷泵浦操作，并可以将经由电荷泵浦操作充电的电压电平输出为第一相位差电压V1。
第一电荷泵251可以包括电流源251-1、第一晶体管251-2和第二晶体管251-3、电容器251-4和反相器251-5。
反相器251-5可以将第一相位差脉冲CHOP1反相并且输出反相的结果。
第一晶体管251-2的源极可以耦接到电流源251-1，并且第一晶体管251-2的栅极可以接收反相器251-5的输出。
第二晶体管251-3的漏极可以耦接到第一晶体管251-2的漏极，第二晶体管251-3的栅极可以接收电压转换控制信号CHGENB，并且第二晶体管251-3的源极可以耦接到接地端子。
电容器251-4可以耦接到与第一晶体管251-2和第二晶体管251-3耦接的节点以及接地端子。
可以将在电容器251-4中充电的电压输出为第一相位差电压V1。
第二电荷泵252可以根据第二相位差脉冲CHOP2和电压转换控制信号CHGENB来执行电荷泵浦操作，并可以将经由电荷泵浦操作充电的电压电平输出为第二相位差电压V2。
第三电荷泵253可以根据第三相位差脉冲CHOP3和电压转换控制信号CHGENB来执行电荷泵浦操作，并可以将经由电荷泵浦操作充电的电压电平输出为第三相位差电压V3。
第四电荷泵254可以根据第四相位差脉冲CHOP4和电压转换控制信号CHGENB来执行电荷泵浦操作，并可以将经由电荷泵浦操作充电的电压电平输出为第四相位差电压V4。
第二电荷泵252至第四电荷泵254可以具有与第一电荷泵251相同的配置。
图15和图16是用于描述根据另一实施例的时钟补偿电路的相位误差补偿方法的示图。
下面将参考图15和图16描述根据另一实施例的时钟补偿电路的相位误差补偿方法。
首先，将参考图15描述在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差与目标值相匹配的理想情况下的时钟补偿电路的操作。
参考图15，在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差与目标值相匹配的理想情况下，在第一相位差脉冲CHOP1至第四相位差脉冲CHOP4之间的相位差也可以具有恒定的值。
在参考电压VREF具有第一电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第二电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第三电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。在参考电压VREF具有第四电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。
将针对参考电压VREF的电平的第一相位差检测信号O<1>的值相加而得到的第一和信号SUM1的值、将针对参考电压VREF的电平的第二相位差检测信号O<2>的值相加而得到的第二和信号SUM2的值、将针对参考电压VREF的电平的第三相位差检测信号O<3>的值相加而得到的第三和信号SUM3的值以及将针对参考电压VREF的电平的第四相位差检测信号O<4>的值相加而得到的第四和信号SUM4的值的全部都等于‘2’。
因为第一和信号SUM1至第四和信号SUM4的值中的最小值为‘2’，所以从第一和信号SUM1至第四和信号SUM4的值中减去‘2’的值变为‘0’。
从第一和信号SUM1至第四和信号SUM4的值中减去作为最小值的‘2’的值为‘0’的含义可以代表不需要进行相位调整。
因此，相位误差控制电路290可以不对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB执行相位调整操作ADJ。
接下来，将参考图16来描述在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差偏离目标值并且存在相位误差的情况下的时钟补偿电路的操作。
参考图16，当在多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间存在相位误差时，也可能发生第一相位差脉冲CHOP1至第四相位差脉冲CHOP4之间的相位误差。
在参考电压VREF具有第一电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘0000’。在参考电压VREF具有第二电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1000’。在参考电压VREF具有第三电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1011’。在参考电压VREF具有第四电平的情况下检测到的第一相位差检测信号至第四相位差检测信号O<1:4>的值可以是‘1111’。
将针对参考电压VREF的电平的第一相位差检测信号O<1>的值相加而得到的第一和信号SUM1的值为‘3’，将针对参考电压VREF的电平的第二相位差检测信号O<2>的值相加而得到的第二和信号SUM2的值为‘1’，将针对参考电压VREF的电平的第三相位差检测信号O<3>的值相加而得到的第三和信号SUM3的值为‘2’，以及将针对第四参考信号VUM的第四相位差检测信号O<4>的值相加而得到的第四和信号SUM4的值为‘2’。
因为第一和信号SUM1至第四和信号SUM4的值中的最小值为‘1’，所以从第一和信号SUM1至第四和信号SUM4的值中减去‘1’的值为‘2、0、1、1’。
相位误差控制电路290可以调整延迟控制信号D<1:4><0:N>的值，使得针对多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB以‘2、0、1、1’执行相位调整。
上面描述的实施例旨在说明而不是限制本公开。各种替代方案和等效方案是可能的。本公开不限于本文中所描述的实施例。本公开也不限于任何特定类型的半导体器件。鉴于本公开，其他增加、减少或修改是可能的，并且旨在落入所附权利要求的范围内。

Claims (24)

1.一种时钟补偿电路，包括：
延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；
电压转换电路，其被配置为将所述多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；
比较电路，其被配置为通过将所述多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及
相位误差控制电路，其被配置为根据所述多个第二时钟信号中的任意一个和所述多个相位差检测信号来产生用于控制所述延迟电路、所述电压转换电路和所述比较电路的多个控制信号。
2.根据权利要求1所述的时钟补偿电路，其中，所述延迟电路包括多个延迟单元，所述多个延迟单元被配置为通过将所述多个第一时钟信号独立地延迟来输出所述多个第二时钟信号。
3.根据权利要求1所述的时钟补偿电路，其中，所述电压转换电路包括多个电荷泵，每个电荷泵被配置为：
根据在所述多个第二时钟信号之中选择的第二时钟信号之间的相位差而执行电荷泵浦操作；以及
将经由所述电荷泵浦操作充电的电压电平输出为所述多个相位差电压中的一个。
4.根据权利要求1所述的时钟补偿电路，其中，所述相位误差控制电路被配置为：
在调整所述参考电压的电平的同时，监测所述多个第二时钟信号之间的相位误差；以及
调整所述延迟电路的延迟时间，使得根据监测结果来补偿所述相位误差。
5.根据权利要求1所述的时钟补偿电路，其中，所述相位误差控制电路包括：
多个求和器，其被配置为顺序地储存根据不同电平的参考电压所检测到的所述多个相位差检测信号的值，并通过将所储存的所述多个相位差检测信号的值相加来产生多个和信号；
计数电路，其被配置为通过对所述多个第二时钟信号中的一个进行计数来产生计数信号；以及
控制信号发生电路，其被配置为响应于所述计数信号和所述多个和信号而产生所述多个控制信号。
6.根据权利要求5所述的时钟补偿电路，其中，所述控制信号发生电路包括：
解码逻辑电路，其被配置为通过对所述计数信号进行解码来产生解码信号；
储存逻辑电路，其被配置为储存所述多个和信号；以及
控制逻辑电路，其被配置为根据所述延迟电路的延迟时间来判断所述相位误差是否为可补偿的，并且通过根据所述解码信号而识别操作定时来产生所述多个控制信号。
7.根据权利要求6所述的时钟补偿电路，其中，所述控制逻辑电路被配置为：
通过将所述多个和信号的值彼此进行比较来检测所述多个和信号的值中的最小值；以及
调整所述延迟电路的所述延迟时间以与从所述多个和信号的每个值中减去所述最小值所得到的值匹配。
8.根据权利要求1所述的时钟补偿电路，还包括参考电压发生电路，其被配置为：
产生多个电压电平；以及
将所述多个电压电平中的一个输出为所述参考电压。
9.根据权利要求1所述的时钟补偿电路，还包括：时钟发生电路，其被配置为使用外部时钟信号来产生所述多个第一时钟信号。
10.一种时钟补偿电路，包括：
延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；
电压转换电路，其被配置为根据电压转换控制信号而将所述多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；
比较电路，其被配置为通过将所述多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及
相位误差控制电路，其被配置为在利用参考电压选择信号来调整所述参考电压的电平的同时监测所述多个相位差检测信号的变化，并且调整所述延迟控制信号的值，从而根据监测结果来补偿所述多个第二时钟信号的相位误差。
11.根据权利要求10所述的时钟补偿电路，其中，所述延迟电路包括多个延迟单元，所述多个延迟单元被配置为通过根据所述延迟控制信号而将所述多个第一时钟信号独立地延迟来输出所述多个第二时钟信号。
12.根据权利要求10所述的时钟补偿电路，其中，所述电压转换电路包括多个电荷泵，每个电荷泵被配置为：
根据在所述多个第二时钟信号之中选择的第二时钟信号之间的相位差而执行电荷泵浦操作；以及
将经由所述电荷泵浦操作充电的电压电平输出为所述多个相位差电压中的一个。
13.根据权利要求10所述的时钟补偿电路，其中，所述相位误差控制电路包括：
多个求和器，其被配置为响应于所述参考电压选择信号而顺序地储存根据不同电平的参考电压所检测到的所述多个相位差检测信号的值，并通过将所储存的所述多个相位差检测信号的值相加来产生多个和信号；
计数电路，其被配置为通过响应于循环开始信号而对所述多个第二时钟信号中的一个进行计数来产生计数信号；以及
控制信号发生电路，其被配置为响应于使能信号、所述计数信号和所述多个和信号来产生所述延迟控制信号、所述循环开始信号、所述参考电压选择信号和所述电压转换控制信号。
14.根据权利要求13所述的时钟补偿电路，其中，所述控制信号发生电路包括：
解码逻辑电路，其被配置为通过对所述计数信号进行解码来产生解码信号；
储存逻辑电路，其被配置为储存所述多个和信号；以及
控制逻辑电路，其被配置为通过根据所述延迟控制信号而判断所述相位误差是否为可补偿的来产生所述循环开始信号，通过根据所述解码信号而识别操作定时来产生所述参考电压选择信号和所述电压转换控制信号，以及根据所述多个和信号来产生所述延迟控制信号。
15.根据权利要求14所述的时钟补偿电路，其中，所述控制逻辑电路被配置为：
通过将所述多个和信号的值彼此进行比较来检测所述多个和信号的值中的最小值；以及
产生所述延迟控制信号以与从所述多个和信号的每个值中减去所述最小值所得到的值匹配。
16.根据权利要求14所述的时钟补偿电路，其中，所述控制逻辑电路被配置为可选择地执行：
通过根据所述延迟控制信号而确定所述相位误差是可补偿的，来产生所述循环开始信号的操作；以及
通过根据所述使能信号而将所述延迟控制信号初始化而将所述相位误差转换为可补偿状态，来产生所述循环开始信号的操作。
17.根据权利要求10所述的时钟补偿电路，还包括参考电压发生电路，其被配置为：
产生多个电压电平；
根据所述参考电压选择信号来选择所述多个电压电平中的一个；以及
将所选择的电压电平输出为所述参考电压。
18.根据权利要求10所述的时钟补偿电路，还包括：时钟发生电路，其被配置为使用外部时钟信号来产生所述多个第一时钟信号。
19.一种时钟补偿电路，包括：
延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；
相位差脉冲发生电路，其被配置为将与所述多个第二时钟信号之间的相位差相对应的脉冲输出为多个相位差脉冲；
电压转换电路，其被配置为根据电压转换控制信号而将所述多个相位差脉冲转换为电压，并将所转换的电压输出为多个相位差电压；
比较电路，其被配置为通过将所述多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及
相位误差控制电路，其被配置为在利用参考电压选择信号来调整所述参考电压的电平的同时监测所述多个相位差检测信号的变化，并且调整所述延迟控制信号的值，从而根据监测结果来补偿所述多个第二时钟信号的相位误差。
20.根据权利要求19所述的时钟补偿电路，其中，所述电压转换电路包括多个电荷泵，所述多个电荷泵被配置为：
根据所述多个相位差脉冲而执行电荷泵浦操作；以及
将经由所述电荷泵浦操作充电的电压电平输出为所述多个相位差电压。
21.根据权利要求19所述的时钟补偿电路，其中，所述相位误差控制电路包括：
多个求和器，其被配置为响应于所述参考电压选择信号而顺序地储存根据不同电平的参考电压所检测到的所述多个相位差检测信号的值，并通过将所储存的所述多个相位差检测信号的值相加来产生多个和信号；
计数电路，其被配置为通过响应于循环开始信号而对所述多个第二时钟信号中的一个进行计数来产生计数信号；以及
控制信号发生电路，其被配置为响应于使能信号、所述计数信号和所述多个和信号来产生所述延迟控制信号、所述循环开始信号、所述参考电压选择信号和所述电压转换控制信号。
22.根据权利要求21所述的时钟补偿电路，其中，所述控制信号发生电路包括：
解码逻辑电路，其被配置为通过对所述计数信号进行解码来产生解码信号；
储存逻辑电路，其被配置为储存所述多个和信号；以及
控制逻辑电路，其被配置为通过根据所述延迟控制信号而判断所述相位误差是否为可补偿的来产生所述循环开始信号，通过根据所述解码信号而识别操作定时来产生所述参考电压选择信号和所述电压转换控制信号，以及根据所述多个和信号来产生所述延迟控制信号。
23.根据权利要求22所述的时钟补偿电路，其中，所述控制逻辑电路被配置为：
通过将所述多个和信号的值彼此进行比较来检测所述多个和信号的值中的最小值；以及
产生所述延迟控制信号以与从所述多个和信号的每个值中减去所述最小值所得到的值匹配。
24.根据权利要求22所述的时钟补偿电路，其中，所述控制逻辑电路被配置为可选择地执行：
通过根据所述延迟控制信号而确定所述相位误差是可补偿的，来产生所述循环开始信号的操作；以及
通过由根据所述使能信号而将所述延迟控制信号初始化来将所述相位误差转换为可补偿状态，以产生所述循环开始信号的操作。
CN202110062320.XA 2020-05-29 2021-01-18 时钟补偿电路 Withdrawn CN113746457A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0065009 2020-05-29
KR1020200065009A KR20210147577A (ko) 2020-05-29 2020-05-29 클럭 보상 회로

Publications (1)

Publication Number Publication Date
CN113746457A true CN113746457A (zh) 2021-12-03

Family

ID=77273969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110062320.XA Withdrawn CN113746457A (zh) 2020-05-29 2021-01-18 时钟补偿电路

Country Status (3)

Country Link
US (2) US11092994B1 (zh)
KR (1) KR20210147577A (zh)
CN (1) CN113746457A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133478A (ko) * 2021-03-25 2022-10-05 에스케이하이닉스 주식회사 위상 보정 회로, 이를 포함하는 클럭 버퍼 및 반도체 장치
TWI786763B (zh) * 2021-08-10 2022-12-11 群聯電子股份有限公司 訊號調變裝置、記憶體儲存裝置及訊號調變方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI314256B (en) * 2006-05-17 2009-09-01 Realtek Semiconductor Corp Adjusting circuit for delay circuit and method thereof
WO2008132669A1 (en) * 2007-05-01 2008-11-06 Nxp B.V. Multi-phase clock system
TW201006133A (en) * 2008-07-18 2010-02-01 Univ Nat Chiao Tung Digital delay line and application thereof
US9184701B2 (en) * 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter

Also Published As

Publication number Publication date
US11092994B1 (en) 2021-08-17
US11409324B2 (en) 2022-08-09
US20210373591A1 (en) 2021-12-02
KR20210147577A (ko) 2021-12-07

Similar Documents

Publication Publication Date Title
US10216209B1 (en) Digital low drop-out regulator and operation method thereof
US7667509B2 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
KR100543910B1 (ko) 디지털 지연고정루프 및 그의 제어 방법
US7605623B2 (en) Semiconductor memory apparatus with a delay locked loop circuit
US7405604B2 (en) Variable delay clock circuit and method thereof
US7891868B2 (en) Temperature sensor and semiconductor memory device using the same
CN101079627B (zh) 一种工作周期的修正电路
US7782105B2 (en) Semiconductor memory device for generating a delay locked clock in early stage
CN113746457A (zh) 时钟补偿电路
US7180340B2 (en) Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
US7659759B2 (en) Phase synchronous circuit
US8866522B1 (en) Digital delay-locked loop circuit using phase-inversion algorithm and method for controlling the same
US7414446B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
US10108211B2 (en) Digital low drop-out regulator
US8390351B2 (en) Delay locked loop circuit of semiconductor memory apparatus
JP2009065633A (ja) 半導体装置及びその駆動方法
US7786791B2 (en) Internal voltage generation circuit
US6987825B1 (en) Digital synchronous circuit for stably generating output clock synchronized with input data
KR20190075399A (ko) 디지털 측정 회로 및 이를 이용한 메모리 시스템
KR20110134197A (ko) 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기
CN112910445A (zh) 用于调节多相位信号的相位的半导体器件
US8368431B2 (en) Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same
US6867626B2 (en) Clock synchronization circuit having bidirectional delay circuit strings and controllable pre and post stage delay circuits connected thereto and semiconductor device manufactured thereof
US7764096B2 (en) DLL circuit and method of controlling the same
US11336176B1 (en) Internal voltage generation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211203

WW01 Invention patent application withdrawn after publication