CN113725190A - 一种功率器件覆铜陶瓷衬板结构及其封装方法 - Google Patents

一种功率器件覆铜陶瓷衬板结构及其封装方法 Download PDF

Info

Publication number
CN113725190A
CN113725190A CN202110849006.6A CN202110849006A CN113725190A CN 113725190 A CN113725190 A CN 113725190A CN 202110849006 A CN202110849006 A CN 202110849006A CN 113725190 A CN113725190 A CN 113725190A
Authority
CN
China
Prior art keywords
copper
clad
clad ceramic
power device
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110849006.6A
Other languages
English (en)
Other versions
CN113725190B (zh
Inventor
杨金龙
姚晨阳
王豹子
柴駪
黄全全
杨腾飞
谢龙飞
王立
藏传龙
姚二现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Nanruilianyan Semiconductor Co ltd
Original Assignee
MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Nanruilianyan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co, Nanruilianyan Semiconductor Co ltd filed Critical MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Priority to CN202110849006.6A priority Critical patent/CN113725190B/zh
Publication of CN113725190A publication Critical patent/CN113725190A/zh
Application granted granted Critical
Publication of CN113725190B publication Critical patent/CN113725190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种功率器件覆铜陶瓷衬板结构及其封装方法，包括两块覆铜陶瓷衬板，所述覆铜陶瓷衬板包括：氧化铝陶瓷层，所述氧化铝陶瓷层的边缘位置沿线型设置有多个邮票孔，正面覆铜金属层，所述正面覆铜金属层通过刻蚀形成电路图形，背面覆铜金属层，所述正面覆铜金属层及背面覆铜金属层与氧化铝陶瓷层通过直接结合的方式连接；两块覆铜陶瓷衬板中的氧化铝陶瓷层通过邮票孔连接在一起，组成第一覆铜陶瓷衬板封装体；本发明提高了功率器件的封装效率，减少生产过程中的半成品，实现在半成品阶段多种覆铜陶瓷衬板的同时封装。

Description

一种功率器件覆铜陶瓷衬板结构及其封装方法
技术领域
本发明涉及一种功率器件覆铜陶瓷衬板结构及其封装方法，属于功率器件封装技术领域。
背景技术
功率半导体器件是柔性交直流输电、新能源发电、电能质量治理等领域的核心器件，目前已在相关行业得到广泛应用。大功率半导体器件通常是由芯片、覆铜陶瓷衬板、铜或者复合材料基板、壳体等主要部分组成。一方面，为了满足对功率器件大功率容量的需求，其封装结构通常是在一个基板上并联多个相同覆铜陶瓷衬板的方式，实现大电流容量的输出。另一方面，为了实现功率器件的某种特定电路拓扑结构，需要在一个基板上并联多个尺寸相同但覆铜层图形不同的覆铜陶瓷衬板。
目前关于功率器件的封装工艺中，常用封装工序流程主要包括：先在半成品封装阶段将芯片分别焊接到不同覆铜陶瓷衬板表面，完成一次焊接；在产成品封装阶段再将多个相同或者不同的覆铜陶瓷衬板焊接到一个基板上，完成二次焊接。
目前的封装工艺流程中，半成品封装阶段两种及以上类型的覆铜陶瓷衬板分批加工，待所有覆铜陶瓷衬板都完成加工并配套齐全后再进行成品封装，通常会存在较多的等料时间，造成半成品积压，生产效率较低等问题。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种功率器件覆铜陶瓷衬板结构及其封装方法，提高了功率器件的封装效率，减少生产过程中的半成品，实现在半成品阶段多种覆铜陶瓷衬板的同时封装。
为达到上述目的，本发明是采用下述技术方案实现的：
第一方面，本发明提供了一种功率器件覆铜陶瓷衬板结构，包括：两块覆铜陶瓷衬板，所述覆铜陶瓷衬板包括：
氧化铝陶瓷层，所述氧化铝陶瓷层的边缘位置沿线型设置有多个邮票孔，
正面覆铜金属层，所述正面覆铜金属层通过刻蚀形成电路图形，
背面覆铜金属层，
所述正面覆铜金属层及背面覆铜金属层与氧化铝陶瓷层通过直接结合的方式连接；
两块覆铜陶瓷衬板中的氧化铝陶瓷层通过邮票孔连接在一起，组成第一覆铜陶瓷衬板封装体。
进一步的，所述氧化铝陶瓷层为高导热氧化铝，厚度范围0.25mm～0.45mm。
进一步的，所述正面覆铜金属层的厚度为0.25mm～0.35mm。
进一步的，所述背面覆铜金属层厚度为0.25～0.35mm，且所述背面金属覆铜金属层的厚度小于等于正面覆铜金属层的厚度。
进一步的，多个所述邮票孔的直径均为0.5mm～1.0mm，邮票孔之间的间距为2.0mm～2.5mm。
进一步的，两块所述覆铜陶瓷衬板的尺寸相同，正面覆铜金属层的图形不同或者相同。
第二方面，本发明提供一种根据上述任一项所述的功率器件覆铜陶瓷衬板的封装方法，包括：一次焊接和二次焊接两个步骤，其中，
所述一次焊接包括：将一次焊接焊片、芯片一次贴装在第一覆铜陶瓷衬板封装体的正面，经过真空回流炉将芯片和第一覆铜陶瓷衬板封装体焊接在一起，形成第二覆铜陶瓷衬板封装体；
所述二次焊接包括：将二次焊接焊片、第二覆铜陶瓷衬板封装体依次贴装在一块铜基板的表面，经过真空回流炉完成封装；
所述第二覆铜陶瓷衬板封装体在二次焊接后的冷却过程中，由于覆铜陶瓷衬板与铜基板的热膨胀系统差异，在拉应力的作用下两个覆铜陶瓷衬板沿邮票孔方向断开，分裂成两个独立的覆铜陶瓷衬板，满足功率器件的电路设计要求。
进一步的，所述一次焊接焊片的厚度为0.10mm～0.20mm，且所述依次焊接焊片的长、宽尺寸与芯片的尺寸相同。
进一步的，所述二次焊接焊片的厚度为0.15mm～0.30mm，长、宽尺寸与背面覆铜金属层的尺寸相同。
进一步的，所述铜基板的厚度为2.0mm～4.0mm，铜基板呈内凹形状，长度方向的翘曲度为0.60～0.75mm。
与现有技术相比，本发明所达到的有益效果：
本发明提供了一种新型功率器件覆铜陶瓷衬板结构及其封装方法，将两个通过邮票孔连接的覆铜陶瓷衬板一起进行一次焊接，再利用覆铜陶瓷衬板与铜基板的热膨胀系数差异，二次焊接的冷却过程中在拉应力的作用下，两个覆铜陶瓷衬板在邮票孔处断开，形成两个独立的覆铜陶瓷衬板，从而满足功率器件的电路设计要求；此外，本发明能够简化封装工艺流程，减少生产过程中的半成品等待时间，减少半成品库存，加快生产节拍，有利于实现连续的在线式自动化生产。
附图说明
图1是本发明实施例提供的功率器件覆铜陶瓷衬板结构的正面示意图；
图2是本发明实施例提供的功率器件覆铜陶瓷衬板结构的背面示意图；
图3是本发明实施例提供的功率器件一次焊接结构示意图；
图4是本发明实施例提供的功率器件二次焊接结构示意图；
图5是本发明实施例提供的功率器件二次焊接完成后示意图。
图中：1、覆铜陶瓷衬板；11、氧化铝陶瓷层；12、邮票孔；13、正面覆铜金属层；14、背面覆铜金属层；2、一次焊接焊片；3、芯片；4、二次焊接焊片；5、铜基板；6、第一覆铜陶瓷衬板封装体；7、第二覆铜陶瓷衬板封装体；8、断开的邮票孔；9、独立的覆铜陶瓷衬板甲；9a、独立的覆铜陶瓷衬板乙。
1-邮票孔；2-氧化铝陶瓷层；3-正面覆铜金属层；4-背面覆铜金属层；5-芯片；6-一次焊接焊片；7-两个通过邮票孔连接的覆铜陶瓷衬板；8-完成一次焊接的覆铜陶瓷衬板；9-二次焊接焊片；10-铜基板；11-断开的邮票孔；12-独立的覆铜陶瓷衬板甲；13-独立的覆铜陶瓷衬板乙。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
实施例1
如图1至图5所示，以电压1200V，电流600A的EconoDUALTM封装类型的IGBT功率器件为例。
本实施例提供一种新型功率器件覆铜陶瓷衬板结构，包括：两块覆铜陶瓷衬板1，所述覆铜陶瓷衬板1包括：
氧化铝陶瓷层11，所述氧化铝陶瓷层11的边缘位置沿线型设置有多个邮票孔12，
正面覆铜金属层13，所述正面覆铜金属层13通过刻蚀形成电路图形，
背面覆铜金属层14，
所述正面覆铜金属层13及背面覆铜金属层14与氧化铝陶瓷层11通过直接结合的方式连接；
两块覆铜陶瓷衬板1中的氧化铝陶瓷层11通过邮票孔12连接在一起，组成第一覆铜陶瓷衬板封装体6。
氧化铝陶瓷层11为高导热氧化铝，厚度范围0.25mm～0.45mm；正面覆铜金属层13通过刻蚀形成电路图形，正面覆铜金属层13厚度为0.25mm～0.35mm；背面覆铜金属层14无电路图形，背面覆铜金属层14厚度为0.25～0.35mm；正面覆铜金属层13及背面覆铜金属层14与氧化铝陶瓷层11通过直接结合的方式连接；背面金属覆铜金属层的厚度小于等于正面覆铜金属层13厚度；连接氧化铝陶瓷层11的邮票孔12直径为0.5mm～1.0mm，邮票孔12的间距为2.0mm～2.5mm。
实施例2
本实施例提供一种新型功率器件覆铜陶瓷衬板结构的封装方法：
包括一次焊接和二次焊接两个步骤；一次焊接包括：将一次焊接焊片2、芯片3依次贴装在第一覆铜陶瓷衬板封装体6的正面，经过真空回流炉将芯片3和第一覆铜陶瓷衬板封装体6焊接在一起，形成第二覆铜陶瓷衬板封装体7；一次焊接焊片2的厚度为0.10mm～0.20mm，长、宽尺寸与芯片3尺寸相同。
二次焊接包括：将二次焊接焊片4、第二覆铜陶瓷衬板封装体7依次贴装在一块铜基板5上表面，经过真空回流炉完成封装，二次焊接焊片4的厚度为0.15mm～0.30mm，长、宽尺寸与每个覆铜陶瓷衬板1背面覆铜金属层14的尺寸相同；铜基板5为纯铜材质，表面镀镍；铜基板5厚度为2.0mm～4.0mm；铜基板5呈内凹形状，长度方向的翘曲度为0.60～0.75mm；所述第二覆铜陶瓷衬板封装体7和铜基板5在二次焊接后的冷却过程中，由于覆铜陶瓷衬板1与铜基板5的热膨胀系统差异，在拉应力的作用下氧化铝陶瓷层11沿邮票孔12方向断开，断开的邮票孔8使两个通过邮票孔12连接的覆铜陶瓷衬板1分裂成两个独立的覆铜陶瓷衬板1甲和覆铜陶瓷衬板1乙，从而满足功率器件的电路设计要求。
对封装完成的IGBT器件产品进行X-Ray检验分析，发现覆铜陶瓷衬板1焊接区域的总体空洞率小于5％，单个空洞率小于2％，满足大功率IGBT功率器件的封装质量要求。
本发明提供了一种新型功率器件覆铜陶瓷衬板结构及其封装方法，将两个通过邮票孔连接的覆铜陶瓷衬板一起进行一次焊接，再利用覆铜陶瓷衬板与铜基板的热膨胀系数差异，二次焊接的冷却过程中在拉应力的作用下，两个覆铜陶瓷衬板在邮票孔处断开，形成两个独立的覆铜陶瓷衬板，从而满足功率器件的电路设计要求；此外，本发明能够简化封装工艺流程，减少生产过程中的半成品等待时间，减少半成品库存，加快生产节拍，有利于实现连续的在线式自动化生产。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种功率器件覆铜陶瓷衬板结构，其特征是，包括：两块覆铜陶瓷衬板(1)，所述覆铜陶瓷衬板(1)包括：
氧化铝陶瓷层(11)，所述氧化铝陶瓷层(11)的边缘位置沿线型设置有多个邮票孔(12)，
正面覆铜金属层(13)，所述正面覆铜金属层(13)通过刻蚀形成电路图形，
背面覆铜金属层(14)，
所述正面覆铜金属层(13)及背面覆铜金属层(14)与氧化铝陶瓷层(11)通过直接结合的方式连接；
两块覆铜陶瓷衬板(1)中的氧化铝陶瓷层(11)通过邮票孔(12)连接在一起，组成第一覆铜陶瓷衬板封装体(6)。
2.根据权利要求1所述的功率器件覆铜陶瓷衬板结构，其特征是，所述氧化铝陶瓷层(11)为高导热氧化铝，厚度范围0.25mm～0.45mm。
3.根据权利要求1所述的功率器件覆铜陶瓷衬板结构，其特征是，所述正面覆铜金属层(13)的厚度为0.25mm～0.35mm。
4.根据权利要求1所述的功率器件覆铜陶瓷衬板结构，其特征是，所述背面覆铜金属层(14)厚度为0.25～0.35mm，且所述背面金属覆铜金属层的厚度小于等于正面覆铜金属层(13)的厚度。
5.根据权利要求1所述的功率器件覆铜陶瓷衬板结构，其特征是，多个所述邮票孔(12)的直径均为0.5mm～1.0mm，邮票孔(12)之间的间距为2.0mm～2.5mm。
6.根据权利要求1所述的功率器件覆铜陶瓷衬板结构，其特征是，两块所述覆铜陶瓷衬板(1)的尺寸相同，正面覆铜金属层(13)的图形不同或者相同。
7.一种根据权利要求1至6任一项所述的功率器件覆铜陶瓷衬板的封装方法，其特征是，包括：一次焊接和二次焊接两个步骤，其中，
所述一次焊接包括：将一次焊接焊片(2)、芯片(3)一次贴装在第一覆铜陶瓷衬板封装体(6)的正面，经过真空回流炉将芯片(3)和第一覆铜陶瓷衬板封装体(6)焊接在一起，形成第二覆铜陶瓷衬板封装体(7)；
所述二次焊接包括：将二次焊接焊片(4)、第二覆铜陶瓷衬板封装体(7)依次贴装在一块铜基板(5)的表面，经过真空回流炉完成封装；
所述第二覆铜陶瓷衬板封装体(7)在二次焊接后的冷却过程中，由于覆铜陶瓷衬板(1)与铜基板(5)的热膨胀系统差异，在拉应力的作用下两个覆铜陶瓷衬板(1)沿邮票孔(12)方向断开，分裂成两个独立的覆铜陶瓷衬板(1)，满足功率器件的电路设计要求。
8.根据权利要求7所述的功率器件覆铜陶瓷衬板的封装方法，其特征是，所述一次焊接焊片(2)的厚度为0.10mm～0.20mm，且所述依次焊接焊片的长、宽尺寸与芯片(3)的尺寸相同。
9.根据权利要求7所述的功率器件覆铜陶瓷衬板的封装方法，其特征是，所述二次焊接焊片(4)的厚度为0.15mm～0.30mm，长、宽尺寸与背面覆铜金属层(14)的尺寸相同。
10.根据权利要求7所述的功率器件覆铜陶瓷衬板的封装方法，其特征是，所述铜基板(5)的厚度为2.0mm～4.0mm，铜基板(5)呈内凹形状，长度方向的翘曲度为0.60～0.75mm。
CN202110849006.6A 2021-07-27 2021-07-27 一种功率器件覆铜陶瓷衬板结构及其封装方法 Active CN113725190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110849006.6A CN113725190B (zh) 2021-07-27 2021-07-27 一种功率器件覆铜陶瓷衬板结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110849006.6A CN113725190B (zh) 2021-07-27 2021-07-27 一种功率器件覆铜陶瓷衬板结构及其封装方法

Publications (2)

Publication Number Publication Date
CN113725190A true CN113725190A (zh) 2021-11-30
CN113725190B CN113725190B (zh) 2024-03-29

Family

ID=78674031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110849006.6A Active CN113725190B (zh) 2021-07-27 2021-07-27 一种功率器件覆铜陶瓷衬板结构及其封装方法

Country Status (1)

Country Link
CN (1) CN113725190B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281359A (ja) * 1986-05-29 1987-12-07 Kyocera Corp セラミツク配線基板の製造法
JPH10173320A (ja) * 1996-12-13 1998-06-26 Teikoku Tsushin Kogyo Co Ltd プリント基板に設けたプレス破断面の被覆方法
EP0966186A2 (de) * 1998-06-19 1999-12-22 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates
US6638592B1 (en) * 1999-06-14 2003-10-28 Jurgen Schulz-Harder Ceramic/metal substrate, especially composite substrate
CN101483217A (zh) * 2009-02-04 2009-07-15 宋立峰 一种led高导热陶瓷覆铜散热电路板
US20120091597A1 (en) * 2010-10-14 2012-04-19 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor device including the stacked semiconductor package and method of manufacturing the stacked semiconductor package
WO2014127764A1 (de) * 2013-02-22 2014-08-28 Curamik Electronics Gmbh Metall-keramik-substrat, modulanordnung sowie verfahren zum herstellen eines metall-keramik-substrates
TW201530706A (zh) * 2014-01-17 2015-08-01 Lingsen Precision Ind Ltd 具阻隔結構之敷銅基板及其製造方法
CN105633064A (zh) * 2014-11-06 2016-06-01 比亚迪股份有限公司 半导体组件及其制备方法
CN110142475A (zh) * 2019-05-07 2019-08-20 国电南瑞科技股份有限公司 一种用于大功率igbt模块的无工装固定焊接方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281359A (ja) * 1986-05-29 1987-12-07 Kyocera Corp セラミツク配線基板の製造法
JPH10173320A (ja) * 1996-12-13 1998-06-26 Teikoku Tsushin Kogyo Co Ltd プリント基板に設けたプレス破断面の被覆方法
EP0966186A2 (de) * 1998-06-19 1999-12-22 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates
US6297469B1 (en) * 1998-06-19 2001-10-02 Jurgen Schulz-Harder Process for producing a metal-ceramic substrate
US6638592B1 (en) * 1999-06-14 2003-10-28 Jurgen Schulz-Harder Ceramic/metal substrate, especially composite substrate
CN101483217A (zh) * 2009-02-04 2009-07-15 宋立峰 一种led高导热陶瓷覆铜散热电路板
US20120091597A1 (en) * 2010-10-14 2012-04-19 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor device including the stacked semiconductor package and method of manufacturing the stacked semiconductor package
WO2014127764A1 (de) * 2013-02-22 2014-08-28 Curamik Electronics Gmbh Metall-keramik-substrat, modulanordnung sowie verfahren zum herstellen eines metall-keramik-substrates
TW201530706A (zh) * 2014-01-17 2015-08-01 Lingsen Precision Ind Ltd 具阻隔結構之敷銅基板及其製造方法
CN105633064A (zh) * 2014-11-06 2016-06-01 比亚迪股份有限公司 半导体组件及其制备方法
CN110142475A (zh) * 2019-05-07 2019-08-20 国电南瑞科技股份有限公司 一种用于大功率igbt模块的无工装固定焊接方法

Also Published As

Publication number Publication date
CN113725190B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
US8254422B2 (en) Microheat exchanger for laser diode cooling
CN103460420B (zh) 一种热电装置
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
WO2007142261A1 (ja) パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
CN110142475B (zh) 一种用于大功率igbt模块的无工装固定焊接方法
US20180290224A1 (en) Method for producing a cooling device, a cooling device and a cooling arrangement
CN108417501B (zh) 功率模块及其制备方法
JP2011114157A (ja) 電力変換装置
EP2169717B1 (en) Method of manufacturing an insulation substrate
CN102800833B (zh) 功率模块电极端子及其焊接方法
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN113725190B (zh) 一种功率器件覆铜陶瓷衬板结构及其封装方法
JP4350606B2 (ja) プリント配線板の製造方法
CN109788712A (zh) 侧边分离型液冷板及其加工方法
CN111455384A (zh) 一种具有散热功能的覆铜板及制作方法
CN211150546U (zh) 一种功率半导体模块结构
CN111629533B (zh) 一种pcb的翘曲改善方法
CN110620088B (zh) 散热元件及igbt模组
CN102254877A (zh) 无金属底板功率模块
CN110620092A (zh) 散热底板、散热元件及其制备方法和igbt模组
CN112635416B (zh) 一种单管igbt并联模块及其制造方法
WO2023162501A1 (ja) 半導体装置
WO2023157522A1 (ja) 半導体装置
JP5722646B2 (ja) 積層材の製造方法
CN216213417U (zh) 框架组件与半导体功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant