CN113725154B - 集成电路以及集成电路的形成方法 - Google Patents

集成电路以及集成电路的形成方法 Download PDF

Info

Publication number
CN113725154B
CN113725154B CN202111030656.4A CN202111030656A CN113725154B CN 113725154 B CN113725154 B CN 113725154B CN 202111030656 A CN202111030656 A CN 202111030656A CN 113725154 B CN113725154 B CN 113725154B
Authority
CN
China
Prior art keywords
die
layer
interface circuit
metal rail
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111030656.4A
Other languages
English (en)
Other versions
CN113725154A (zh
Inventor
黄智强
谭競豪
刘祐豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113725154A publication Critical patent/CN113725154A/zh
Application granted granted Critical
Publication of CN113725154B publication Critical patent/CN113725154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本揭示文件揭露了一种集成电路以及集成电路的形成方法，此集成电路具有多个沿着一个方向堆叠的裸晶。在一种态样中，集成电路包含沿着一个方向堆叠的第一裸晶、第二裸晶以及第三裸晶。在一种态样中，第一裸晶包含一个第一接口电路，用来产生信号。在一种态样中，第二裸晶包含一个第二接口电路，用来接收来自于第一接口电路的信号，以及产生此信号的复制信号。在一种态样中，第三裸晶包含一个第三接口电路，用来接收来自于第二接口电路的复制信号。

Description

集成电路以及集成电路的形成方法
技术领域
本揭示文件是关于一种电路以及其形成方法，特别是关于一种集成电路以及集成电路的形成方法。
背景技术
现今趋势的集成电路(integrated circuit,IC)小型化促使了设备除了要体积更小、功耗更低之外，还要能以更高的速度提供更多的功能。在一种态样中，集成电路的小型化是透过制程技术的进步而实现的。举例而言，可以透过堆叠多个裸晶或集成电路的方式，来提高储存或处理能力。
发明内容
本揭示文件提供一种集成电路。于一些实施例中，集成电路包含一个第一裸晶以及一个第二裸晶。第二裸晶沿着一个方向设置在第一裸晶上方。第二裸晶包含一个第一层、一个第二层、一个第一金属轨、一个第二金属轨以及一个第一接口电路。第二层沿着此方向设置在第一层上方。第一金属轨沿着此方向延伸穿过第一层并电性耦接至第一裸晶。第二金属轨沿着此方向延伸穿过第二层。第一接口电路设置于第二层，第一接口电路在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性分离。
本揭示文件提供一种集成电路。于一些实施例中，集成电路包含一个第一裸晶、一个第二裸晶、一个第三裸晶、一个第一导电凸块以及一个第二导电凸块。第一裸晶包含一个第一接口电路，第一接口电路产生信号。第二裸晶沿着一个方向设置在第一裸晶上方，第二裸晶包含一个第二接口电路，用以接收来自第一接口电路的信号，以及产生一个此信号的复制信号。第三裸晶沿着此方向设置在第二裸晶上方，第三裸晶包含一个第三接口电路，用以接收来自第二接口电路的复制信号以及产生复制信号的另一复制信号。第一导电凸块设置在第一裸晶以及第二裸晶之间，第二接口电路用以经由第一导电凸块接收信号。第二导电凸块设置在第二裸晶以及第三裸晶之间，第三接口电路用以经由第二导电凸块接收复制信号。
本揭示文件提供一种集成电路的形成方法。于一些实施例中，形成集成电路的方法包含形成一个第一裸晶的第一层、形成沿着一个方向延伸穿过第一层的第一金属轨、沿着此方向形成一个第一裸晶的第二层、形成沿着此方向延伸穿过第二层的第二金属轨、在第二层形成一个第一接口电路、沿着此方向在第一裸晶上方形成一个第二裸晶的第三层、形成沿着此方向延伸穿过第三层的第三金属轨、沿着此方向形成一个第二裸晶的第四层、在第四层形成一个第二接口电路，以及在第一裸晶与第二裸晶之间形成一个导电凸块。第一接口电路用以在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性隔离。第二接口电路用以经由第三金属轨接收来自第一接口电路的信号。导电凸块以电性耦接在第二金属轨以及第三金属轨之间。
附图说明
当结合随附附图阅读时，将自下文的详细描述最佳地理解本案的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。
图1根据一实施例绘示一包含多个沿着一个方向堆叠的裸晶的集成电路的图示；
图2根据一实施例绘示一包含多个沿着一个方向堆叠的裸晶的集成电路的图示；
图3根据一实施例绘示一裸晶对裸晶接口电路以及连接至裸晶对裸晶接口电路的金属轨的图示；
图4根据一些实施例绘示一展示裸晶对裸晶接口电路的连接的电路图；
图5根据一些实施例绘示一在多个沿着一个方向堆叠的裸晶中传递信号的方法的流程图；
图6根据一些实施例绘示一图示，展示一设备执行多个沿着一个方向堆叠的裸晶的集成电路的电路模拟；
图7根据一些实施例绘示一流程图，展示一执行多个沿着一个方向堆叠的裸晶的集成电路的电路模拟的方法；
图8A根据一些实施例绘示一图示，展示一裸晶在不同制程极限下的多个模拟结果；
图8B根据一些实施例绘示一图示，展示一包含一裸晶的多个模拟结果的时序模型；
图8C根据一些实施例绘示一图示，展示多个串接排列的时序模型；
图9根据一些实施例绘示一制造一集成电路的方法的流程图；
图10根据一些实施例绘示一产生一集成电路布局设计的系统的方块图；
图11根据本揭示文件的至少一实施例绘示一集成电路制造系统以及集成电路制造流程的方块图。
【符号说明】
100A、100B、100C、100D、100E:集成电路
110A、110B、110C、110D、110E:裸晶
115A、115B、115C、115D、115E:背层
120A、120B、120C、120D、120E:前层
135A、135B、135C、155A、155B、155C:金属轨
150A、150B、150C:裸晶对裸晶接口电路
165AB、165BC:导电凸块
310:Data_in端口
320:Data_out端口
330:Is_front_to_back端口
340:Is_data_en端口
350:IO_back端口
360:IO_front端口
410A、430A、440A、460A、410B、430B、440B、460B、410C、430C、440C、460C:缓冲电路
420A、450A、420B、450B、420C、450C:正反器
360AA、360AB、360AC、360AD、350BA、350BB、350BC、350BD、360BA、360BB、360BC、360BD、350CA、350CB、350CC、350CD:端口
500:传递信号的方法
510、520、530:操作
600:产生集成电路的系统
610:设备
615:处理器
620:非暂时性计算机可读媒介
630:集成电路布局设计
650:电路模拟器
660:模型产生器
675:布局产生器
690:制造设施
700:电路模拟的方法
710、720、730:操作
810A、810B、810C:模拟结果
820、820A、820B、820C:时序模型
900:制造集成电路的方法
910、920、930、935、940:操作
1000:制造集成电路布局设计的系统
1002:处理器
1004:非暂时性计算机可读储存媒介
1006:计算机程序码
1008:总线
1010:输入/输出接口
1012:网络接口
1014:网络
1016:布局设计
1018:使用者界面
1020:制造单元
1022:制造工具
1100:集成电路的制造系统
1120:设计厂
1122:集成电路设计布局
1130:遮罩厂
1132:遮罩数据准备
1134:遮罩制造
1140:集成电路制造厂
1142:半导体晶圆
1160:集成电路设备
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实施所提供的标的的不同特征。下文描述部件及布置的特定实例以简化本案。当然，这些仅为实例且不欲为限制性。举例而言，在下文的描述中，第一特征形成于第二特征上方或第二特征上可包括以直接接触形成第一特征与第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不处于直接接触的实施例。另外，本案可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
此外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。
本揭示文件的集成电路可以达成在速度上的改善。透过使用接口电路产生复制信号，并在传输复制信号到后续的裸晶的同时，电性隔离或分离不同裸晶中金属轨的电力负载，可以减少多个裸晶之间的金属轨的电容负载。透过减少电容负载，集成电路中不同裸晶之间的通讯速度可以有所提升。
在一些实施例中，揭露了一种模拟一个具有多个沿着一个方向堆叠的裸晶的集成电路的方法。在一些实施例中，此方法包含使用处理器，在集成电路的裸晶的制程极限(process corner)内执行第一模拟。在一些实施例中，此方法包含使用处理器，以第一模拟为基准产生一个裸晶的时序模型。时序模型可以是不同制程极限条件下的模拟结果的集合。在一些实施例中，此方法包含使用处理器，对集成电路中多个沿着一个方向堆叠的裸晶执行第二模拟。多个裸晶中的每一个裸晶都可以以时序模型表示，以执行第二模拟。
就好处而言，本揭示文件的方法可以以有效率的方式，对一个具有多个沿着一个方向堆叠的裸晶的集成电路，执行电路模拟。在一种态样中，集成电路中多个裸晶的金属轨的电力负载(例如电容负载、电阻负载等)，透过多个裸晶的接口电路彼此电性隔离或分离，使得每个裸晶可以独立建模。因此，可以针对各种制程极限执行单个裸晶的电路模拟，以生成时序模型，且此时序模型可以利用于对多个沿着一个方向堆叠的裸晶执行电路模拟。不使用针对各种制程极限执行的全面性多裸晶电路模拟，而是透过以单个裸晶的时序模型为基准，对多个裸晶执行电路模拟，可以节省用于执行电路模拟的计算资源(例如记忆体空间以及处理能力)。
图1根据一实施例绘示一包含多个沿着一个方向(例如Y方向)堆叠的裸晶110A…110E的集成电路100A的图示。在一些实施例中，集成电路100A包含导电凸块165。每个导电凸块165可以包含导电材料(例如金属)。每个导电凸块165可以电性耦接在两个对应的裸晶110之间。透过导电凸块165，不同的裸晶110A…110E可以相互通信。在一些实施例中，集成电路100A包含比图1所示更多、更少或不同的元件。举例而言，集成电路100A包含与图1所示不同数量的沿着一个方向(例如Y方向)堆叠的裸晶110。
在一些实施例中，每个裸晶110包含至少两个层115以及120。层115(在此也称为背层115)可以是一个半导体层，其中可以形成一个或多个晶体管。举例而言，在半导体层115中，可以形成金属氧化物半导体场效晶体管(metal oxide semiconductor field effecttransistor,MOSFET)、栅极全环场效晶体管(gate all around field effecttransistor,GAAFET)、鳍式场效应晶体管(fin field effect transistor,FinFET)或是它们的任意组合。层120(在此也称为前层120)可以是一个绝缘层，以保护半导体层115中的一个或多个晶体管。在一些实施例中，层115沿着一个方向(例如Y方向)设置或堆叠在层120上方。在一些实施例中，层120沿着一个方向(例如Y方向)设置或堆叠在层115上方。
在一些实施例中，每个裸晶110包含金属轨135、金属轨155以及一个裸晶对裸晶接口电路150。金属轨135、金属轨155可以沿着Y方向延伸。金属轨135可以延伸穿越层115并电性耦接在导电凸块165以及裸晶对裸晶接口电路150之间。金属轨155可以延伸穿越层120并电性耦接在随后的导电凸块165以及裸晶对裸晶接口电路150之间。裸晶对裸晶接口电路150(以下称为接口电路150)可以形成或设置在层115中。在一种态样中，接口电路150是一种在裸晶110的一个或多个电路之间形成接口的电路，或是一种在不同裸晶中的其他电路之间形成接口的电路。举例而言，接口电路150可以透过金属轨135、金属轨155或是它们的组合，来接收一个或多个信号，并储存接收到的一个或多个信号。根据储存的一个或多个信号，裸晶110中的一个或多个电路可以执行各种计算。举例而言，接口电路150可以产生一个或多个信号，并透过金属轨135、金属轨155或它们的组合来传输一个或多个信号。
在此配置中，接口电路150可以透过不同裸晶110的金属轨135、金属轨155，以改进过的操作速度来传递信号。在一种态样中，接口电路150可以透过金属轨135、金属轨155中的其中一个金属轨接收信号，并且透过其中另一个金属轨发送此信号的复制信号，同时，接口电路150在金属轨135、金属轨155的电力负载(例如电容负载、电阻负载等)之间电性隔离。通过在金属轨135、金属轨155的电力负载之间电性隔离，多个裸晶110的金属轨135、金属轨155可以减少电容负载。通过电容负载的减少，信号可以透过沿着特定方向(例如Y方向)堆叠的不同裸晶110，以改进过的速度交换或传递。
图2根据一实施例绘示一包含多个沿着一个方向(例如Y方向)堆叠的裸晶110A…110E的集成电路100B的图示。图2的集成电路100B相似于图1的集成电路100A，除了裸晶110D以及裸晶110E的层120沿着一个方向(例如Y方向)设置或堆叠在层115上方。因此，裸晶110C的层120与裸晶110D的层120可以面对其他。切换层120、层115的顺序可以使得在堆叠不同裸晶110时有更高的灵活度。
图3根据一实施例绘示一裸晶对裸晶接口电路150以及连接至裸晶对裸晶接口电路150的金属轨135、金属轨155的图示。在一些实施例中，接口电路150包含IO_back端口350、IO_front端口360、Data_in端口310、Data_out端口320、Is_front_to_back端口330以及Is_data_en端口340。在一种态样中，接口电路150可以经由Is_front_to_back端口330以及Is_data_en端口340接收控制信号，并经由IO_back端口350、IO_front端口360、Data_in端口310以及Data_out端口320传递或接收一个或多个信号。在一些实施例中，接口电路150可以被不同的元件或是能够执行本揭示文件描述的接口电路150的功能的电路所替代。
在一些实施例中，接口电路150包含IO_back端口350以及IO_front端口360，电性耦接到不同的裸晶110。在一种配置中，IO_back端口350连接到金属轨135。接口电路150可以经由金属轨135，在IO_back端口350接收或传递一个来自于不同的裸晶110的另一个接口电路150的信号。在一种配置中，IO_front端口360连接到金属轨155。接口电路150可以经由金属轨155，在IO_front端口360接收或传递一个来自于不同的裸晶110的另一个接口电路150的信号。
在一些实施例中，接口电路150包含Data_in端口310以及Data_out端口320，电性耦接到同一个裸晶110中的一个或多个电路。接口电路150可以经由在裸晶110内延伸(例如沿着X方向延伸)的金属轨连接到Data_in端口310以及Data_out端口320处的一个或多个电路。在Data_in端口310处，接口电路150可以接收到来自相同裸晶110中的一个或多个电路的一个信号。在Data_out端口320处，接口电路150可以传递一个信号到相同裸晶110中的一个或多个电路。
在一些实施例中，接口电路150包含Is_front_to_back端口330以及Is_data_en端口340，电性连接至一个控制器(未示出)。控制器可以设置在与接口电路150相同的裸晶110上，或是可以设置在不同的裸晶110上。接口电路150可以经由一个或多个金属轨连接到控制器。在Is_front_to_back端口330以及Is_data_en端口340处，接口电路150可以接收来自控制器的控制信号，以及根据控制信号，在IO_back端口350、IO_front端口360、Data_in端口310及Data_out端口320处接收或是输出信号。举例而言，为了响应位于Is_data_en端口340处的低状态“0”控制信号以及位于Is_front_to_back端口330处的高状态“1”控制信号，接口电路150可以经由金属轨155，在IO_front端口360处接收信号(例如数据信号或时脉信号)，并在IO_back端口350以及Data_out端口320处产生接收到的信号的复制信号。举例而言，为了响应位于Is_data_en端口340处的低状态“0”控制信号以及位于Is_front_to_back端口330处的低状态“0”控制信号，接口电路150可以经由金属轨135，在IO_back端口350处接收信号(例如数据信号或时脉信号)，并在IO_front端口360以及Data_out端口320处产生接收到的信号的复制信号。举例而言，为了响应位于Is_data_en端口340处的高状态“1”控制信号，接口电路150可以经由相同裸晶110中的一个或多个电路，在Data_in端口310处接收信号(例如数据信号或时脉信号)，并在IO_back端口350以及IO_front端口360处产生接收到的信号的复制信号。
图4根据一些实施例绘示一展示裸晶对裸晶接口电路150A、150B、150C的连接的电路图。在一些实施例中，接口电路150A对应于裸晶110A的接口电路150，接口电路150B对应于裸晶110B的接口电路150，接口电路150C对应于裸晶110C的接口电路150。在一种配置中，接口电路150A包含端口360AA…360AD，经由多个沿着Y方向延伸的金属轨(例如金属轨135、金属轨155)，分别连接至接口电路150B的端口350BA…350BD。在一种配置中，接口电路150B包含端口360BA…360BD，经由多个沿着Y方向延伸的金属轨(例如金属轨135、金属轨155)，分别连接至接口电路150C的端口350CA…350CD。在此配置条件下，接口电路150A、150B、150C可以以同步的方式交换数据。
在一种配置中，接口电路150B可以传递或是提供一个数据信号或是一个时脉信号至接口电路150A以及接口电路150C。在一种实施方式中，接口电路150B包含缓冲电路410B、缓冲电路430B以及正反器420B。缓冲电路430B可以接收来至裸晶110B中的电路的一个时脉信号，并在端口350BB以及端口360BB产生接收到的时脉信号的复制时脉信号。缓冲电路430B也可以将一个时脉信号的复制时脉信号传递或是输出至正反器420B的时脉端口。正反器420B可以在“D”输入端口接收到一个数据信号(例如从裸晶110B中的电路)，并与时脉端口的复制时脉信号同步，在“Q”输出端口输出数据信号。举例而言，响应于时脉端口的复制时脉信号的上升边缘，正反器420B可以在“Q”输出端口输出从“D”输入端口接收到的数据信号。缓冲电路410B可以从正反器420B的“Q”输出端口接收到数据信号，并在端口350BA、360BA产生数据信号的复制数据信号。
在一种配置中，接口电路150A可以从接口电路150B接收到一个数据信号与一个时脉信号。在一种实施方式中，接口电路150A包含缓冲电路410A、缓冲电路430A以及正反器420A。缓冲电路410A可以经由端口360AA，从缓冲电路410B接收到复制数据信号，并产生此复制数据信号的另一复制数据信号。缓冲电路410A可以将此另一复制数据信号传递或是输出至正反器420A的“D”输入端口。同时，缓冲电路430A可以经由端口360AB，从缓冲电路430B接收到复制时脉信号，并产生此复制时脉信号的另一复制时脉信号。缓冲电路430A可以将此另一复制时脉信号传递或是输出至正反器420A的时脉端口。正反器420A可以在“D”输入端口接收到另一复制数据信号，并与时脉端口的另一复制时脉信号同步，在“Q”输出端口输出或储存另一复制数据信号。举例而言，响应于时脉端口的另一复制时脉信号的上升边缘，正反器420A可以在“Q”输出端口输出或储存从“D”输入端口接收到的另一复制数据信号。
在一种配置中，接口电路150C可以在端口350CA以及端口350CB处，从接口电路150B接收到一个数据信号与一个时脉信号。在一种实施方式中，接口电路150C包含缓冲电路410C、缓冲电路430C以及正反器420C。缓冲电路410C、缓冲电路430C以及正反器420C可以以类似于接口电路150A的缓冲电路410A、缓冲电路430A以及正反器420A的方式操作。因此，为简洁起见，此处省略对其重复部分的详细描述。
在一种配置中，接口电路150A可以传递或提供一个数据信号与一个时脉信号至接口电路150B。在一种实施方式中，接口电路150A包含缓冲电路440A、缓冲电路460A以及正反器450A。缓冲电路440A可以接收来至缓冲电路430A的一个时脉信号，并在端口360AC产生接收到的时脉信号的复制时脉信号。缓冲电路440A也可以将一个复制时脉信号传递或是输出至正反器450A的时脉端口。正反器450A可以在“D”输入端口接收到一个数据信号(例如从裸晶110A中的电路)，并与时脉端口的复制时脉信号同步，在“Q”输出端口输出数据信号。举例而言，响应于时脉端口的复制时脉信号的上升边缘，正反器450A可以在“Q”输出端口输出从“D”输入端口接收到的数据信号。缓冲电路460A可以从正反器450A的“Q”输出端口接收到数据信号，并在端口360AD产生数据信号的复制数据信号。
在一种配置中，接口电路150B可以从接口电路150A接收复制数据信号以及复制时脉信号。在一种实施方式中，接口电路150B包含缓冲电路440B、缓冲电路460B以及正反器450B。缓冲电路460B可以经由端口350BD，从缓冲电路460A接收到复制数据信号，并产生此复制数据信号的另一复制数据信号。缓冲电路460B可以将此另一复制数据信号传递或是输出至正反器450B的“D”输入端口。同时，缓冲电路440B可以经由端口350BC，从缓冲电路440A接收到复制时脉信号，并产生此复制时脉信号的另一复制时脉信号。缓冲电路440B也可以将此另一复制时脉信号传递或是输出至正反器450B的时脉端口。正反器450B可以在“D”输入端口接收到另一复制数据信号，并与时脉端口的另一复制时脉信号同步，在“Q”输出端口输出或储存另一复制数据信号。举例而言，响应于时脉端口的另一复制时脉信号的上升边缘，正反器450B可以在“Q”输出端口储存或输出从“D”输入端口接收到的另一复制数据信号。缓冲电路460B也可以产生一个复制数据信号的额外复制数据信号，并在端口360BD处将此额外复制数据信号传递或输出。类似地，缓冲电路440B可以产生一个复制时脉信号的额外复制时脉信号，并在端口360BC处将此额外复制时脉信号传递或输出。
在一种配置中，接口电路150C可以在端口350CC以及端口350CD处，从接口电路150B接收到一个数据信号与一个时脉信号。在一种实施方式中，接口电路150C包含缓冲电路440C、缓冲电路460C以及正反器450C。缓冲电路440C、缓冲电路460C以及正反器450C可以以类似于接口电路150B的缓冲电路440B、缓冲电路460B以及正反器450B的方式操作。因此，为简洁起见，此处省略对其重复部分的详细描述。
接口电路150A、150B、150C可以以同步的方式与彼此沟通。如前文所述，时脉信号可以透过缓冲电路430A、430B、430C以及440A、440B、440C在不同的接口电路150A、150B、150C之间共享或传递。此外，与时脉信号同步的数据信号可由缓冲电路410B传送，并由缓冲电路410A、410C接收。此外，与时脉信号同步的数据信号可由缓冲电路460A传送，并由缓冲电路460B、460C接收。因此，接口电路150A、150B、150C可以彼此共享同步数据。
图5根据一些实施例，绘示一在多个沿着一个方向堆叠的裸晶中传递信号的方法500的流程图。在一些实施例中，方法500由裸晶110B中的接口电路150B所执行。在一些实施例中，方法500由其他实体执行。在一些实施例中，方法500包含比图5所示更多、更少或不同的操作。
在操作510中，接口电路150B从前一裸晶110A的接口电路150A接收信号。此信号可以是一个数据信号或是一个时脉信号。接口电路150B可以透过垂直金属轨(例如沿着Y方向延伸的金属轨)接收信号。垂直金属轨可以是金属轨135。
在操作520中，接口电路150B产生一个接收到的信号的复制信号。此复制信号可以包含与接收到的信号相同的信息，但可能与接收到的信号有一定程度的延迟。举例而言，复制信号的电压或逻辑状态可以与接收到的信号的电压或逻辑状态相同。
在操作530中，接口电路150B将复制信号传递到后续裸晶110C的接口电路150C。接口电路150B可以透过另一个垂直金属轨(例如沿着Y方向延伸的金属轨)传递信号。垂直金属轨可以是金属轨155。
不同裸晶110中的接口电路150可以以时间效率高的方式传递或交换信号。在一种态样中，裸晶110的接口电路150可以在裸晶110的不同金属轨135、155的电力负载之间电性隔离。因此，接口电路150B可以驱动的是金属轨135以及金属轨155，而不是不同裸晶110中，其余大量沿着Y方向堆叠的金属轨。因此，接口电路150的电容负载可以减少，以达到提高速度的目的。
图6根据一些实施例，展示用于产生集成电路的系统600的图示。在一些实施例中，系统600包含一个设备610，经由例如一个网络连结，设备610提供一个集成电路布局设计630(以下称为布局设计630)给一个制造设施690。设备610可以是一个由使用者(或是一个电路设计者)操作的运算设备。布局设计630可以指示对应于IC的各种结构的一组多边形的位置和大小。布局设计630可以是图形数据库系统(graphic database system,GDSII)文件格式。制造设施690可以接收布局设计630并依照布局设计630制造多个集成电路。
在一些实施例中，设备610包含一个或多个处理器615以及储存指令的非暂时性计算机可读媒介620，当一个或多个处理器615执行了储存的指令，一个或多个处理器615会执行用于产生布局设计630的各种流程或操作。在一些实施例中，非暂时性计算机可读媒介620储存了应用软件，包含电路模拟器650、模型产生器660以及布局产生器675。这些应用可以帮助设备610的使用者产生布局设计630。在一些实施例中，非暂时性计算机可读媒介620储存比图6中所示的更多、更少或不同的应用。
在一些实施例中，模拟器650是用于模拟或预测电路设计的性能的应用软件。模拟器650可以针对各种应用的条件来模拟电路设计的性能。举例来说，模拟器650可以在各种制程极限下执行裸晶的暂态模拟。制程极限的示例包含慢角、最坏角、快角、最佳角等。在一种态样中，根据制程变异，位于同一裸晶不同角落的电路可能具有不同的特性。透过执行不同制程极限下的模拟，可以测试电路的可靠性以提高产量。模拟器650可以对逻辑门层次设计、逻辑层次设计或它们的组合执行模拟。使用者可以根据模拟结果，调整或修改集成电路的逻辑门层次设计或逻辑层次设计。
在一些实施例中，模型产生器660是一个用于产生集成电路的裸晶的时序模型的应用软件。在一种方法中，模型产生器660可以在各种制程极限下，组合裸晶的模拟结果。裸晶的时序模型使得模拟器650可以以如图7至图8A-8C所述的有效率的方式，执行沿着一个方向(例如Y方向)堆叠的多个裸晶的模拟。
在一些实施例中，布局产生器675是用于产生布局设计630的应用软件。在一种态样中，布局产生器675提供图形使用者界面，允许使用者绘制或定义对应于各种布局元件的多边形的位置以及尺寸。在一种态样中，布局产生器675可以以逻辑门层次设计或逻辑层次设计为基准，自动产生布局设计630。布局产生器675可以以图形数据库系统(GDSII)文件格式产生布局设计630。
图7根据一些实施例绘示流程图，展示一种执行多个沿着一个方向堆叠的裸晶110的集成电路(例如集成电路100)的电路模拟的方法700。方法700可以由图6的设备610来执行。在一些实施例中，方法700由其他实体执行。在一些实施例中，方法700包含比图7中所示更多、更少或不同的操作。
在操作710中，设备610在不同的制程极限下，对单个裸晶执行模拟。举例而言，模拟器650可以在不同的操作条件(或不同的制程极限)下，对从金属轨135的一端传递到金属轨155的另一端的信号执行暂态模拟。
在操作720中，设备610根据来自于操作710的模拟结果，为单个裸晶产生时序模型。在一种态样中，时序模型可以代表在不同操作条件(或不同制程极限)下，从金属轨135的一端传递到金属轨155的另一端的预测性能信号。举例而言，模型产生器660可以组合在不同操作条件(或不同制程极限)下执行的不同模拟结果以产生时序模型。
在操作730中，设备610根据时序模型，对沿着一个方向(例如Y方向)堆叠的多个裸晶执行模拟。举例而言，模型产生器660可以产生单个裸晶的时序模型的复制时序模型。复制时序模型可能是串接的。每个复制时序模型可以代表相对应的裸晶110。模拟器650可以根据串接的时序模型的复制时序模型来执行集成电路100的模拟。举例而言，模拟器650可以以时序模型的复制时序模型为基准，执行一个信号的时序分析，此信号经由接口电路150以及多个裸晶110的金属轨135、金属轨155，从第一裸晶(例如裸晶110A)传递到最后裸晶(例如裸晶110C)。根据在操作730中所执行的模拟，可以修改电路设计，也可以产生布局设计630，布局设计630描述或指示电路设计的各种元件的位置以及形状。
就好处而言，设备610可以以有效率的方式执行集成电路的模拟，此集成电路包含沿着一个方向(例如Y方向)堆叠的多个裸晶110。在一种态样中，多个裸晶110的金属轨135、金属轨155的电力负载透过多个裸晶110的接口电路150，彼此电性隔离或分离，使得每个裸晶110可以独立建模。因此，可以针对各种制程极限下，进行单个裸晶110的电路模拟，以产生时序模型，且时序模型可以应用于执行沿着一个方向(例如Y方向)堆叠的多个裸晶110的电路模拟。不执行在各种制程极限下多个裸晶110的全面性的电路模拟，而是以单个裸晶110的时序模型为基准，执行多个裸晶110的电路模拟，可以节省用于执行电路模拟的运算资源(例如记忆体空间以及处理能力)。
图8A根据一些实施例绘示一图示，展示一裸晶110在不同制程极限下的多个模拟结果810A、810B、810C。在一个示例中，模拟器650可以针对从金属轨135的末端传递到金属轨155的末端，在各种制程极限的信号来执行暂态模拟。举例而言，模拟结果810A是在一个单元(或晶体管)的慢角以及一个导线寄生电容的最坏角下，进行暂态模拟的结果。举例而言，模拟结果810B是在一个单元(或晶体管)的慢角以及一个导线寄生电阻的最佳角下，进行暂态模拟的结果。举例而言，模拟结果810C是在一个单元(或晶体管)的快角以及一个导线寄生电容的最佳角下，进行暂态模拟的结果。
图8B根据一些实施例绘示一图示，展示一包含一裸晶的多个模拟结果的时序模型820。在一个示例中，模型产生器660可以组合模拟结果810A、810B、810C以产生时序模型820。
图8C根据一些实施例绘示一图示，展示多个沿着同一方向(例如Y方向)堆叠串接排列的裸晶110A、110B、110C的时序模型820A、820B、820C。模型产生器660可以产生单个裸晶110的时序模型810的复制时序模型820A、820B、820C。时序模型810的复制时序模型820A、820B、820C为串接的状态。每个时序模型820A、820B、820C可以代表一个相对应的裸晶110。模拟器650可以根据时序模型810的复制时序模型820A、820B、820C，依序执行集成电路100的模拟。举例来说，模拟器650可以以时序模型810的复制时序模型820A、820B、820C为基准，对信号进行时序分析，此信号经由接口电路150以及多个裸晶110的金属轨135、155，从第一裸晶(例如裸晶110A)传递到最后裸晶(例如管芯110C)。
在一种态样中，多个裸晶110的金属轨135、金属轨155的电力负载透过多个裸晶110的接口电路150，彼此电性隔离或分离，使得每个裸晶110可以独立建模。因此，可以针对各种制程极限下，进行单个裸晶110的电路模拟，以产生时序模型810，且进一步可以产生时序模型810的复制时序模型820A、820B、820C，以执行沿着一个方向(例如Y方向)堆叠的多个裸晶110的电路模拟。不执行在各种制程极限下多个裸晶110的全面性的电路模拟，而是以时序模型810的复制时序模型820A、820B、820C为基准，执行多个裸晶110的电路模拟，可以节省用于执行电路模拟的运算资源(例如记忆体空间以及处理能力)。
图9根据一些实施例，绘示一制造一集成电路的方法900的流程图。应理解，可以在图9中绘示的方法900之前、期间及/或之后执行额外的操作。在一些实施例中，根据本揭示文件公开的各种布局设计，方法900可以用来形成集成电路。
在方法900的操作910中，产生集成电路的布局设计。操作910由一个处理设备(例如图6的处理器615或图10的处理器1002)来执行，此处理设备用于执行产生布局设计的指令。在一种方法中，布局设计是透过使用者界面，放置一个或多个标准单元的布局设计的方式来产生。在一种方法中，布局设计由执行合成工具的处理器来自动产生，此合成工具将逻辑设计(例如Verilog)转换为相对应的布局设计。在一些实施例中，布局设计以图形数据库系统(GDSII)文件格式呈现。
在方法900的操作920中，基于布局设计制造集成电路。在一些实施例中，方法900的操作920包含以布局设计为基准，制造一个或多个遮罩，以及以一个或多个遮罩为基准，制造集成电路。在一种方法中，操作920包含操作930、935、940。
在一种方法中，方法900的操作930包含形成一个包含一个第一层(例如前层120C)以及一个第二层(例如背层115C)的第一裸晶(例如裸晶110C)。第一层可以是绝缘层，第二层可以是半导体层。第二层可以形成或设置在一个方向(例如Y方向)上。在一些实施例中，操作930包含形成穿越第一层以及第二层的金属轨。在一种方法中，第一金属轨(例如金属轨155C)沿着一个方向(例如Y方向)延伸并穿过第一层，而第二金属轨(例如金属轨135C)沿着一个方向(例如Y方向)延伸并穿过第二层。在一些实施例中，操作930包含在第二层中形成一个第一接口电路(例如接口电路150C)。第一接口电路可以用于在第一金属轨以及第二金属轨之间传递信号，且同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性分离。
在一种方法中，方法900的操作935包含形成一个包含一个第三层(例如前层120B)以及一个第四层(例如背层115B)的第二裸晶(例如裸晶110B)。第三层可以是绝缘层，第四层可以是半导体层。第四层可以形成或设置在一个方向(例如Y方向)上。在一些实施例中，操作935包含形成穿越第三层以及第四层的金属轨。在一种方法中，第三金属轨(例如金属轨155B)沿着一个方向(例如Y方向)延伸并穿过第三层，而第四金属轨(例如金属轨135B)沿着一个方向(例如Y方向)延伸并穿过第四层。在一种方法中，可以在第一裸晶以及第二裸晶之间形成一个导电凸块(例如导电凸块165BC)，以便在第二金属轨以及第三金属轨之间电性耦合。在一些实施例中，操作935包含在第四层中形成一个第二接口电路(例如接口电路150B)。第二接口电路可以用于在接收来自于第一接口电路的信号，并在第三金属轨以及第四金属轨之间传递信号，且同时在第三金属轨的电力负载以及第四金属轨的电力负载之间电性分离。
在一种方法中，方法900的操作940包含形成一个包含一个第五层(例如前层120A)以及一个第六层(例如背层115A)的第三裸晶(例如裸晶110A)。第五层可以是绝缘层，第六层可以是半导体层。第六层可以形成或设置在一个方向(例如Y方向)上。在一些实施例中，操作940包含形成穿越第五层以及第六层的金属轨。在一种方法中，第五金属轨(例如金属轨155A)沿着一个方向(例如Y方向)延伸并穿过第五层，而第六金属轨(例如金属轨135A)沿着一个方向(例如Y方向)延伸并穿过第六层。在一种方法中，可以在第二裸晶以及第三裸晶之间形成一个导电凸块(例如导电凸块165AB)，以便在第四金属轨以及第五金属轨之间电性耦合。在一些实施例中，操作940包含在第六层中形成一个第三接口电路(例如接口电路150A)。第三接口电路可以用于在接收来自于第二接口电路的信号，并在第五金属轨以及第六金属轨之间传递信号，且同时在第五金属轨的电力负载以及第六金属轨的电力负载之间电性分离。
就好处而言，根据方法900形成的集成电路可以达到提高速度的目的。透过使用接口电路来产生复制信号以传递到后续裸晶，并同时将不同裸晶中的金属轨的电力负载电性隔离或分离，可以减少金属轨通过多个裸晶的电容负载。透过减少电容负载，可以提高集成电路中不同裸晶之间的通讯速度。
图10根据一些实施例，绘示设计并制造一集成电路布局设计的系统1000的方块图。在一些实施例中，系统1000产生或布置本揭示文件描述的一种或多种集成电路布局设计。在一些实施例中，系统1000以本揭示文件描述的一种或多种集成电路布局设计为基准，制造一种或多种集成电路。系统1000包含硬件处理器1002以及非暂时性计算机可读储存媒介1004，计算机可读储存媒介1004以例如储存计算机程序码1006(例如一组可执行指令)的方式编码。计算机可读储存媒介1004使用在与用于产生集成电路的制造机器介接。处理器1002透过一个总线1008电性耦合到计算机可读储存媒介1004。处理器1002也透过总线1008电性耦合到输入/输出接口1010。网络接口1012也透过总线1008电性连接到处理器1002。网络接口1012连接到网络1014，因此处理器1002以及计算机可读储存媒介1004能够透过网络1014连接到外部元件。处理器1002用于执行在计算机可读储存媒介1004中写入的计算机程序码1006，以便使系统1000可以用于执行如方法1000中所述的部分或全部的操作。
在一些实施例中，处理器1002是一个中央处理单元(central processing unit,CPU)、一个多元处理器、一个分散式处理系统、一个特殊应用集成电路(applicationspecific integrated circuit,ASIC)及/或适合的处理单元。
在一些实施例中，计算机可读储存媒介1004是电、磁、光、电磁、红外线及/或半导体系统(或装置或设备)。举例而言，计算机可读储存媒介1004包含半导体或固态记忆体、磁带、磁盘片、随机存取记忆体(RAM)、只读记忆体(ROM)、硬盘及/或光盘片。在一些使用光盘片的实施例中，计算机可读储存媒介1004包含只读光盘片(CD-ROM)、可读写光盘片(CD-R/W)及/或数字多功能光盘片(DVD)。
在一些实施例中，储存媒介1004储存了用于让系统1000执行方法900的计算机程序码1006。在一些实施例中，储存媒介1004也储存了执行方法900所需的信息以及在执行方法900期间产生的信息，例如布局设计1016、使用者界面1018、制造单元1020及/或一组可执行方法900中的操作的指令。
在一些实施例中，储存媒介1004储存用于与制造机器介接的指令(例如计算机程序码1006)。此指令(例如计算机程序码1006)能使处理器1002产生可以让制造机器读取的制造指令，以在制造流程中有效地实施方法900。
系统1000包含输入/输出接口1010。输入/输出接口1010耦接到外部电路。在一些实施例中，输入/输出接口1010包含键盘、小型键盘、鼠标、轨迹球、轨迹板及/或游标方向键，用来向处理器1002传送信息以及指令。
系统1000也包含耦接到处理器1002的网络接口1012。网络接口1012让系统1000与网络1014进行通信，且一个或多个其他计算机系统也连接到网络1014。网络接口1012包含无线网络接口，例如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或是有线网络接口，例如ETHERNET、USB或IEEE-13154。在一些实施例中，方法900在两个或更多个系统1000中实施，且例如布局设计、使用者界面以及制造单元等信息，会透过网络1014在不同系统1000之间进行交换。
系统1000透过输入/输出接口1010或网络接口1012接收与布局设计相关的信息。此信息会透过总线1008传送到处理器1002，以确定使用于制造IC的布局设计。此布局设计接着会作为布局设计1016，储存在计算机可读储存媒介1004中。系统1000透过输入/输出接口1010或网络接口1012接收与使用者界面相关的信息。此信息会作为使用者界面1018，储存在计算机可读储存媒介1004中。系统1000透过输入/输出接口1010或网络接口1012接收与制造单元相关的信息。此信息会作为制造单元1020，储存在计算机可读储存媒介1004中。在一些实施例中，制造单元1020包含由系统1000使用的制造信息。
在一些实施例中，方法900为一个由处理器执行的独立应用软件。在一些实施例中，方法900为额外应用软件中的一部分应用软件。在一些实施例中，方法900为应用软件的外挂程序。在一些实施例中，方法900为EDA工具中的一部分应用软件。在一些实施例中，方法900为由EDA工具使用的应用软件。在一些实施例中，EDA工具用于产生集成电路设备的布局设计。在一些实施例中，布局设计储存于非暂时性计算机可读储存媒介中。在一些实施例中，布局设计是使用例如或是其他适合的布局产生工具来产生。在一些实施例中，布局设计是以网络连线表为基准所产生，而网络连线表是以概要设计为基准所创造出来的。在一些实施例中，方法900由一个制造设备所实施，在此方法中，使用了一组遮罩来制造集成电路，此组遮罩是以系统1000产生的一个或多个布局设计为基准所制造。在一些实施例中，系统1000是一个制造设备(例如制造工具1022)，此制造设备使用了一组遮罩来制造集成电路，此组遮罩是以本揭示文件的一个或多个布局设计为基准所制造。在一些实施例中，图10的系统1000产生的集成电路布局设计比其他方法产生的集成电路布局设计更小。在一些实施例中，图10的系统1000产生的集成电路布局设计比其他方法产生的集成电路布局设计占用更少的面积。
图11根据本揭示文件的至少一实施例，绘示一集成电路制造系统1100以及集成电路制造流程的方块图。
在图11中，集成电路制造系统1100包含实体单位，例如负责设计、开发以及制造周期的设计厂1120、遮罩厂1130以及集成电路制造厂1140，及/或与制造集成电路设备1160相关的服务。系统1100中的实体单位由一个通讯网络所连接。在一些实施例中，通讯网络是一个单一网络。在一些实施例中，通讯网络是各种不同的网络，例如内部网络以及网际网络。通讯网络包含有线及/或无线的通讯频道。每个实体单位可以与一个或多个其他实体单位互动，并向一个或多个其他实体单位提供服务，及/或从一个或多个其他实体接受服务。在一些实施例中，设计厂1120、遮罩厂1130以及集成电路制造厂1140中的两个或更多个实体单位由一个公司所拥有。在一些实施例中，设计厂1120、遮罩厂1130以及集成电路制造厂1140中的两个或更多个实体单位共存于一个公共设施中并使用公共资源。
设计厂(或设计团队)1120产生一个集成电路设计布局1122。集成电路设计布局1122包含各种为集成电路设备1160所设计的几何模式。几何模式对应于构成制造的集成电路设备1160的各种元件的金属、氧化物或半导体层的模式。透过结合各种层以形成各种集成电路的特征。举例而言，集成电路设计布局1122的一部分包含各种集成电路特征，例如主动区、栅极区、源极区、漏极区、层间互连的金属线或硅通孔，以及焊片的开口，以形成在半导体载板(例如硅晶片)以及设置在半导体载板上的各种材料层。设计厂1120实行适当的设计程序以形成集成电路设计布局1122。设计程序包含逻辑设计、物理设计或布局布线中的一项或多项。集成电路设计布局1122以一个或多个数据文件呈现，这些数据文件具有几何模式的信息。举例而言，集成电路设计布局1122可以用GDSII文件格式或是DFII文件格式来表示。
遮罩厂1130包含遮罩数据准备1132以及遮罩制造1134。遮罩厂1130使用集成电路设计布局1122来制造一个或多个遮罩，再根据集成电路设计布局1122，将遮罩用于制造集成电路设备1160的各个层。遮罩厂1130执行遮罩数据准备1132，其中集成电路设计布局1122被转换成具代表性的数据文件(“RDF”)。遮罩数据准备1132将RDF提供给遮罩制造1134。遮罩制造1134包含一个遮罩写入器。遮罩写入器将RDF转换为载板上的图像，例如遮罩或半导体晶圆。设计布局由遮罩数据准备1132操纵，以符合遮罩写入器的特定特性及/或集成电路制造厂1140的要求。在图11中，遮罩数据准备1132以及遮罩制造1134被绘示为单独的元件。在一些实施例中，遮罩数据准备1132以及遮罩制造1134可以统称为遮罩数据准备。
在一些实施例中，遮罩数据准备1132包含光学邻近效应修正(optical proximitycorrection,OPC)，其使用微影增强技术来补偿图像误差，例如可能由绕射、干涉、其他制程效应等引起的图像误差。OPC调整集成电路设计布局1122。在一些实施例中，遮罩数据准备1132包含进一步的解析度增强技术(resolution enhancement technique,RET)，例如离轴照明、亚解析度辅助特征、相转移遮罩、其他适合的技术等或其组合。在一些实施例中，也使用反向式微影技术(inverse lithography technology,ILT)，其将OPC视为逆成像问题。
在一些实施例中，遮罩数据准备1132包含一个遮罩规则检查器(mask rulechecker,MRC)，MRC使用一组遮罩创建规则检查在OPC中经过处理的集成电路设计布局，此组遮罩创建规则包含某些几何及/或连通性限制以确保足够的边界范围，以考虑半导体制程的变化性等。在一些实施例中，MRC修改集成电路设计布局，以补偿遮罩制造1134期间的限制，此动作可以取消由OPC执行的部分修改，以满足遮罩创建规则。
在一些实施例中，遮罩数据准备1132包含平版印刷检查(lithography processchecking,LPC)，LPC模拟由集成电路制造厂1140实施，以制造集成电路设备1160的流程。LPC以集成电路设计布局1122为基准模拟此流程，以创造模拟制造的设备，例如集成电路设备1160。LPC模拟中的制程参数可以包含与集成电路制造周期中各种制程相关的参数、与用于制造集成电路的工具相关的参数及/或制造流程的其他面相。LPC考虑各种因素，例如空间影像对比度、焦深(“DOF”)、遮罩误差增强因数(“MEEF”)以及其他适合的因数或其组合。在一些实施例中，在LPC创造模拟制造的设备之后，如果模拟设备的形状不够接近设计规则，则可以重复OPC及/或MRC以进一步细化集成电路设计布局1122。
应理解，为了清楚起见，上述关于遮罩数据准备1132的描述已经经过简化。在一些实施例中，遮罩数据准备1132包含附加的特征，例如根据制造规则修改集成电路设计布局的逻辑操作(logic operation,LOP)。此外，在遮罩数据准备1132期间应用于集成电路设计布局1122的流程，可以以各种不同的顺序执行。
在遮罩数据准备1132之后以及在遮罩制造1134期间，以修改过的集成电路设计布局为基准，制造一个或一组遮罩。在一些实施例中，以修改过的集成电路设计布局为基准，使用电子束(e-beam)或多个电子束的机构，在遮罩(光罩或倍缩光罩)上形成图案。遮罩可以使用各种技术形成。在一些实施例中，使用二元技术形成遮罩。在一些实施例中，遮罩图案包含不透明区域以及透明区域。用于曝光覆盖在晶片上的图像敏感材料层(例如光阻剂)的辐射线，例如紫外(UV)线，被不透明区域阻挡并透射穿过透明区域。在一个示例中，二元遮罩包含一个透明载板(例如熔融石英)以及覆盖在遮罩的不透明区域中的不透明材料(例如铬)。在另一个示例中，使用了相位偏移技术来形成遮罩。在相位偏移遮罩(PSM)中，在遮罩上形成的图案中的各种特征具有适当的相位差，以提高解析度以及成像品质。在各种示例中，相位偏移遮罩可以是衰减PSM或交替PSM。遮罩制造1134产生的遮罩用于多种流程中。举例而言，遮罩用于离子注入流程中，以在半导体晶圆中形成各种掺杂区，用于蚀刻流程中，以在半导体晶圆中形成各种蚀刻区域，及/或用在其他适合的流程中。
集成电路制造厂1140是一个集成电路制造实体单位，包含一个或多个用于制造各种不同集成电路产品的制造设施。在一些实施例中，集成电路制造厂1140是一个半导体代工厂。举例而言，一个制造设施用于多个集成电路产品的前端制造(前段(FEOL)制程)，而第二个制造设施可能提供用于集成电路产品的后端制造的内接以及封装(后段(BEOL)制程)，而第三个制造设施可以为代工厂实体单位提供其他服务。
集成电路制造厂1140使用由遮罩厂1130制造的遮罩(或多个遮罩)来制造集成电路设备1160。因此，集成电路制造厂1140至少间接地使用了集成电路设计布局1122来制造集成电路设备1160。在一些实施例中，半导体晶圆1142由集成电路制造厂1140使用遮罩(或多个遮罩)来制造，以形成集成电路设备1160。半导体晶圆1142包含其上形成的硅载板或其他具有材料层的适合的载板。半导体晶圆进一步包含一个或多个掺杂区、介电特征、多级互连等(在后续制造步骤中形成)。
系统1100被示为具有设计厂1120、遮罩厂1130或集成电路制造厂1140的独立组件或实体单元。然而，应理解，设计厂1120、遮罩厂1130或集成电路制造厂1140中的一个或多个是同一个组件或实体单位的一部分。
关于集成电路制造系统(例如图11的系统1100)以及与其相关联的集成电路制造流程的详细信息可在例如2016年2月9日授权的美国专利第9256709号、2015年10月1日公布的美国专利第20150278429号、2014年2月6日公布的美国专利第20100040838号以及2007年8月21日授权的美国专利第7260442号中找到，其全文透过引用并入本文。
本叙述的一个态样是关于一种集成电路。在一些实施例中，集成电路包含一个第一裸晶以及一个沿着一个方向设置在第一裸晶上方的第二裸晶。在一些实施例中，第二裸晶包含一个第一层以及一个沿着一个方向设置在第一层上方的第二层。在一些实施例中，第二裸晶包含沿着一个方向延伸穿过第一层，电性耦合到第一裸晶的第一金属轨，以及沿着一个方向延伸穿过第二层的第二金属轨。在一些实施例中，第二裸晶包含设置在第二层中的第一接口电路。在一些实施例中，第一接口电路在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨以及第二金属轨的电力负载之间电性隔离。
本叙述的一个态样是关于一种集成电路，其包含一个第一裸晶、一个第二裸晶以及一个第三裸晶，三者沿着一个方向堆叠。在一些实施例中，第一裸晶包含一个用于产生信号的第一接口电路。在一些实施例中，第二裸晶沿着该方向设置在第一裸晶上方。在一些实施例中，第二裸晶包含一个第二接口电路，以从第一接口电路接收信号并根据该信号产生复制信号。在一些实施例中，第三裸晶沿该方向设置在第二裸晶上方。在一些实施例中，第三裸晶包含一个第三接口电路，以从第二接口电路接收复制信号。
本叙述的一个态样是关于一种产生一个集成电路的布局设计的方法。在一些实施例中，该方法包含由处理器在制程极限内对集成电路的裸晶执行第一模拟。在一些实施例中，该方法包含根据第一模拟的结果，由处理器产生裸晶的时序模型。在一些实施例中，该方法包含由处理器对沿着一个方向堆叠的集成电路的多个裸晶执行第二模拟。每个裸晶皆可以以时序模型表示。在一些实施例中，该方法包含根据第二模拟的结果，由处理器产生包含沿着一个方向堆叠的多个裸晶的集成电路的布局设计。
本叙述的一个态样是关于一种组成一个集成电路的方法。在一些实施例中，该方法包含形成一个第一裸晶的第一层。在一些实施例中，该方法包含形成一个沿着一个方向延伸并穿过第一层的第一金属轨。在一些实施例中，该方法包含一个沿着一个方向形成的第一裸晶的第二层。在一些实施例中，该方法包含形成一个沿着该方向延伸并穿过第二层的第二金属轨。在一些实施例中，该方法包含在第二层中形成一个第一接口电路。在一些实施例中，第一接口电路在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性分离。在一些实施例中，该方法包含形成一个第二裸晶的第三层。在一些实施例中，该方法包含形成一个沿着该方向延伸并穿过第三层的第三金属轨。在一些实施例中，该方法包含一个沿着该方向形成的第二裸晶的第四层。在一些实施例中，该方法包含在第四层中形成一个第二接口电路。在一些实施例中，第二接口电路透过第三金属轨，从第一接口电路接收信号。
于一些实施例中，集成电路包含一个第一裸晶以及
一个第二裸晶。第二裸晶沿着一个方向设置在第一裸晶上方，第二裸晶包含一个第一层、一个第二层、一个第一金属轨、一个第二金属轨以及一个第一接口电路。第二层沿着此方向设置在第一层上方。第一金属轨沿着此方向延伸穿过第一层并电性耦接至第一裸晶。第二金属轨沿着此方向延伸穿过第二层。第一接口电路设置于第二层，第一接口电路在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性分离。
于一些实施例中，第一裸晶包含一个第三层、一个第四层、一个第三金属轨以及一个第四金属轨。第四层沿着此方向设置在第三层上方。第三金属轨沿着此方向延伸穿过第三层。第四金属轨沿着此方向延伸穿过第四层并电性耦接至第一金属轨。
于一些实施例中，集成电路进一步包含一个导电凸块，电性耦接在第一裸晶的第四金属轨以及第二裸晶的第一金属轨之间。
于一些实施例中，第一层以及第三层为绝缘层，第二层以及第四层为半导体层。
于一些实施例中，第一层以及第四层为绝缘层，第二层以及第三层为半导体层。
于一些实施例中，第二裸晶包含一个第二接口电路，设置于第四层。第二接口电路在第三金属轨以及第四金属轨之间传递信号，同时在第三金属轨的电力负载以及第四金属轨的电力负载之间电性分离。第一裸晶的第二接口电路经由第一金属轨以及第四金属轨，电性耦接至第二裸晶的第一接口电路。
于一些实施例中，该信号为一个数据信号。第一接口电路包含一个缓冲电路，用以经由第二金属轨接收数据信号、产生此数据信号的复制数据信号，以及将复制数据信号经由第一金属轨以及第四金属轨传递至第二接口电路。
于一些实施例中，第二裸晶进一步包含一个第五金属轨，沿着此方向延伸穿过第一层，以电性耦接至第一裸晶。第一裸晶进一步包含一个第六金属轨，沿着此方向延伸穿过第四层，以电性耦接至第二裸晶。第一接口电路进一步包含另一个缓冲电路，用以接收时脉信号、产生此时脉信号的复制时脉信号，以及将复制时脉信号经由第五金属轨以及第六金属轨传递至第二接口电路。
于一些实施例中，第一接口电路进一步包含一个正反器，用以接收来自于另一个缓冲电路的复制时脉信号，以及产生与复制时脉信号同步的数据信号。
于一些实施例中，集成电路进一步包含一个第三裸晶。第三裸晶包含一个第五层、一个第六层、一个第五金属轨、一个第六金属轨以及一个第三接口电路。第六层沿着此方向设置在第五层上方。第五金属轨沿着此方向延伸穿过第五层。第六金属轨沿着此方向延伸穿过第六层并电性耦接至第二裸晶。第三接口电路在第五金属轨以及第六金属轨之间传递信号，同时在第五金属轨的电力负载以及第六金属轨的电力负载之间电性分离。第三裸晶的第三接口电路经由第三金属轨以及第五金属轨，电性耦接至第二裸晶的第二接口电路。
于一些实施例中，集成电路包含一个第一裸晶、一个第二裸晶以及一个第三裸晶。第一裸晶包含一个第一接口电路，第一接口电路产生一个信号。第二裸晶沿着一个方向设置在第一裸晶上方，第二裸晶包含一个第二接口电路，用以接收来自第一接口电路的信号，以及产生此信号的复制信号。第三裸晶沿着此方向设置在第二裸晶上方，第三裸晶包含一个第三接口电路，用以接收来自第二接口电路的复制信号。
于一些实施例中，第二接口电路用以经由沿着此方向延伸的第二裸晶的一个第一金属轨，接收来自于第一接口电路的信号，以及经由沿着该此向延伸的第二裸晶的一个第二金属轨，传递复制信号至第三接口电路。
于一些实施例中，第一金属轨延伸穿过第二裸晶的一个半导体层，第二金属轨延伸穿过第二裸晶的一个绝缘层。
于一些实施例中，集成电路进一步包含一个第一导电凸块以及一个第二导电凸块。第一导电凸块设置在第一裸晶以及第二裸晶之间，第二接口电路用以经由第一导电凸块接收信号。第二导电凸块设置在第二裸晶以及第三裸晶之间，第三接口电路用以经由第二导电凸块接收复制信号。
于一些实施例中，第三接口电路用以产生复制信号的另一个复制信号。
于一些实施例中，集成电路的形成方法包含形成一个第一裸晶的第一层、形成沿着一个方向延伸穿过第一层的第一金属轨、沿着此方向形成一个第一裸晶的第二层、形成沿着此方向延伸穿过第二层的第二金属轨、在第二层形成一个第一接口电路、沿着此方向在第一裸晶上方形成一个第二裸晶的第三层、形成沿着此方向延伸穿过第三层的第三金属轨、沿着该方向形成一个第二裸晶的第四层，以及在第四层形成一个第二接口电路。第一接口电路用以在第一金属轨以及第二金属轨之间传递信号，同时在第一金属轨的电力负载以及第二金属轨的电力负载之间电性分离。第二接口电路用以经由第三金属轨接收来自于第一接口电路的信号。
于一些实施例中，集成电路的形成方法进一步包含在第一裸晶以及第二裸晶之间形成一个导电凸块，以电性耦接在第二金属轨以及第三金属轨之间。
于一些实施例中，集成电路的形成方法进一步包含形成沿着此方向穿过第四层的第四金属轨。第二接口电路用以在第三金属轨以及第四金属轨之间传递信号，同时在第三金属轨的电力负载以及第四金属轨的电力负载之间电性分离。
于一些实施例中，集成电路的形成方法进一步包含形成一个第三裸晶的第五层、形成沿着此方向延伸穿过第五层的第五金属轨、沿着此方向形成一个第三裸晶的第六层，以及在第六层形成一个第三接口电路。第三接口电路用以经由第五金属轨接收来自于第二接口电路的信号。
于一些实施例中，第一层以及第三层为绝缘层，第二层以及第四层为半导体层。
前文概述了数个实施例的特征，使得熟悉此项技术者可更好地理解本案的态样。熟悉此项技术者应了解，可易于使用本案作为设计或修改其他制程及结构的基础以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本案的精神及范畴，并且可在不脱离本案的精神及范畴的情况下在本文中实施各种变化、取代及修改。

Claims (20)

1.一种集成电路，其特征在于，包含：
一第一裸晶；以及
一第二裸晶，沿着一方向设置在该第一裸晶上方，该第二裸晶包含：
一第一层；
一第二层，沿着该方向设置在该第一层上方；
一第一金属轨，沿着该方向延伸穿过该第一层并电性耦接至该第一裸晶；
一第二金属轨，沿着该方向延伸穿过该第二层；以及
一第一接口电路，设置于该第二层，该第一接口电路在该第一金属轨以及该第二金属轨之间传递一信号，同时在该第一金属轨的一电力负载以及该第二金属轨的一电力负载之间电性分离。
2.根据权利要求1所述的集成电路，其特征在于，该第一裸晶包含：
一第三层；
一第四层，沿着该方向设置在该第三层上方；
一第三金属轨，沿着该方向延伸穿过该第三层；以及
一第四金属轨，沿着该方向延伸穿过该第四层并电性耦接至该第一金属轨。
3.根据权利要求2所述的集成电路，其特征在于，进一步包含：
一导电凸块，电性耦接在该第一裸晶的该第四金属轨以及该第二裸晶的该第一金属轨之间。
4.根据权利要求2所述的集成电路，其特征在于，
其中该第一层以及该第三层包含绝缘层；以及
其中该第二层以及该第四层包含半导体层。
5.根据权利要求2所述的集成电路，其特征在于，
其中该第一层以及该第四层包含绝缘层；以及
其中该第二层以及该第三层包含半导体层。
6.根据权利要求2所述的集成电路，其特征在于，
其中该第二裸晶包含：
一第二接口电路，设置于该第四层，该第二接口电路在该第三金属轨以及该第四金属轨之间传递一信号，同时在该第三金属轨的一电力负载以及该第四金属轨的一电力负载之间电性隔离，该第一裸晶的该第二接口电路经由该第一金属轨以及该第四金属轨电性耦接至该第二裸晶的该第一接口电路。
7.根据权利要求6所述的集成电路，其特征在于，其中该信号为一数据信号，其中该第一接口电路包含一缓冲电路，用以：
经由该第二金属轨接收该数据信号；
产生该数据信号的一复制数据信号；以及
将该复制数据信号经由该第一金属轨以及该第四金属轨传递至该第二接口电路。
8.根据权利要求7所述的集成电路，其特征在于，
其中该第二裸晶进一步包含一第五金属轨，沿着该方向延伸穿过该第一层，以电性耦接至该第一裸晶；
其中该第一裸晶进一步包含一第六金属轨，沿着该方向延伸穿过该第四层，以电性耦接至该第二裸晶；以及
其中该第一接口电路进一步包含另一缓冲电路，用以：
接收一时脉信号；
产生该时脉信号的一复制时脉信号；以及
将该复制时脉信号经由该第五金属轨以及该第六金属轨传递至该第二接口电路。
9.根据权利要求8所述的集成电路，其特征在于，其中该第一接口电路进一步包含一正反器，用以：
接收来自于该另一缓冲电路的该复制时脉信号；以及
产生与该复制时脉信号同步的该数据信号。
10.根据权利要求6所述的集成电路，其特征在于，进一步包含：
一第三裸晶，包含：
一第五层；
一第六层，沿着该方向设置在该第五层上方；
一第五金属轨，沿着该方向延伸穿过该第五层；
一第六金属轨，沿着该方向延伸穿过该第六层并电性耦接至该第二裸晶；以及
一第三接口电路，在该第五金属轨以及该第六金属轨之间传递一信号，同时在该第五金属轨的一电力负载以及该第六金属轨的一电力负载之间电性分离，该第三裸晶的该第三接口电路经由该第三金属轨以及该第五金属轨电性耦接至该第二裸晶的该第二接口电路。
11.一种集成电路，其特征在于，包含：
一第一裸晶，其包含一第一接口电路，该第一接口电路产生一信号；
一第二裸晶，沿着一方向设置在该第一裸晶上方，该第二裸晶包含一第二接口电路，用以接收来自该第一接口电路的该信号，以及产生该信号的一复制信号；以及
一第三裸晶，沿着该方向设置在该第二裸晶上方，该第三裸晶包含一第三接口电路，用以接收来自该第二接口电路的该复制信号。
12.根据权利要求11所述的集成电路，其特征在于，该第二接口电路用以：
经由沿着该方向延伸的该第二裸晶的一第一金属轨，接收来自于该第一接口电路的该信号；以及
经由沿着该方向延伸的该第二裸晶的一第二金属轨，传递该复制信号至该第三接口电路。
13.根据权利要求12所述的集成电路，其特征在于，
其中该第一金属轨延伸穿过该第二裸晶的一半导体层；以及
其中该第二金属轨延伸穿过该第二裸晶的一绝缘层。
14.根据权利要求11所述的集成电路，其特征在于，进一步包含：
一第一导电凸块，设置在该第一裸晶以及该第二裸晶之间，该第二接口电路用以经由该第一导电凸块接收该信号；以及
一第二导电凸块，设置在该第二裸晶以及该第三裸晶之间，该第三接口电路用以经由该第二导电凸块接收该复制信号。
15.根据权利要求11所述的集成电路，其特征在于，其中该第三接口电路用以产生该复制信号的另一复制信号。
16.一种集成电路的形成方法，其特征在于，包含：
形成一第一裸晶的一第一层；
形成沿着一方向延伸穿过该第一层的一第一金属轨；
沿着该方向形成该第一裸晶的一第二层；
形成沿着该方向延伸穿过该第二层的一第二金属轨；
在该第二层形成一第一接口电路，其中该第一接口电路用以在该第一金属轨以及该第二金属轨之间传递一信号，同时用以将该第一金属轨的一电力负载以及该第二金属轨的一电力负载电性隔离；
沿着该方向在该第一裸晶上方形成该第二裸晶的一第三层；
形成沿着该方向延伸穿过该第三层的一第三金属轨；
沿着该方向形成该第二裸晶的一第四层；以及
在该第四层形成一第二接口电路，其中该第二接口电路用以经由该第三金属轨接收来自于该第一接口电路的该信号。
17.根据权利要求16所述的方法，其特征在于，进一步包含：
在该第一裸晶以及该第二裸晶之间形成一导电凸块，以电性耦接在该第二金属轨以及该第三金属轨之间。
18.根据权利要求16所述的方法，其特征在于，进一步包含：
形成沿着该方向穿过该第四层的一第四金属轨，其中该第二接口电路用以在该第三金属轨以及该第四金属轨之间传递该信号，同时用以将该第三金属轨的一电力负载与该第四金属轨的一电力负载电性隔离。
19.根据权利要求18所述的方法，其特征在于，进一步包含：
形成一第三裸晶的一第五层；
形成沿着该方向延伸穿过该第五层的一第五金属轨；
沿着该方向形成该第三裸晶的一第六层；以及
在该第六层组成一第三接口电路，其中该第三接口电路用以经由该第五金属轨接收来自于该第二接口电路的该信号。
20.根据权利要求16所述的方法，其特征在于，该第一层以及该第三层包含绝缘层，其中该第二层以及该第四层包含半导体层。
CN202111030656.4A 2020-09-03 2021-09-03 集成电路以及集成电路的形成方法 Active CN113725154B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063074153P 2020-09-03 2020-09-03
US63/074,153 2020-09-03
US17/363,121 US11658158B2 (en) 2020-09-03 2021-06-30 Die to die interface circuit
US17/363,121 2021-06-30

Publications (2)

Publication Number Publication Date
CN113725154A CN113725154A (zh) 2021-11-30
CN113725154B true CN113725154B (zh) 2023-08-29

Family

ID=78681471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111030656.4A Active CN113725154B (zh) 2020-09-03 2021-09-03 集成电路以及集成电路的形成方法

Country Status (3)

Country Link
US (2) US11658158B2 (zh)
CN (1) CN113725154B (zh)
TW (1) TWI769075B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377085A (zh) * 2022-08-09 2022-11-22 中国科学院自动化研究所 一种无线互连装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318866A (zh) * 2000-04-20 2001-10-24 株式会社东芝 多芯片半导体器件和存储卡
CN1845324A (zh) * 2005-04-08 2006-10-11 钰创科技股份有限公司 堆叠式多重积体电路祼晶封装组合结构
CN102150258A (zh) * 2008-09-11 2011-08-10 美光科技公司 堆叠式装置中的信号传递
US9331062B1 (en) * 2013-12-06 2016-05-03 Altera Corporation Integrated circuits with backside power delivery
CN107026184A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 集成晶片结构及其形成方法
WO2019184768A1 (zh) * 2018-03-26 2019-10-03 北京齐碳科技有限公司 一种可分离式导电接触结构及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176187B1 (ko) * 2007-11-21 2012-08-22 삼성전자주식회사 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US9429983B1 (en) * 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
JP5802631B2 (ja) 2012-09-06 2015-10-28 株式会社東芝 半導体装置
US9831155B2 (en) 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
US10504873B1 (en) 2018-06-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. 3DIC structure with protective structure and method of fabricating the same and package
KR102556517B1 (ko) 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
US11222884B2 (en) 2018-11-28 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Layout design methodology for stacked devices
EP4035205A4 (en) * 2019-09-25 2023-09-20 Intel Corporation CAST CONNECTIONS IN BRIDGES FOR INTEGRATED CIRCUIT PACKAGES
US11804479B2 (en) * 2019-09-27 2023-10-31 Advanced Micro Devices, Inc. Scheme for enabling die reuse in 3D stacked products
US20220262766A1 (en) * 2021-02-12 2022-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through-Dielectric Vias for Direct Connection and Method Forming Same
US20220399294A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
US20220406751A1 (en) * 2021-06-22 2022-12-22 Intel Corporation Quasi-monolithic hierarchical integration architecture
US20220415814A1 (en) * 2021-06-23 2022-12-29 Intel Corp Microelectronic assemblies having topside power delivery structures
US20220415815A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Microelectronic assemblies having topside power delivery structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318866A (zh) * 2000-04-20 2001-10-24 株式会社东芝 多芯片半导体器件和存储卡
CN1845324A (zh) * 2005-04-08 2006-10-11 钰创科技股份有限公司 堆叠式多重积体电路祼晶封装组合结构
CN102150258A (zh) * 2008-09-11 2011-08-10 美光科技公司 堆叠式装置中的信号传递
US9331062B1 (en) * 2013-12-06 2016-05-03 Altera Corporation Integrated circuits with backside power delivery
CN107026184A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 集成晶片结构及其形成方法
WO2019184768A1 (zh) * 2018-03-26 2019-10-03 北京齐碳科技有限公司 一种可分离式导电接触结构及其制备方法

Also Published As

Publication number Publication date
US11658158B2 (en) 2023-05-23
TWI769075B (zh) 2022-06-21
US20230260970A1 (en) 2023-08-17
TW202230693A (zh) 2022-08-01
US20220068888A1 (en) 2022-03-03
CN113725154A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US11853675B2 (en) Method for optimizing floor plan for an integrated circuit
US20210089700A1 (en) Isolation circuit between power domains
US11984441B2 (en) Integrated circuit with backside power rail and backside interconnect
US11275886B2 (en) Integrated circuit and method of forming same and a system
US11887978B2 (en) Power switch for backside power distribution
US11669671B2 (en) Semiconductor device including PG-aligned cells and method of generating layout of same
US20240020452A1 (en) Multiple Power Domains Using Nano-sheet Structures
US20230230971A1 (en) Integrated circuit and method of forming the same
US20230260970A1 (en) Die to die interface circuit
US20230297755A1 (en) Circuit Layout
US20230237234A1 (en) Integrated circuit design method, system and computer program product
US20210202384A1 (en) Dual power structure with efficient layout
US11923034B2 (en) Header circuit placement in memory device
US20230394216A1 (en) Integrated circuit device and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant