CN113723122A - 读卡电路、读卡器及读卡系统 - Google Patents

Abstract

本申请公开了一种读卡电路、读卡器及读卡系统，属于电路技术领域。所述读卡电路包括连接模块和通信控制模块。连接模块包括第一连接单元和第二连接单元，通信控制模块包括第一通信控制单元和第二通信控制单元。第一通信控制单元连接在第一连接单元的第二端与中央处理器的读取端之间，第二通信控制单元连接在第二连接单元的第二端与中央处理器的读取端之间。在同一时刻，第一通信控制单元和第二通信控制单元中的一个工作。该读卡电路所应用的读卡器可以实现对卡片为金属材质的集成电路卡进行双面读卡。

Description

读卡电路、读卡器及读卡系统

技术领域

本申请涉及电路技术领域，特别涉及一种读卡电路、读卡器及读卡系统。

背景技术

集成电路卡(Smart Card)包括卡片和设置在卡片的一个表面上的集成电路(Integrated Circuit，IC)芯片。其中，卡片可以是金属材质或塑料材质，集成电路芯片可以是用于存储信息的存储器。读卡器是指具有用于插入集成电路卡的卡槽，且与中央处理器(Central Processing Unit，CPU)连接后，可以使CPU读取插入卡槽的集成电路卡的装置。

相关技术中，卡槽由第一板面和第二板面夹设形成。读卡器的读卡电路包括第一连接单元和第二连接单元。第一连接单元的第一端和第二连接单元的第一端均包括多个端子。第一连接单元的第一端位于第一板面，第二连接单元的第一端位于第二板面。第一连接单元的第二端和第二连接单元的第二端均用于与CPU连接。如此，当卡片为塑料材质的集成电路卡插入卡槽后，若集成电路芯片与第一板面贴合，则CPU通过第一连接单元读取集成电路芯片；若集成电路芯片与第二板面贴合，则CPU通过第二连接单元读取集成电路芯片。这种读卡器称为双面读卡器。

然而，在集成电路卡插入卡槽后，若集成电路芯片与第一板面贴合，卡片与第二板面贴合。这种情况下，若卡片为金属材质，则第二连接单元的第一端的多个端子会在金属卡片的连接下短路，并导致第一连接单元的第一端的多个端子之间短路。因此，相关技术中的双面读卡器无法应用于卡片为金属材质的集成电路卡。

发明内容

本申请提供了一种读卡电路、读卡器及读卡系统，可以对卡片为金属材质的集成电路卡进行双面读卡。所述技术方案如下：

第一方面，提供了一种读卡电路，包括：连接模块和通信控制模块；

所述连接模块包括第一连接单元和第二连接单元，所述第一连接单元的第一端和所述第二连接单元的第一端均用于与集成电路卡的集成电路芯片连接；

所述通信控制模块包括第一通信控制单元和第二通信控制单元，所述第一通信控制单元的第一端与所述第一连接单元的第二端连接，所述第二通信控制单元的第一端与所述第二连接单元的第二端连接，所述第一通信控制单元的第二端和所述第二通信控制单元的第二端均用于与中央处理器的读取端连接，以当所述第一通信控制单元工作时，所述中央处理器通过所述第一连接单元读取所述集成电路芯片，或者，当所述第二通信控制单元工作时，所述中央处理器通过所述第二连接单元读取所述集成电路芯片；其中，在同一时刻，所述第一通信控制单元和所述第二通信控制单元中的一个工作。

在本申请中，读卡电路包括连接模块和通信控制模块。连接模块包括第一连接单元和第二连接单元，通信控制模块包括第一通信控制单元和第二通信控制单元。第一通信控制单元连接在第一连接单元的第二端与中央处理器的读取端之间，第二通信控制单元连接在第二连接单元的第二端与中央处理器的读取端之间。在同一时刻，第一通信控制单元和第二通信控制单元中的一个工作。如此，当第一通信控制单元工作，中央处理器通过第一连接单元读取集成电路芯片时，由于第二通信控制单元不工作，因此卡片与中央处理器的读取端断开。此时，即使卡片为金属材质，也不会因卡片导致第一连接单元的第一端的多个端子之间短路。反之，当第二通信控制单元工作，中央处理器通过第二连接单元读取集成电路芯片时，由于第一通信控制单元不工作，因此卡片与中央处理器的读取端断开。此时，即使卡片为金属材质，也不会因卡片导致第二连接单元的第一端的多个端子之间短路。如此，该读卡电路所应用的读卡器可以实现对卡片为金属材质的集成电路卡进行双面读卡。该读卡电路所应用的读卡器同样可以实现对卡片为塑料材质的集成电路卡进行双面读卡。

可选地，所述第一通信控制单元包括第一开关，所述第二通信控制单元包括第二开关，所述第一开关的第一端与所述第一连接单元的第二端连接，所述第二开关的第一端与所述第二连接单元的第二端连接，所述第一开关的第二端和所述第二开关的第二端均用于与所述中央处理器的读取端连接；其中，在同一时刻，所述第一开关和所述第二开关中的一个导通。

可选地，所述通信控制模块还包括：读卡处理器；

所述读卡处理器的第一端与所述第一开关的第二端及所述第二开关的第二端连接，所述读卡处理器的第二端用于与所述中央处理器的读取端连接，所述读卡处理器用于在接收到所述中央处理器的读取端输出的读取信号后，与所述集成电路芯片进行通信，得到通信信号，将所述通信信号输出至所述中央处理器的读取端。

可选地，所述读卡电路还包括：检测模块；

所述检测模块用于在与所述集成电路卡的卡片接触时生成插入检测信号，所述检测模块与所述读卡处理器的输入端连接，以将所述插入检测信号发送给所述读卡处理器；

所述读卡处理器用于在接收到所述插入检测信号时向所述中央处理器发送指示信号，所述指示信号用于指示所述中央处理器输出第一电平信号或第二电平信号，所述第一电平信号用于控制所述第一开关导通且控制所述第二开关关断，所述第二电平信号用于控制所述第一开关关断且控制所述第二开关导通。

可选地，所述第一通信控制单元包括第一读卡处理器，所述第二通信控制单元包括第二读卡处理器；

所述第一读卡处理器的第一端与所述第一连接单元的第二端连接，所述第二读卡处理器的第一端与所述第二连接单元的第二端连接，所述第一读卡处理器的第二端和所述第二读卡处理器的第二端均用于与所述中央处理器的读取端连接；其中，在同一时刻，所述第一读卡处理器和所述第二读卡处理器中的一个工作。

可选地，所述读卡电路还包括：检测模块；

所述检测模块用于在与所述集成电路卡的卡片接触时生成插入检测信号，所述检测模块与所述第一读卡处理器的输入端和所述第二读卡处理器的输入端连接，以将所述插入检测信号发送给所述第一读卡处理器和所述第二读卡处理器；

所述第一读卡处理器和所述第二读卡处理器均用于在接收到所述插入检测信号时向所述中央处理器发送指示信号，所述指示信号用于指示所述中央处理器输出第一电平信号或第二电平信号，所述第一电平信号用于控制所述第一读卡处理器工作且控制所述第二读卡处理器不工作；所述第二电平信号用于控制所述第一读卡处理器不工作且控制所述第二读卡处理器工作。

可选地，所述读卡电路还包括：电平转换模块；

所述电平转换模块的第一端用于与所述中央处理器的输出端连接，且所述中央处理器的输出端与所述第一读卡处理器的控制端连接，所述电平转换模块的第二端与所述第二读卡处理器的控制端连接，所述电平转换模块的第三端用于与电源连接，所述电平转换模块的第四端用于与地线连接；

所述电平转换模块的第一端输入所述第一电平信号时，所述电平转换模块的第二端输出所述第二电平信号；所述电平转换模块的第一端输入所述第二电平信号时，所述电平转换模块的第二端输出所述第一电平信号。

可选地，所述电平转换模块包括：第一电阻、第二电阻和第一三极管；

所述第一电阻的第一端用于与所述中央处理器的输出端连接，所述第一电阻的第二端与所述第一三极管的基极连接；

所述第二电阻的第一端用于与所述电源连接，所述第二电阻的第二端与所述第二读卡处理器的控制端及所述第一三极管的集电极连接；

所述第一三极管的发射极与地线连接。

第二方面，提供了一种读卡器，包括卡座和如上述第一方面所述的读卡电路；

所述卡座具有相对的第一板面和第二板面，所述第一板面和所述第二板面夹设形成用于插入所述集成电路卡的卡槽，所述第一连接单元的第一端位于所述第一板面，所述第二连接单元的第一端位于所述第二板面，以使所述集成电路卡插入所述卡槽时，所述集成电路卡的集成电路芯片与所述第一连接单元的第一端或所述第二连接单元的第一端连接。

第三方面，提供了一种读卡系统，包括中央处理器和如上述第一方面所述的读卡电路；

所述中央处理器用于：输出第一电平信号至所述第一通信控制单元的控制端和所述第二通信控制单元的控制端，以控制所述第一通信控制单元和所述第二通信控制单元中的一个工作；若输出所述第一电平信号后的预设时长内，所述中央处理器未读取到所述集成电路芯片，则输出第二电平信号至所述第一通信控制单元的控制端和所述第二通信控制单元的控制端，以控制所述第一通信控制单元和所述第二通信控制单元中的另一个工作。

可以理解的是，上述第二方面、第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中集成电路卡的结构示意图；

图2是相关技术中读卡器的结构示意图；

图3是本申请实施例提供的第一种读卡电路的结构示意图；

图4是本申请实施例提供的第二种读卡电路的结构示意图；

图5是本申请实施例提供的第一种读卡器的结构示意图；

图6是本申请实施例提供的第三种读卡电路的结构示意图；

图7是本申请实施例提供的第四种读卡电路的结构示意图；

图8是本申请实施例提供的第五种读卡电路的结构示意图；

图9是本申请实施例提供的第二种读卡器的结构示意图。

其中，各附图标号所代表的含义分别为：

10、集成电路卡；

12、卡片；

14、集成电路芯片；

20、(相关技术中的)读卡器；

201、(相关技术中的)卡座；

202、(相关技术中的)卡槽；

210、(相关技术中的)第一板面；

220、(相关技术中的)第二板面；

30、读卡电路；

310、连接模块；

312、第一连接单元；

314、第二连接单元；

320、通信控制模块；

322、第一通信控制单元；

324、第二通信控制单元；

326、读卡处理器；

330、检测模块；

340、电平转换模块；

40、读卡器；

402、卡槽；

410、第一板面；

420、第二板面；

52、CPU。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

在对本申请实施例进行详细地解释说明之前，先对本申请实施例的应用场景予以说明。

图1是相关技术中集成电路卡10的结构示意图。如图1所示，集成电路卡10包括卡片12和设置在卡片12的一个表面上的集成电路芯片14。其中，卡片12可以是金属材质或塑料材质，集成电路芯片14可以是用于存储信息的存储器。

图2是相关技术中读卡器20的结构示意图。如图2所示，读卡器20用于将集成电路卡10与CPU连接在一起，从而使CPU可以读取集成电路卡10。读卡器20包括卡座201，卡座201具有用于插入集成电路卡10的卡槽202。卡槽202由第一板面210和第二板面220夹设形成。读卡器20的读卡电路包括第一连接单元和第二连接单元。其中，第一连接单元包括卡座201的1号脚与CPU的1号脚之间连接的导线、卡座201的2号脚与CPU的2号脚之间连接的导线、卡座201的3号脚与CPU的3号脚之间连接的导线，以及卡座201的6号脚与CPU的4号脚之间连接的导线。第二连接单元包括卡座201的7号脚与CPU的1号脚之间连接的导线、卡座201的8号脚与CPU的2号脚之间连接的导线、卡座201的9号脚与CPU的3号脚之间连接的导线，以及卡座201的12号脚与CPU的4号脚之间连接的导线。也就是说，第一连接单元的第一端、第二端和第二连接单元的第一端、第二端均包括多个端子。第一连接单元的第一端的多个端子位于第一板面210，第一连接单元的第二端的多个端子用于与CPU连接。第二连接单元的第一端的多个端子位于第二板面220，第二连接单元的第二端的多个端子用于与CPU连接。如此，当卡片12为塑料材质的集成电路卡10插入卡槽202后，若集成电路芯片14与第一板面210贴合，则CPU通过第一板面210与CPU之间的第一连接单元读取集成电路芯片14；若集成电路芯片14与第二板面220贴合，则CPU通过第二板面220与CPU之间的第二连接单元读取集成电路芯片14。这种读卡器20称为双面读卡器20。

然而，若卡片12为金属材质，集成电路卡10插入卡槽202后，在集成电路芯片14与第一板面210贴合，卡片12与第二板面220贴合的情况下，第二连接单元的第一端的多个端子会在金属卡片12的连接下短路。也就是说，卡座201上的7号脚、8号脚、9号脚和12号脚会通过卡片12连接在一起。这会进一步导致卡座201上的1号脚、2号脚、3号脚和6号脚也会通过卡片12连接在一起，即导致第一连接单元的第一端的多个端子之间短路，此时CPU无法读取集成电路芯片14。同样的，在集成电路芯片14与第二板面220贴合，卡片12与第一板面210贴合的情况下，CPU也无法读取集成电路芯片14。因此，相关技术中的双面读卡器20无法应用于卡片12为金属材质的集成电路卡10。

为此，本申请实施例提供了一种读卡电路、读卡器及读卡系统，应用该读卡电路的读卡器可以对卡片12为金属材质的集成电路卡10进行双面读卡。

下面对本申请实施例提供的读卡电路、读卡器及读卡系统进行详细地解释说明。

图3是本申请实施例提供的一种读卡电路30的结构示意图。如图3所示，读卡电路30包括连接模块310和通信控制模块320。

具体地，连接模块310包括第一连接单元312和第二连接单元314。与相关技术中相同地，第一连接单元312和第二连接单元314均可以是用于与集成电路芯片14连接导线组。也就是说，第一连接单元312可以包括多根导线，第二连接单元314也可以包括多根导线。为便于描述，将第一连接单元312的多根导线的所有用于与集成电路芯片14连接的一端合称为第一连接单元312的第一端a，将第一连接单元312的多根导线的所有另一端合称为第一连接单元312的第二端b。也就是说，第一连接单元312的第一端a用于与集成电路芯片14连接。同样的，将第二连接单元314的多根导线的所有用于与集成电路芯片14连接的一端合称为第二连接单元314的第一端c，将第二连接单元314的多根导线的所有另一端合称为第二连接单元314的第二端d。也就是说，第二连接单元314的第一端c用于与集成电路芯片14连接。

通信控制模块320包括第一通信控制单元322和第二通信控制单元324。第一通信控制单元322具有第一端e和第二端f，第一通信控制单元322的第一端e与第一连接单元312的第二端b连接，第一通信控制单元322的第二端f用于与CPU52的读取端i连接。第二通信控制单元324具有第一端g和第二端h，第二通信控制单元324的第一端g与第二连接单元314的第二端d连接，第二通信控制单元324的第二端h用于与CPU52的读取端i连接。

在同一时刻，第一通信控制单元322和第二通信控制单元324中的一个工作。如此，当第一通信控制单元322工作时，集成电路芯片14通过第一连接单元312和第一通信控制单元322与CPU52的读取端i连接，CPU52可以通过第一连接单元312读取集成电路芯片14。此时，第二通信控制单元324不工作。在这种情况下，即使卡片12为金属材质，第二连接单元314的第一端c的多个端子通过卡片12连接在一起形成短路，也不会导致第一连接单元312的第一端a的多个端子之间短路。同样的，当第二通信控制单元324工作时，集成电路芯片14通过第二连接单元314和第二通信控制单元324与CPU52的读取端i连接，CPU52可以通过第二连接单元314读取集成电路芯片14。此时，第一通信控制单元322不工作。在这种情况下，即使卡片12为金属材质，第一连接单元312的第一端a的多个端子通过金属的卡片12连接在一起形成短路，也不会导致第二连接单元314的第一端c的多个端子之间短路。如此，该读卡电路30所应用的读卡器40在可以对卡片12为塑料材质的集成电路卡10进行双面读卡的情况下，还可以实现对卡片12为金属材质的集成电路卡10进行双面读卡。

本申请实施例还提供一种读卡器40，包括卡座和如上述实施例的读卡电路30。

在本申请实施例中，读卡电路30的通信控制模块320具有两种不同的实现方式，下面结合实施例，对读卡电路30的通信控制模块320的两种不同实现方式，以及应用读卡电路30的读卡器40进行详细地解释说明。

在第一种可能的实现方式中：

在一些实施例中，如图4所示，第一通信控制单元322可以包括第一开关，第二通信控制单元324可以包括第二开关。第一开关的第一端即为第一通信控制单元322的第一端e，用于与第一连接单元312的第二端b连接。第一开关的第二端即为第一通信控制单元322的第二端f，用于与CPU52的读取端i连接。第二开关的第一端即为第二通信控制单元324的第一端g，用于与第二连接单元314的第二端d连接。第二开关的第二端即为第二通信控制单元324的第二端h，用于与CPU52的读取端i连接。

由上述描述已知，第一连接单元312可以是多根导线，第一连接单元312的第二端b可以包括多个端子。CPU52的读取端i用于与第一连接单元312第二端连接，CPU52的读取端i也可以包括多个端子。如此，连接于第一连接单元312的第二端b与CPU52的读取端i之间的第一开关可以是一个开关组，该开关组可以包括多个同时导通或关断的开关。同样的，连接于第二连接单元314的第二端d与CPU52的读取端i之间的第二开关也可以是一个开关组，该开关组也可以包括多个同时导通或关断的开关。在同一时刻，第一通信控制单元322和第二通信控制单元324中的一个工作的具体表现为：在同一时刻，第一开关和第二开关中的一个导通。

在一个实施例中，如图4所示，通信控制模块320还可以包括读卡处理器326。

读卡处理器326具有第一端j和第二端k。读卡处理器326的第一端j与第一开关的第二端及第二开关的第二端连接，即读卡处理器326的第一端j与第一通信控制单元322的第二端f及第二通信控制单元324的第二端h连接。读卡处理器326的第二端k用于与CPU52的读取端i连接。读卡电路30工作时，CPU52的读取端i向读卡处理器326的第二端k输出读取信号。读卡处理器326在接收到该读取信号后，若第一开关导通，则读卡处理器326的第一端j通过第一连接单元312与集成电路芯片14进行通信，使读卡处理器326得到通信信号。读卡处理器326在接收到该读取信号后，若第二开关导通，则读卡处理器326的第一端j通过第二连接单元314与集成电路芯片14进行通信，使读卡处理器326得到通信信号。读卡处理器326可以将该通信信号输出至CPU52的读取端i。CPU52通过读取通信信号达到读取集成电路芯片14的目的。

在一些实施例中，如图4所示，读卡电路30包括：检测模块330。

检测模块330用于在与集成电路卡10的卡片12接触时生成插入检测信号。在一些具体的实施例中，检测模块330可以是带电的金属导体。如此，当卡片12与检测模块330接触时，会引起检测模块330上的电荷量的变化。该电荷量的变化即可以是插入检测信号。在另一具体的实施例中，检测模块330可以是物理开关。如此，当卡片12与检测模块330接触时，会触发该物理开关使其闭合，从而使检测模块330中产生电信号。该电信号即可以是插入检测信号。

检测模块330与读卡处理器326的输入端m连接，从而在生成插入检测信号后，将插入检测信号发送至读卡处理器326。读卡处理器326用于在接收到插入检测信号时向CPU52发送指示信号。该指示信号用于指示CPU52从输出端n输出第一电平信号或第二电平信号。其中，第一电平信号用于控制第一开关导通且控制第二开关关断，即控制第一通信控制单元322工作且控制第二通信控制单元324不工作。第二电平信号用于控制第一开关关断且控制第二开关导通，即控制第一通信控制单元322不工作且控制第二通信控制单元324工作。

图5是本申请实施例提供的一种读卡器40的结构示意图。在图5所示的实施例中，示出了读卡电路30的通信控制模块320的第一种可能的实现方式，并示出了卡座。

首先对图5中的各物理器件进行介绍：

在图5所示的实施例中，ICC1为卡座，其包括连接模块310和检测模块330。芯片U2包括第一开关和第二开关。芯片U1为读卡处理器326。

卡座ICC1的共具有16个引脚。其中，卡座ICC1的1号脚与芯片U2的1号脚之间连接的导线、卡座ICC1的2号脚与芯片U2的5号脚之间连接的导线、卡座ICC1的3号脚与芯片U2的9号脚之间连接的导线，以及卡座ICC1的6号脚与芯片U2的13号脚之间连接的导线共同构成第一连接单元312。卡座ICC1的7号脚与芯片U2的15号脚之间连接的导线、卡座ICC1的8号脚与芯片U2的3号脚之间连接的导线、卡座ICC1的9号脚与芯片U2的7号脚之间连接的导线，以及卡座ICC1的12号脚与芯片U2的11号脚之间连接的导线共同构成第二连接单元314。卡座ICC1的5号脚、11号脚空置。卡座ICC1的4号脚、10号脚、13号脚、14号脚、15号脚连接地线GND。卡座ICC1的16号脚为检测模块330，用于输出插入检测信号。

卡座ICC1还具有相对的第一板面410和第二板面420。第一板面410和第二板面420夹设形成用于插入集成电路卡10的卡槽402，第一连接单元312的第一端位于第一板面410，第二连接单元314的第一端位于第二板面420。如此，当集成电路卡10插入卡槽402时，集成电路卡10的集成电路芯片14与第一连接单元312的第一端或第二连接单元314的第一端连接。

芯片U2包括第一开关和第二开关。其中，第一开关是由四个同时导通或关断的开关所组成的开关组。这四个开关分别连接于芯片U2的1号脚与16号脚之间、5号脚与4号脚之间、9号脚与8号脚之间，以及13号脚与12号脚之间。也就是说，芯片U2的1号脚、5号脚、9号脚和13号脚构成第一开关的第一端；芯片U2的16号脚、4号脚、8号脚和12号脚构成第一开关的第二端。第二开关也是由四个同时导通或关断的开关所组成的开关组。这四个开关分别连接于芯片U2的15号脚与16号脚之间、3号脚与4号脚之间、7号脚与8号脚之间，以及11号脚与12号脚之间。也就是说，芯片U2的15号脚、3号脚、7号脚和11号脚构成第二开关的第一端；芯片U2的16号脚、4号脚、8号脚和12号脚构成第二开关的第二端。如此，当第一开关导通时，第一连接单元312中的四根导线通过芯片U2与芯片U1连接。当第二开关导通时，第二连接单元314中的四根导线通过芯片U2与芯片U1连接。其中，第一开关中的四个开关可以是栅极连接在一起的N型MOS(metal-oxide-semiconductor，金属氧化物半导体)管，且四个N型MOS管的栅极均连接在芯片U2的2号脚。第二开关中的四个开关可以是栅极连接在一起的P型MOS管，且四个P型MOS管的栅极均连接在芯片U2的2号脚。如此，当芯片U2的2号脚输入第一电平信号时，第一开关导通，第二开关关断。反之，当芯片U2的2号脚输入第二电平信号时，第一开关关断，第二开关导通。芯片U2的14号脚与电源VCC连接，并通过电容C6连接至地线GND，以输入稳定的电压。芯片U2的6号脚与地线GND连接。

芯片U1为读卡处理器326。其中，芯片U1的1号脚、3号脚、7号脚、8号脚、9号脚、10号脚和12号脚为读卡处理器326的第二端k，用于与CPU52的读取端i连接。CPU52的读取端i包括CPU52的1号脚、2号脚、3号脚、4号脚、5号脚、6号脚和7号脚。芯片U1的22号脚、23号脚、24号脚和28号脚为读卡处理器326的第一端j，用于与第一开关的第二端及第二开关的第二端连接，即用于与芯片U2的16号脚、4号脚、8号脚和12号脚连接。芯片U1的30号脚为读卡处理器326的输入端，与卡座ICC1的16号脚连接。芯片U1的2号脚通过电阻R3连接电源VDD，芯片U1的4号脚连接电源VDD，芯片U1的5号脚通过电阻R4连接电源VDD，电容C5连接于电源VDD与地线GND之间。芯片U1的6号脚、11号脚连接地线GND，13号脚、21号脚、26号脚、27号脚、31号脚和32号脚空置，14号脚通过电容C2连接至地线GND。芯片U1的15号脚通过电容C1连接至芯片U1的20号脚。芯片U1的16号脚、33号脚、25号脚连接至地线GND。芯片U1的17号脚通过电容C3连接至19号脚，18号脚通过电感L1连接至电源VDD，电容C4连接于电感L1与地线GND之间。芯片U1的29号脚通过电阻R5连接至电源VDD。

读卡器40工作时，集成电路卡10插入卡槽402。此时，卡片12触发检测模块330，即检测模块330与卡片12接触，卡座ICC1的16号脚输出插入检测信号至芯片U1的30号脚。芯片U1接收到插入检测信号后，通过其1号脚、3号脚、7号脚、8号脚、9号脚、10号脚、12号脚中的一个或多个输出指示信号至CPU52。CPU52接收到该指示信号时，先从CPU52的8号脚输出第一电平信号至芯片U2的2号脚，从而控制芯片U2的1号脚与16号脚导通、5号脚与4号脚导通、9号脚与8号脚导通，以及13号脚与12号脚导通。

从CPU52的8号脚输出第一电平信号时开始，CPU52从其1号脚、2号脚、3号脚、4号脚、5号脚、6号脚、7号脚中的一个或多个输出读取信号至芯片U1。读取信号可以是扫描信号等，用于控制芯片U1工作。

此时，若集成电路卡10插入卡槽402时，集成电路芯片14与第一板面410贴合，则芯片U1在接收到读取信号后，即可通过芯片U2的1号脚、5号脚、9号脚和13号脚与集成电路芯片14进行通信并得到通信信号。芯片U1将该通信信号输出至CPU52后，CPU52即可完成对集成电路芯片14的读取。任务结束。

若集成电路卡10插入卡槽402时，集成电路芯片14与第二板面420贴合，则芯片U1在接收到读取信号后，通过芯片U2的1号脚、5号脚、9号脚和13号脚无法与集成电路芯片14进行通信，得不到通信信号，CPU52读取不到集成电路芯片14。若CPU52在预设时长(如3秒钟)内未读取到集成电路芯片14，则CPU52的8号脚输出第二电平信号至芯片U2的2号脚，从而控制芯片U2的15号脚与16号脚导通、3号脚与4号脚导通、7号脚与8号脚导通，以及11号脚与12号脚导通。如此，芯片U1可以通过芯片U2的15号脚、3号脚、7号脚和11号脚与集成电路芯片14进行通信并得到通信信号。芯片U1将该通信信号输出至CPU52后，CPU52即可完成对集成电路芯片14的读取。任务结束。由此可见，该读卡器40不仅可以对卡片12为塑料材质的集成电路卡10进行双面读卡，且可以对卡片12为金属材质的集成电路卡10进行双面读卡。

在上述实施例中，第一电平信号用于控制第一开关导通，并控制第二开关关断，第一开关包括四个N型MOS管，第二电平信号用于控制第二开关导通，并控制第一开关关断，第二开关包括四个P型MOS管。也就是说，第一电平信号为高电平信号，第二电平信号为低电平信号。在其他一些实施例中，也可以第一电平信号为低电平信号，第二电平信号为高电平信号。

在上述实施例中，CPU52在接收到指示信号时，先输出第一电平信号，若在预设时长内读取到集成电路芯片14则任务结束。若在预设时长内未读取到集成电路芯片14，再输出第二电平信号。在其他一些实施例中，CPU52在接收到指示信号时，也可以先输出第二电平信号，若在预设时长内读取到集成电路芯片14则任务结束。若在预设时长内未读取到集成电路芯片14，再输出第一电平信号。

在第二种可能的实现方式中：

在一些实施例中，如图6所示，第一通信控制单元322可以包括第一读卡处理器，第二通信控制单元324可以包括第二读卡处理器。

第一读卡处理器具有第一端和第二端。第一读卡处理器的第一端即为第一通信控制单元322的第一端e，用于与第一连接单元312的第二端b连接。第一读卡处理器的第二端即为第一通信控制单元322的第二端f，用于与CPU52的读取端i连接。

第二读卡处理器具有第一端和第二端。第二读卡处理器的第一端即为第二通信控制单元324的第一端g，用于与第二连接单元314的第二端d连接。第二读卡处理器的第二端即为第二通信控制单元324的第二端h，用于与CPU52的读取端i连接。

第一读卡处理器和第二读卡处理器为相同的处理器。在同一时刻，第一读卡处理器和第二读卡处理器中的一个工作。读卡电路30工作时，CPU52的读取端i向第一读卡处理器的第二端和第二读卡处理器的第二端输出读取信号。若第一读卡处理器处于工作状态，则第一读卡处理器通过第一连接单元312与集成电路芯片14进行通信，使读卡处理器326得到通信信号。若第二读卡处理器处于工作状态，则第二读卡处理器通过第二连接单元314与集成电路芯片14进行通信，使读卡处理器326得到通信信号。第一读卡处理器和第二读卡处理器可以将该通信信号输出至CPU52的读取端i。CPU52通过读取通信信号达到读取集成电路芯片14的目的。

在一些实施例中，如图7所示，读卡电路30还包括：检测模块330。

检测模块330用于在与集成电路卡10的卡片12接触时生成插入检测信号。在一些具体的实施例中，检测模块330可以是带电的金属导体。如此，当卡片12与检测模块330接触时，会引起检测模块330上的电荷量的变化。该电荷量的变化即可以是插入检测信号。在另一具体的实施例中，检测模块330可以是物理开关。如此，当卡片12与检测模块330接触时，会触发该物理开关使其闭合，从而使检测模块330中产生电信号。该电信号即可以是插入检测信号。

检测模块330与第一读卡处理器的输入端p和第二读卡处理器的输入端q连接，从而在生成插入检测信号后，将插入检测信号发送至第一读卡处理器和第二读卡处理器。第一读卡处理器和第二读卡处理器均用于在接收到插入检测信号时向CPU52发送指示信号。该指示信号用于指示CPU52从输出端n输出第一电平信号或第二电平信号。其中，第一电平信号用于控制第一读卡处理器工作且控制第二读卡处理器不工作，即控制第一通信控制单元322工作且控制第二通信控制单元324不工作。第二电平信号用于控制第一读卡处理器不工作且控制第二读卡处理器工作，即控制第一通信控制单元322不工作且控制第二通信控制单元324工作。

在一些实施例中，如图8所示，读卡电路30还包括：电平转换模块340。

电平转换模块340具有第一端t、第二端v、第三端x和第四端y。电平转换模块340的第一端t用于与CPU52的输出端n连接，且CPU52的输出端n与第一读卡处理器的控制端r连接，电平转换模块340的第二端v与第二读卡处理器的控制端s连接，电平转换模块340的第三端x用于与电源VDD连接，电平转换模块340的第四端y用于与地线GND连接。电平转换模块340的第一端t输入第一电平信号时，电平转换模块340的第二端v输出第二电平信号；电平转换模块340的第一端t输入第二电平信号时，电平转换模块340的第二端v输出第一电平信号。这里的第一电平信号可以是高电平信号和低电平信号中的一个，第二电平信号可以是高电平信号和低电平信号中的另一个。

图9是本申请实施例提供的另一种读卡器40的结构示意图。在图6所示的实施例中，示出了读卡电路30的通信控制模块320的第二种可能的实现方式，并示出了卡座。

首先对图9中的各物理器件进行介绍：

在图9所示的实施例中，ICC2为卡座，其包括连接模块310和检测模块330。卡座ICC2的结构与上述的卡座ICC1相同。芯片U3为第一读卡处理器，芯片U4为第二读卡处理器。芯片U3的结构和芯片U4的结构与上述的芯片U1的结构相同。

卡座ICC2的共具有16个引脚。其中，卡座ICC2的1号脚与芯片U3的22号脚之间连接的导线、卡座ICC2的2号脚与芯片U3的23号脚之间连接的导线、卡座ICC2的3号脚与芯片U3的24号脚之间连接的导线，以及卡座ICC2的6号脚与芯片U3的28号脚之间连接的导线共同构成第一连接单元312。卡座ICC2的7号脚与芯片U4的22号脚之间连接的导线、卡座ICC2的8号脚与芯片U4的23号脚之间连接的导线、卡座ICC2的9号脚与芯片U4的24号脚之间连接的导线，以及卡座ICC2的12号脚与芯片U4的28号脚之间连接的导线共同构成第二连接单元314。卡座ICC2的5号脚、11号脚空置。卡座ICC2的4号脚、10号脚、13号脚、14号脚、15号脚连接地线GND。卡座ICC2的16号脚为检测模块330，用于输出插入检测信号。

芯片U3为第一读卡处理器。其中，芯片U3的1号脚、3号脚、7号脚、8号脚、9号脚、10号脚和12号脚为第一读卡处理器的第二端，用于与CPU52的读取端i连接。CPU52的读取端i包括CPU52的1号脚、2号脚、3号脚、4号脚、5号脚、6号脚和7号脚。芯片U3的22号脚、23号脚、24号脚和28号脚为第一读卡处理器的第一端。芯片U3的30号脚为第一读卡处理器的输入端p，与卡座ICC2的16号脚连接。芯片U3的29号脚为第一读卡处理器的控制端r，用于与CPU52的输出端n，即CPU52的8号脚连接。芯片U3的2号脚通过电阻R6连接电源VDD，芯片U3的4号脚连接电源VDD，芯片U3的5号脚通过电阻R7连接电源VDD，电容C7连接于电源VDD与地线GND之间。芯片U3的6号脚、11号脚连接地线GND，13号脚、21号脚、26号脚、27号脚、31号脚和32号脚空置，14号脚通过电容C8连接至地线GND。芯片U3的15号脚通过电容C9连接至芯片U3的20号脚。芯片U3的16号脚、33号脚、25号脚连接至地线GND。芯片U3的17号脚通过电容C10连接至19号脚，18号脚通过电感L2连接至电源VDD，电容C11连接于电感L2与地线GND之间。

芯片U4为第二读卡处理器。其中，芯片U4的1号脚、3号脚、7号脚、8号脚、9号脚、10号脚和12号脚为第二读卡处理器的第二端，用于与CPU52的读取端i连接。CPU52的读取端i包括CPU52的1号脚、2号脚、3号脚、4号脚、5号脚、6号脚和7号脚。芯片U4的22号脚、23号脚、24号脚和28号脚为第二读卡处理器的第一端。芯片U4的30号脚为第二读卡处理器的输入端q，与卡座ICC2的16号脚连接。芯片U4的29号脚为第二读卡处理器的控制端s，用于与CPU52的输出端n，即CPU52的8号脚连接。芯片U4的2号脚通过电阻R8连接电源VDD，芯片U4的4号脚连接电源VDD，芯片U4的5号脚通过电阻R9连接电源VDD，电容C12连接于电源VDD与地线GND之间。芯片U4的6号脚、11号脚连接地线GND，13号脚、21号脚、26号脚、27号脚、31号脚和32号脚空置，14号脚通过电容C13连接至地线GND。芯片U4的15号脚通过电容C14连接至芯片U4的20号脚。芯片U4的16号脚、33号脚、25号脚连接至地线GND。芯片U4的17号脚通过电容C15连接至19号脚，18号脚通过电感L3连接至电源VDD，电容C16连接于电感L3与地线GND之间。

电平转换模块340包括：第一电阻R1、第二电阻R2和第一三极管Q1。第一电阻R1的第一端即为电平转换模块340第一端t，用于与CPU52的输出端n连接，即与CPU52的8号脚连接。第一电阻R1的第二端与第一三极管Q1的基极连接。第二电阻R2的第一端即为电平转换模块340的第三端x，用于与电源VDD连接。第二电阻R2的第二端即为电平转换模块340的第二端v，与第二读卡处理器的控制端s(即芯片U4的29号脚)及第一三极管Q1的集电极连接。第一三极管Q1的发射极即为电平转换模块340的第四端y，与地线GND连接。

对电平转换模块340的工作原理进行说明：第一三极管Q1为高电平导通的P型三极管。以第一电平信号为高电平信号，第二电平信号为低电平信号为例。当CPU52的8号脚输出第一电平信号时，第一三极管Q1导通。此时，电平转换模块340的第二端v，即电阻R2的第二端实际与地线GND连通，因此电平转换模块340的第二端v为低电平信号，即第二电平信号。当CPU52的8号脚输出第二电平信号时，第一三极管Q1截止。此时，电平转换模块340的第二端v，即电阻R2的第二端实际与电源VDD连通，因此电平转换模块340的第二端v为高电平信号，即第一电平信号。

读卡器40工作时，集成电路卡10插入卡槽402。此时，卡片12触发检测模块330，即检测模块330与卡片12接触，卡座ICC2的16号脚输出插入检测信号至芯片U3的30号脚和芯片U4的30号脚。芯片U3和芯片U4中的一个工作。芯片U3和芯片U4(中正在工作的任意一个)接收到插入检测信号后，通过其1号脚、3号脚、7号脚、8号脚、9号脚、10号脚、12号脚中的一个或多个输出指示信号至CPU52。CPU52接收到该指示信号时，先从CPU52的8号脚输出第一电平信号。此时，芯片U3的29号脚输入第一电平信号，芯片U3工作，芯片U4的29号脚输入第二电平信号，芯片U4不工作。

从CPU52的8号脚输出第一电平信号时开始，CPU52从其1号脚、2号脚、3号脚、4号脚、5号脚、6号脚、7号脚中的一个或多个输出读取信号至芯片U3和芯片U4。

此时，若集成电路卡10插入卡槽402时，集成电路芯片14与第一板面410贴合，则芯片U3在接收到读取信号后，即可与集成电路芯片14进行通信并得到通信信号。芯片U3将该通信信号输出至CPU52后，CPU52即可完成对集成电路芯片14的读取。任务结束。

若集成电路卡10插入卡槽402时，集成电路芯片14与第二板面420贴合，则芯片U3在接收到读取信号后，无法与集成电路芯片14进行通信，得不到通信信号，CPU52读取不到集成电路芯片14。若CPU52在预设时长(如3秒钟)内未读取到集成电路芯片14，则CPU52的8号脚输出第二电平信号。此时，芯片U3的29号脚输入第二电平信号，芯片U3不工作，芯片U4的29号脚输入第一电平信号，芯片U4工作。如此，芯片U4在接收到读取信号后，即可与集成电路芯片14进行通信并得到通信信号。芯片U4将该通信信号输出至CPU52后，CPU52即可完成对集成电路芯片14的读取。任务结束。由此可见，该读卡器40不仅可以对卡片12为塑料材质的集成电路卡10进行双面读卡，且可以对卡片12为金属材质的集成电路卡10进行双面读卡。

在上述实施例中，CPU52在接收到指示信号时，先输出第一电平信号，若在预设时长内读取到集成电路芯片14则任务结束。若在预设时长内未读取到集成电路芯片14，再输出第二电平信号。在其他一些实施例中，CPU52在接收到指示信号时，也可以先输出第二电平信号，若在预设时长内读取到集成电路芯片14则任务结束。若在预设时长内未读取到集成电路芯片14，再输出第一电平信号。

在本申请实施例中，当第一通信控制单元322工作，CPU52通过第一连接单元312读取集成电路芯片14时，由于第二通信控制单元324不工作，因此金属卡片12与CPU52的读取端i断开，从而不会因金属卡片12导致第一连接单元312的第一端的多个端子之间短路。反之，当第二通信控制单元324工作，CPU52通过第二连接单元314读取集成电路芯片14时，由于第一通信控制单元322不工作，因此金属卡片12与CPU52的读取端i断开，从而不会因金属卡片12导致第二连接单元314的第一端的多个端子之间短路。如此，该读卡电路30所应用的读卡器40可以实现对卡片12为金属材质的集成电路卡10进行双面读卡。

本申请实施例还提供一种读卡器40，包括卡座和如上述任意一个实施例中的读卡电路30。

具体地，卡座具有相对的第一板面410和第二板面420。第一板面410和第二板面420夹设形成用于插入集成电路卡10的卡槽402。第一连接单元312的第一端位于第一板面410，第二连接单元314的第一端位于第二板面420，以使集成电路卡10插入卡槽402时，集成电路卡10的集成电路芯片14与第一连接单元312的第一端或第二连接单元314的第一端连接。

读卡电路30包括连接模块310和通信控制模块320。连接模块310包括第一连接单元312和第二连接单元314，第一连接单元312的第一端和第二连接单元314的第一端均用于与集成电路卡10的集成电路芯片14连接。通信控制模块320包括第一通信控制单元322和第二通信控制单元324。第一通信控制单元322的第一端与第一连接单元312的第二端连接，第二通信控制单元324的第一端与第二连接单元314的第二端连接，第一通信控制单元322的第二端和第二通信控制单元324的第二端均用于与CPU52的读取端连接。如此，当第一通信控制单元322工作时，CPU52通过第一连接单元312读取集成电路芯片14，或者，当第二通信控制单元324工作时，CPU52通过第二连接单元314读取集成电路芯片14。其中，在同一时刻，第一通信控制单元322和第二通信控制单元324中的一个工作。

在一些实施例中，第一通信控制单元322包括第一开关，第二通信控制单元324包括第二开关，第一开关的第一端与第一连接单元312的第二端连接，第二开关的第一端与第二连接单元314的第二端连接，第一开关的第二端和第二开关的第二端均用于与CPU52的读取端连接。其中，在同一时刻，第一开关和第二开关中的一个导通。

在一些实施例中，通信控制模块320还包括：读卡处理器326。

读卡处理器326的第一端与第一开关的第二端及第二开关的第二端连接，读卡处理器326的第二端用于与CPU52的读取端连接。读卡处理器326用于在接收到CPU52的读取端输出的读取信号后，与集成电路芯片14进行通信，得到通信信号，将通信信号输出至CPU52的读取端。

在一些实施例中，读卡电路30还包括：检测模块330。

检测模块330用于在与集成电路卡10的卡片12接触时生成插入检测信号，检测模块330与读卡处理器326的输入端连接，以将插入检测信号发送给读卡处理器326。

读卡处理器326用于在接收到插入检测信号时向CPU52发送指示信号，指示信号用于指示CPU52输出第一电平信号或第二电平信号。第一电平信号用于控制第一开关导通且控制第二开关关断，第二电平信号用于控制第一开关关断且控制第二开关导通。

在一些实施例中，第一通信控制单元322包括第一读卡处理器，第二通信控制单元324包括第二读卡处理器。

第一读卡处理器的第一端与第一连接单元312的第二端连接，第二读卡处理器的第一端与第二连接单元314的第二端连接，第一读卡处理器的第二端和第二读卡处理器的第二端均用于与CPU52的读取端连接。其中，在同一时刻，第一读卡处理器和第二读卡处理器中的一个工作。

在一些实施例中，读卡电路30还包括：检测模块330。

检测模块330用于在与集成电路卡10的卡片12接触时生成插入检测信号，检测模块330与第一读卡处理器的输入端和第二读卡处理器的输入端连接，以将插入检测信号发送给第一读卡处理器和第二读卡处理器。

第一读卡处理器和第二读卡处理器均用于在接收到插入检测信号时向CPU52发送指示信号，指示信号用于指示CPU52输出第一电平信号或第二电平信号。第一电平信号用于控制第一读卡处理器工作且控制第二读卡处理器不工作。第二电平信号用于控制第一读卡处理器不工作且控制第二读卡处理器工作。

在一些实施例中，读卡电路30还包括：电平转换模块340。

电平转换模块340的第一端用于与CPU52的输出端连接，且CPU52的输出端与第一读卡处理器的控制端连接，电平转换模块340的第二端与第二读卡处理器的控制端连接，电平转换模块340的第三端用于与电源连接，电平转换模块340的第四端用于与地线连接。

电平转换模块340的第一端输入第一电平信号时，电平转换模块340的第二端输出第二电平信号。电平转换模块340的第一端输入第二电平信号时，电平转换模块340的第二端输出第一电平信号。

在一些实施例中，电平转换模块340包括：第一电阻、第二电阻和第一三极管。

第一电阻的第一端用于与CPU52的输出端连接，第一电阻的第二端与第一三极管的基极连接。第二电阻的第一端用于与电源连接，第二电阻的第二端与第二读卡处理器的控制端及第一三极管的集电极连接。第一三极管的发射极与地线连接。

在本申请实施例中，当第一通信控制单元322工作，CPU52通过第一连接单元312读取集成电路芯片14时，由于第二通信控制单元324不工作，因此卡片12与CPU52的读取端断开。这种情况下，即使卡片12为金属材质，也不会因金属的卡片12导致第一连接单元312的第一端的多个端子之间短路。反之，当第二通信控制单元324工作，CPU52通过第二连接单元314读取集成电路芯片14时，由于第一通信控制单元322不工作，因此卡片12与CPU52的读取端断开。这种情况下，即使卡片12为金属材质，也不会因金属的卡片12导致第二连接单元314的第一端的多个端子之间短路。如此，该读卡电路30所应用的读卡器40不仅可以实现对卡片12为塑料材质的集成电路卡10进行双面读卡，还可以实现对卡片12为金属材质的集成电路卡10进行双面读卡。

本申请实施例还提供一种读卡系统，包括CPU52和如上述任意一个实施例中的读卡电路30。

其中，CPU52用于：输出第一电平信号至第一通信控制单元322的控制端和第二通信控制单元324的控制端，以控制第一通信控制单元322和第二通信控制单元324中的一个工作；若输出第一电平信号后的预设时长内，CPU52未读取到集成电路芯片14，则输出第二电平信号至第一通信控制单元322的控制端和第二通信控制单元324的控制端，以控制第一通信控制单元322和第二通信控制单元324中的另一个工作。这里的第一电平信号可以是高电平信号和低电平信号中的一个，第二电平信号可以是高电平信号和低电平信号中的另一个。

在本申请实施例中，当第一通信控制单元322工作，CPU52通过第一连接单元312读取集成电路芯片14时，由于第二通信控制单元324不工作，因此卡片12与CPU52的读取端断开。这种情况下，即使卡片12为金属材质，也不会因金属的卡片12导致第一连接单元312的第一端的多个端子之间短路。反之，当第二通信控制单元324工作，CPU52通过第二连接单元314读取集成电路芯片14时，由于第一通信控制单元322不工作，因此卡片12与CPU52的读取端断开。这种情况下，即使卡片12为金属材质，也不会因金属的卡片12导致第二连接单元314的第一端的多个端子之间短路。如此，该读卡电路30所应用的读卡器40不仅可以实现对卡片12为塑料材质的集成电路卡10进行双面读卡，还可以实现对卡片12为金属材质的集成电路卡10进行双面读卡。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种读卡电路，其特征在于，包括：连接模块和通信控制模块；

所述连接模块包括第一连接单元和第二连接单元，所述第一连接单元的第一端和所述第二连接单元的第一端均用于与集成电路卡的集成电路芯片连接；

所述通信控制模块包括第一通信控制单元和第二通信控制单元，所述第一通信控制单元的第一端与所述第一连接单元的第二端连接，所述第二通信控制单元的第一端与所述第二连接单元的第二端连接，所述第一通信控制单元的第二端和所述第二通信控制单元的第二端均用于与中央处理器的读取端连接，以当所述第一通信控制单元工作时，所述中央处理器通过所述第一连接单元读取所述集成电路芯片，或者，当所述第二通信控制单元工作时，所述中央处理器通过所述第二连接单元读取所述集成电路芯片；其中，在同一时刻，所述第一通信控制单元和所述第二通信控制单元中的一个工作。

2.如权利要求1所述的读卡电路，其特征在于，所述第一通信控制单元包括第一开关，所述第二通信控制单元包括第二开关，所述第一开关的第一端与所述第一连接单元的第二端连接，所述第二开关的第一端与所述第二连接单元的第二端连接，所述第一开关的第二端和所述第二开关的第二端均用于与所述中央处理器的读取端连接；其中，在同一时刻，所述第一开关和所述第二开关中的一个导通。

3.如权利要求2所述的读卡电路，其特征在于，所述通信控制模块还包括：读卡处理器；

所述读卡处理器的第一端与所述第一开关的第二端及所述第二开关的第二端连接，所述读卡处理器的第二端用于与所述中央处理器的读取端连接，所述读卡处理器用于在接收到所述中央处理器的读取端输出的读取信号后，与所述集成电路芯片进行通信，得到通信信号，将所述通信信号输出至所述中央处理器的读取端。

4.如权利要求3所述的读卡电路，其特征在于，所述读卡电路还包括：检测模块；

所述检测模块用于在与所述集成电路卡的卡片接触时生成插入检测信号，所述检测模块与所述读卡处理器的输入端连接，以将所述插入检测信号发送给所述读卡处理器；

所述读卡处理器用于在接收到所述插入检测信号时向所述中央处理器发送指示信号，所述指示信号用于指示所述中央处理器输出第一电平信号或第二电平信号，所述第一电平信号用于控制所述第一开关导通且控制所述第二开关关断，所述第二电平信号用于控制所述第一开关关断且控制所述第二开关导通。

5.如权利要求1所述的读卡电路，其特征在于，所述第一通信控制单元包括第一读卡处理器，所述第二通信控制单元包括第二读卡处理器；

所述第一读卡处理器的第一端与所述第一连接单元的第二端连接，所述第二读卡处理器的第一端与所述第二连接单元的第二端连接，所述第一读卡处理器的第二端和所述第二读卡处理器的第二端均用于与所述中央处理器的读取端连接；其中，在同一时刻，所述第一读卡处理器和所述第二读卡处理器中的一个工作。

6.如权利要求5所述的读卡电路，其特征在于，所述读卡电路还包括：检测模块；

所述检测模块用于在与所述集成电路卡的卡片接触时生成插入检测信号，所述检测模块与所述第一读卡处理器的输入端和所述第二读卡处理器的输入端连接，以将所述插入检测信号发送给所述第一读卡处理器和所述第二读卡处理器；

所述第一读卡处理器和所述第二读卡处理器均用于在接收到所述插入检测信号时向所述中央处理器发送指示信号，所述指示信号用于指示所述中央处理器输出第一电平信号或第二电平信号，所述第一电平信号用于控制所述第一读卡处理器工作且控制所述第二读卡处理器不工作；所述第二电平信号用于控制所述第一读卡处理器不工作且控制所述第二读卡处理器工作。

7.如权利要求6所述的读卡电路，其特征在于，所述读卡电路还包括：电平转换模块；

所述电平转换模块的第一端用于与所述中央处理器的输出端连接，且所述中央处理器的输出端与所述第一读卡处理器的控制端连接，所述电平转换模块的第二端与所述第二读卡处理器的控制端连接，所述电平转换模块的第三端用于与电源连接，所述电平转换模块的第四端用于与地线连接；

所述电平转换模块的第一端输入所述第一电平信号时，所述电平转换模块的第二端输出所述第二电平信号；所述电平转换模块的第一端输入所述第二电平信号时，所述电平转换模块的第二端输出所述第一电平信号。

8.如权利要求7所述的读卡电路，其特征在于，所述电平转换模块包括：第一电阻、第二电阻和第一三极管；

所述第一电阻的第一端用于与所述中央处理器的输出端连接，所述第一电阻的第二端与所述第一三极管的基极连接；

所述第二电阻的第一端用于与所述电源连接，所述第二电阻的第二端与所述第二读卡处理器的控制端及所述第一三极管的集电极连接；

所述第一三极管的发射极与地线连接。

9.一种读卡器，其特征在于，包括卡座和如权利要求1至8任意一项所述的读卡电路；

所述卡座具有相对的第一板面和第二板面，所述第一板面和所述第二板面夹设形成用于插入所述集成电路卡的卡槽，所述第一连接单元的第一端位于所述第一板面，所述第二连接单元的第一端位于所述第二板面，以使所述集成电路卡插入所述卡槽时，所述集成电路卡的集成电路芯片与所述第一连接单元的第一端或所述第二连接单元的第一端连接。

10.一种读卡系统，其特征在于，包括中央处理器和如权利要求1至8任意一项所述的读卡电路；

所述中央处理器用于：输出第一电平信号至所述第一通信控制单元的控制端和所述第二通信控制单元的控制端，以控制所述第一通信控制单元和所述第二通信控制单元中的一个工作；若输出所述第一电平信号后的预设时长内，所述中央处理器未读取到所述集成电路芯片，则输出第二电平信号至所述第一通信控制单元的控制端和所述第二通信控制单元的控制端，以控制所述第一通信控制单元和所述第二通信控制单元中的另一个工作。

Images