CN113721942B - 显示装置驱动系统及显示装置 - Google Patents

Abstract

本申请公开一种显示装置驱动系统及显示装置。显示装置驱动系统包括待烧录单元、电源管理集成芯片以及控制单元。待烧录单元具有写保护引脚。电源管理集成芯片具有使能引脚。控制单元具有控制端、输入端以及输出端。控制端与写保护引脚电性连接，输入端接地，输出端与所述使能引脚电性连接。当待烧录单元处于烧录状态时，控制单元用于在写保护引脚输出的信号的控制下，通过输出端输出低电位信号至使能引脚，则电源管理集成芯片处于非工作状态。本申请通过在待烧录单元和电源管理集成芯片之间设置控制单元，从而保证在待烧录单元处于烧录状态时，显示装置的显示画面为黑画面，避免出现画面异常。

Description

显示装置驱动系统及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示装置驱动系统及显示装置。

背景技术

随着显示技术的逐渐发展，对显示装置的设计需求也越来越多。在很多设计中，均需要对驱动芯片烧录代码(code)。通常，在烧录code时，会出现画面异常现象，且画面常亮时无法判断code是否烧录成功。

发明内容

本申请提供一种显示装置驱动系统及显示装置，以解决现有技术中，当待烧录单元处于烧录状态时，出现显示画面异常的技术问题。

本申请提供一种显示装置驱动系统，其包括：

待烧录单元，所述待烧录单元具有写保护引脚；

电源管理集成芯片，所述电源管理集成芯片具有使能引脚；

控制单元，所述控制单元具有控制端、输入端以及输出端，所述控制端与所述写保护引脚电性连接，所述输入端接地，所述输出端与所述使能引脚电性连接；

当所述待烧录单元处于烧录状态时，所述控制单元用于在所述写保护引脚输出的信号的控制下，通过所述输出端输出低电位信号至所述使能引脚，所述电源管理集成芯片处于非工作状态。

可选的，在本申请一些实施例中，所述控制单元包括一晶体管，所述晶体管的栅极与所述控制端电性连接，所述晶体管的源极与所述输入端电性连接，所述晶体管的漏极与所述输出端电性连接。

可选的，在本申请一些实施例中，所述控制单元包括一三态门，所述三态门的门极与所述控制端电性连接，所述三态门的第一极与所述输入端电性连接，所述三态门的第二极与所述输出端电性连接。

可选的，在本申请一些实施例中，所述待烧录单元包括第一驱动芯片和第二驱动芯片，所述第一驱动芯片具有所述第一写保护引脚，所述第二驱动芯片具有所述第二写保护引脚；

所述控制端包括第一控制端和第二控制端，所述第一写保护引脚与所述第一控制端电性连接，所述第二写保护引脚与所述第二控制端电性连接。

可选的，在本申请一些实施例中，所述待烧录单元包括第一驱动芯片，所述第一驱动芯片具有第一写保护引脚和第二写保护引脚；

所述控制端包括第一控制端和第二控制端，所述第一写保护引脚与所述第一控制端电性连接，所述第二写保护引脚与所述第二控制端电性连接。

可选的，在本申请一些实施例中，所述控制单元包括第一二极管、第二二极管以及晶体管；

所述第一二极管的正极与所述第一写保护引脚电性连接，所述第二二极管的正极与所述第二写保护引脚电性连接，所述第一二极管的负极、所述第二二极管的负极以及所述晶体管的栅极电性连接于控制节点，所述晶体管的源极与所述输入端电性连接，所述晶体管的漏极与所述输出端电性连接。

可选的，在本申请一些实施例中，所述控制单元包括第一晶体管和第二晶体管；

所述第一晶体管的栅极与所述第一控制端电性连接，所述第二晶体管的栅极与所述第二控制端电性连接，所述第一晶体管的源极和所述第二晶体管的源极均与所述输入端电性连接，所述第一晶体管的漏极和所述第二晶体管的漏极均与所述输出端电性连接。

可选的，在本申请一些实施例中，所述显示装置驱动系统还包括I2C总线和SPI总线，所述I2C总线与所述SPI总线均与所述待烧录单元连接，所述I2C总线与所述SPI总线的烧录时序不同。

可选的，在本申请一些实施例中，当所述待烧录单元烧录完成时，所述控制单元用于在所述写保护引脚输出的信号的控制下关闭，所述使能引脚的电位置高，所述电源管理集成芯片处于工作状态。

相应的，本申请还提供一种显示装置，其包括显示面板以及与所述显示面板连接的显示装置驱动系统，所述显示装置驱动系统为上述任一项所述的显示装置驱动系统。

本申请公开一种显示装置驱动系统及显示装置。显示装置驱动系统包括待烧录单元、电源管理集成芯片以及控制单元。待烧录单元具有写保护引脚。电源管理集成芯片具有使能引脚。控制单元具有控制端、输入端以及输出端。控制端与写保护引脚电性连接，输入端接地，输出端与所述使能引脚电性连接。本申请通过在待烧录单元和电源管理集成芯片之间设置控制单元，当待烧录单元处于烧录状态时，控制单元可以在写保护引脚输出的信号的控制下，通过输出端输出低电位信号至使能引脚，从而使电源管理集成芯片处于非工作状态，不再输出电源电压至显示装置。进而使得在待烧录单元处于烧录状态时，显示装置的显示画面为黑画面，避免出现画面异常。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的显示装置驱动系统的结构示意图；

图2是本申请提供的显示装置驱动系统的第一电路结构示意图；

图3是本申请提供的显示装置驱动系统的第二电路结构示意图；

图4是本申请提供的显示装置驱动系统的第三电路结构示意图；

图5是本申请提供的显示装置驱动系统的第四电路结构示意图；

图6是本申请提供的显示装置驱动系统的第五电路结构示意图；

图7是本申请提供的显示装置的一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明与解释本申请，并不用于限制本申请。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。

本申请提供一种显示装置驱动系统及显示装置，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。

请参阅图1，图1是本申请提供的显示装置驱动系统的结构示意图。在本申请中，显示装置驱动系统100包括待烧录单元101、电源管理集成芯片102以及控制单元103。待烧录单元101具有写保护引脚WP。电源管理集成芯片102具有使能引脚EN。控制单元103具有控制端A、输入端B以及输出端C。控制端A与写保护引脚WP电性连接。输入端B接地。输出端C与使能引脚EN电性连接。当待烧录单元101处于烧录状态时，控制单元103用于在写保护引脚WP输出的信号的控制下，通过输出端C输出低电位信号至使能引脚EN。电源管理集成芯片102处于非工作状态。

其中，待烧录单元101可以包括时序控制芯片(Timer Control Register,TCON)、伽马芯片(GAMMAIC)等显示装置中需要烧录code的驱动芯片。其中，时序控制芯片、伽马芯片等中的代码需要被烧录或者被调试，以实现驱动显示装置的功能。

其中，写保护引脚WP输出的信号可以是高电平电压也可以是低电平电压，具体可根据控制单元103的具体电路结构进行设定，本申请以下实施例将进行详细描述。

可以理解的是，电源管理集成芯片(Power Management IC,PMIC)102用于为显示装置提供显示所需的电源电压等。当电源管理集成芯片102处于工作状态时，电源管理集成芯片102正常输出电源电压等工作电压至显示装置，显示装置进行画面显示。当电源管理集成芯片102处于非工作状态时，电源管理集成芯片102不再正常输出工作电压，使得显示装置显示黑画面。

由此，本申请在待烧录单元101和电源管理集成芯片102之间设置控制单元103。当待烧录单元101处于烧录状态时，待烧录单元101的写保护引脚WP的电位被置高或者置底，从而输出一高电平信号或低电平信号。控制单元103可以在写保护引脚WP输出的信号的控制下，通过输出端C输出低电位信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压至显示装置。进而使得在待烧录单元101处于烧录状态时，显示装置的显示画面为黑画面，避免出现画面异常。

此外，当待烧录单元101正常烧录时，控制单元103根据写保护引脚WP输出的信号，控制电位电源管理集成芯片102处于非工作状态，显示装置显示黑画面。若待烧录单元101烧录异常，则写保护引脚WP的电位会改变，控制单元103的状态相应改变，电源管理集成芯片102不会控制显示装置显示黑画面。由此，可以判断待烧录单元101是否烧录正常。

请参阅图2，图2是本申请提供的显示装置驱动系统的第一电路结构示意图。在本申请实施例中，控制单元103包括晶体管T0。晶体管T0的栅极与控制端A电性连接。晶体管T0的源极与输入端B电性连接。晶体管T0的漏极与输出端C电性连接。

需要说明的是，本申请实施例中采用的晶体管可以是薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按照图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本申请实施例所采用的晶体管可以是N型晶体管或P型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止；P型晶体管为在栅极为低电平时导通，在栅极为高电平时截止。

具体的，本申请各实施例均以晶体管为N型晶体管为例进行说明，但不能理解为对本申请的限定。

当待烧录单元101处于烧录状态时，写保护引脚WP的电位被拉高。此时，晶体管T0的栅极接收写保护引脚WP输出的高电平信号，晶体管T0打开。由于晶体管T0的源极接地。晶体管T0的漏极输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。当待烧录单元101烧录完成时，写保护引脚WP的电位被拉低。此时，晶体管T0的栅极接收低电平信号，晶体管T0关闭。使能引脚EN的电位重新被拉高至高电位，使得电源管理集成芯片102处于工作状态，正常输出工作电压。其中，使能引脚EN的电位被置高的上拉电路为电源管理集成芯片102内的逻辑电路，在此不做赘述。

请参阅图3，图3是本申请提供的显示装置驱动系统的第二电路结构示意图。与图2所示的显示装置驱动系统100的不同之处在于，在本申请实施例中，控制单元103包括一三态门TS。三态门TS的门极与控制端A电性连接。三态门TS的第一极与输入端B电性连接。三态门TS的第二极与输出端C电性连接。

需要说明的是，在本申请实施例中，三态门TS为高电平使能。也即，当门极的电位为高电平时，三态门TS导通。当门极的电位为低电平时，三态门TS关闭。但本申请实施例不能理解为对本申请的限定。

具体的，当待烧录单元101处于烧录状态时，写保护引脚WP的电位被拉高。此时，三态门TS的门极接收高电平信号，三态门TS打开。由于三态门TS的第一极接地。三态门TS的第二极输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。当待烧录单元101处于驱动模式时，写保护引脚WP的电位被拉低。此时，三态门TS的门极接收低电平信号，三态门TS关闭。使能引脚EN的电位重新被拉高至高电位，使得电源管理集成芯片102处于工作状态，正常输出工作电压。

需要说明的是，待烧录单元101可能包括多个驱动芯片。则在不同驱动芯片进行烧录时，均需要保证电源管理集成芯片102处于非工作状态。或者同一驱动芯片在进行不同种类的烧录时，也需要分别保证电源管理集成芯片102处于非工作状态。

对此，请参阅图4，图4是本申请提供的显示装置驱动系统的第三电路结构示意图。在本申请一些实施例中，待烧录单元101包括第一驱动芯片1011和第二驱动芯片1012。第一驱动芯片1011具有第一写保护引脚WP1。第二驱动芯片1012具有第二写保护引脚WP2。

此时，控制端A包括第一控制端A1和第二控制端A2。第一写保护引脚WP1与第一控制端A1电性连接。第二写保护引脚WP2与第二控制端A2电性连接。该设置使得第一驱动芯片1011和第二驱动芯片1012处于烧录状态时，均可通过控制单元103控制电源管理集成芯片102的工作状态。

当然，待烧录单元101并不限于仅包括第一驱动芯片1011和第二驱动芯片1012。本申请对此不做具体限定。

具体的，如图4所示，与图2所示的显示装置驱动系统100的不同之处在于，在本申请实施例中，控制单元103包括第一二极管D1、第二二极管D2以及晶体管T0。

其中，第一二极管D1的正极与第一写保护引脚WP1电性连接。第二二极管D2的正极与第二写保护引脚WP2电性连接。第一二极管D1的负极、第二二极管D2的负极以及晶体管T0的栅极均电性连接于控制节点G。晶体管T0的源极与输入端B电性连接。晶体管T0的漏极与输出端C电性连接。

其中，第一驱动芯片1011和第二驱动芯片1012为不同的芯片。比如，第一驱动芯片1011是伽马芯片，第二驱动芯片1012是时序控制芯片。但本申请并不限定于此。

当第一驱动芯片1011处于烧录状态时，第一写保护引脚WP1的电位被拉高。第一二极管D1导通。控制节点G的电位被拉高。晶体管T0的栅极接收该高电平信号，晶体管T0打开。由于晶体管T0的源极接地。输出端C输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。则显示装置的显示画面为黑画面。

同理，当第二驱动芯片1012处于烧录状态时，第二写保护引脚WP2的电位被拉高。第二二极管D2导通。控制节点G的电位被拉高。此时，晶体管T0的栅极接收该高电平信号，晶体管T0打开。由于晶体管T0的源极接地。输出端C输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。则显示装置的显示画面为黑画面。

可以理解的是，由于第一二极管D1和第二二极管D2具有单向导通性，本申请实施例通过设置第一二极管D1和第二二极管D2，可以避免第一写保护引脚WP1和第二写保护引脚WP2短接在一起。从而保证烧录正常进行。同时保证第一驱动芯片1011和第二驱动芯片1012在工作过程中相互独立，避免相互影响。

需要说明的是，还可以使用其它具有单向导通性的元件代替第一二极管D1和第二二极管D2，本申请对此不作具体限定。

请参阅图5，图5是本申请提供的显示装置驱动系统的第四电路结构示意图。与图4所示的显示装置驱动系统100的不同之处在于，在本申请实施例中，待烧录单元101包括第一驱动芯片1011。第一驱动芯片1011具有第一写保护引脚WP1和第二写保护引脚WP2。

可以理解的是，对于第一驱动芯片1011可以接受不同方式的烧录。比如，I2C(Inter-Integrated Circuit，集成电路总线，又称为IIC)烧录、SPI(Serial PeripheralInterface，串行外设接口)烧录等。I2C烧录和SPI烧录为本领域技术人员熟知的技术，在此不再赘述。

具体的，I2C既可以用来烧录code也可以用来调试code，还可以用来通信数据。SPI只能用来烧录code，所以会存在用I2C进行调试和通讯时，而又不希望碰到SPI信号的情况。

具体的，显示装置驱动系统100还包括I2C总线和SPI总线。I2C总线与SPI总线均与待烧录单元101连接。其中，I2C总线与SPI总线的烧录时序不同。

由此，本申请在同一驱动芯片，即第一驱动芯片1011中设置第一写保护引脚WP1和第二写保护引脚WP2。利用第一写保护引脚WP1和第二写保护引脚WP2分别对应不同的烧录方式，可以使I2C烧录和ISP烧录在工作过程中相互独立，避免相互影响。

请参阅图6，图6是本申请提供的显示装置驱动系统的第五电路结构示意图。与图2所示的显示装置驱动系统100的不同之处在于，在本申请实施例中，控制单元103包括第一晶体管T1和第二晶体管T2。

其中，第一晶体管T1的栅极与第一控制端A1电性连接。第二晶体管T2的栅极与第二控制端A2电性连接。第一晶体管T1的源极和第二晶体管T2的源极均与输入端B电性连接。第一晶体管T1的漏极和第二晶体管T2的漏极均与输出端电性连C接。

当第一驱动芯片1011处于烧录状态时，第一写保护引脚WP1的电位被拉高。此时，第一晶体管T1的栅极接收该高电平信号，第一晶体管T1打开。由于第一晶体管T1的源极接地。输出端C输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。则显示装置的显示画面为黑画面。

同理，当第二驱动芯片1012处于烧录状态时，第二写保护引脚WP2的电位被拉高。此时，第二晶体管T2的栅极接收该高电平信号，第二晶体管T2打开。由于第二晶体管T2的源极接地。输出端C输出低电平信号至使能引脚EN。使能引脚EN的电位被拉低，使得电源管理集成芯片102处于非工作状态，不再输出工作电压。则显示装置的显示画面为黑画面。

由于，第一写保护引脚WP1和第二写保护引脚WP2分别通过不同的晶体管与使能引脚EN连接。因此，第一写保护引脚WP1和第二写保护引脚WP2之间不存在短路的可能。从而不需要在电路中设置单向导通元件，从而降低了电路的复杂度。

此外，电源管理集成芯片102也可以对应设计两个使能引脚，以分别与第一晶体管T1和第二晶体管T2的漏极相连，上述实施例不能理解为对本申请的限定。

相应的，本申请还提供一种显示装置，其包括显示面板和显示装置驱动系统。显示装置驱动系统与显示面板连接，以提供工作电压至显示面板。其中，该显示装置驱动系统可以是以上任一实施例所述的显示装置驱动系统，具体可参阅以上内容，在此不再赘述。

本申请提供的显示装置可以是智能手机、平板电脑、电子书阅读器、智能手表、摄像机、游戏机等，本申请对此不作限定。

具体的，请参阅图7，图7是本申请提供的显示装置的一种结构示意图。显示装置1000包括显示面板200和显示装置驱动系统100。显示装置驱动系统100可以包括时序控制芯片、伽马芯片、电源管理集成电路(Power Management IC,PMIC)等。显示装置驱动系统100与显示面板200连接，以提供电源电压、驱动信号等至显示面板200。

本申请提供的显示装置包括显示面板200和显示装置驱动系统100。显示装置驱动系统100包括待烧录单元、电源管理集成芯片以及控制单元。待烧录单元具有写保护引脚。电源管理集成芯片具有使能引脚。控制单元具有控制端、输入端以及输出端。控制端与写保护引脚电性连接，输入端接地，输出端与所述使能引脚电性连接。本申请通过在待烧录单元和电源管理集成芯片之间设置控制单元，当待烧录单元处于烧录状态时，控制单元可以在写保护引脚输出的信号的控制下，通过输出端输出低电位信号至使能引脚，从而使电源管理集成芯片处于非工作状态，不再输出工作电压。进而使得在待烧录单元处于烧录状态时，显示装置的显示画面为黑画面，避免出现画面异常，提高显示装置1000的品质。

以上对本申请提供的显示装置驱动系统及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示装置驱动系统，其特征在于，包括：

待烧录单元，所述待烧录单元具有写保护引脚；

电源管理集成芯片，所述电源管理集成芯片具有使能引脚；

控制单元，所述控制单元具有控制端、输入端以及输出端，所述控制端与所述写保护引脚电性连接，所述输入端接地，所述输出端与所述使能引脚电性连接；

当所述待烧录单元处于正常烧录状态时，所述控制单元用于在所述写保护引脚输出的信号的控制下，通过所述输出端输出低电位信号至所述使能引脚，所述电源管理集成芯片处于非工作状态，显示装置显示黑画面；

当所述待烧录单元处于烧录异常状态时，所述写保护引脚输出的信号发生改变，所述控制单元使所述电源管理集成芯片不控制所述显示装置显示黑画面。

2.根据权利要求1所述的显示装置驱动系统，其特征在于，所述控制单元包括一晶体管，所述晶体管的栅极与所述控制端电性连接，所述晶体管的源极与所述输入端电性连接，所述晶体管的漏极与所述输出端电性连接。

3.根据权利要求1所述的显示装置驱动系统，其特征在于，所述控制单元包括一三态门，所述三态门的门极与所述控制端电性连接，所述三态门的第一极与所述输入端电性连接，所述三态门的第二极与所述输出端电性连接。

4.根据权利要求1所述的显示装置驱动系统，其特征在于，所述待烧录单元包括第一驱动芯片和第二驱动芯片，所述第一驱动芯片具有第一写保护引脚，所述第二驱动芯片具有第二写保护引脚；

所述控制端包括第一控制端和第二控制端，所述第一写保护引脚与所述第一控制端电性连接，所述第二写保护引脚与所述第二控制端电性连接。

5.根据权利要求1所述的显示装置驱动系统，其特征在于，所述待烧录单元包括第一驱动芯片，所述第一驱动芯片具有第一写保护引脚和第二写保护引脚；

所述控制端包括第一控制端和第二控制端，所述第一写保护引脚与所述第一控制端电性连接，所述第二写保护引脚与所述第二控制端电性连接。

6.根据权利要求4或5所述的显示装置驱动系统，其特征在于，所述控制单元包括第一二极管、第二二极管以及晶体管；

所述第一二极管的正极与所述第一写保护引脚电性连接，所述第二二极管的正极与所述第二写保护引脚电性连接，所述第一二极管的负极、所述第二二极管的负极以及所述晶体管的栅极电性连接于控制节点，所述晶体管的源极与所述输入端电性连接，所述晶体管的漏极与所述输出端电性连接。

7.根据权利要求4或5所述的显示装置驱动系统，其特征在于，所述控制单元包括第一晶体管和第二晶体管；

所述第一晶体管的栅极与所述第一控制端电性连接，所述第二晶体管的栅极与所述第二控制端电性连接，所述第一晶体管的源极和所述第二晶体管的源极均与所述输入端电性连接，所述第一晶体管的漏极和所述第二晶体管的漏极均与所述输出端电性连接。

8.根据权利要求4或5所述的显示装置驱动系统，其特征在于，所述显示装置驱动系统还包括I2C总线和SPI总线，所述I2C总线与所述SPI总线均与所述待烧录单元连接，所述I2C总线与所述SPI总线的烧录时序不同。

9.根据权利要求1所述的显示装置驱动系统，其特征在于，当所述待烧录单元烧录完成时，所述控制单元用于在所述写保护引脚输出的信号的控制下关闭，所述使能引脚的电位置高，所述电源管理集成芯片处于工作状态。

10.一种显示装置，其特征在于，包括显示面板以及与所述显示面板连接的显示装置驱动系统，所述显示装置驱动系统为权利要求1-9任一项所述的显示装置驱动系统。