CN113672528A - 可选择开机bios之控制电路 - Google Patents
可选择开机bios之控制电路 Download PDFInfo
- Publication number
- CN113672528A CN113672528A CN202010412432.9A CN202010412432A CN113672528A CN 113672528 A CN113672528 A CN 113672528A CN 202010412432 A CN202010412432 A CN 202010412432A CN 113672528 A CN113672528 A CN 113672528A
- Authority
- CN
- China
- Prior art keywords
- voltage level
- terminal
- processing unit
- gate
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims description 17
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 19
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 19
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 13
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 13
- 101150117607 dis1 gene Proteins 0.000 description 13
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
- G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
Abstract
一种可选择开机BIOS之控制电路，适用于处理单元模块以及载板之电子装置。处理单元模块包括处理单元以及储存第一BIOS的第一存储器单元，载板包括储存第二BIOS的第二存储器单元。控制电路包括第一、第二跨接器、非门以及或门，非门接收第一跨接器的第一设定电压位准，或门接收第二跨接器的第二设定电压位准以及非门之输出。或门的输出端耦接至第一、第二模拟开关的控制端，而第一、第二模拟控制开关根据或门之输出端的讯号将处理单元的第一、第二芯片选择端选择性地电性连接至第一、第二存储器单元的从属选择端。
Description
技术领域
本发明是有关于一种可选择开机BIOS之控制电路，特别是用于符合COM Express定义之电子装置中可选择开机BIOS之控制电路。
背景技术
在工业计算机的技术领域中，COM Express规格由PCI工业计算机制造商组织(PCIIndustrial Computer Manufacturers Group；PICMG)所订定，用以提供标准化接口让不同应用模块可以连接，且维持每个模块之间的兼容性，使得工业计算机模块的设计、应用以及整合有更多弹性。目前，为了让工业计算机的产品能够更方便提升效能和因应客户在使用上的不同需求，越来越多工业计算机的产品会根据COM Express规格采用模块化的设计，一般来说，常见的工业计算机包括有处理单元模块(CPU module)以及载板(Carrier Board)，而使用者可透过置换不同的处理单元模块上来提高工业计算机的性能或增加应用，藉此延长产品使用寿命。
此外，COM Express规格中还规范了处理单元模块开机后执行基本输入输出系统的设定方式，用户可透过跨接器的设置来选择开机的基本输入输出系统。传统上为了可以切换到正确的存取路径会在处理单元模块设置嵌入式控制器或是CPLD来做对应的切换，然而控制器的设置也相当耗费成本和电路板的空间，且设计上相当复杂容易出错而不易找出问题。
发明内容
本发明要解决的技术问题是提供一种用于符合COM Express定义之电子装置中可选择开机BIOS之控制电路。
为解决上述技术问题，本发明一种可选择开机BIOS之控制电路,适用于具有一处理单元模块(CPU module)以及一载板(Carrier Board)之一电子装置，其中，上述处理单元模块包括一处理单元以及一第一存储器单元，上述处理单元具有一第一芯片选择端以及一第二芯片选择端，上述第一存储器单元用以储存一第一BIOS且具有一第一从属选择端，上述控制电路包括：一第一跨接器，用以提供一第一设定电压位准；一第二跨接器，用以提供一第二设定电压位准；一非门(NOT gate；Inverter)，上述非门之输入端接收上述第一设定电压位准；一或门(OR gate)，上述或门之第一输入端接收上述第二设定电压位准，上述或门之第二输入端耦接至上述非门之输出端；一第一模拟开关，上述第一模拟控制开关之控制端耦接至上述或门之输出端，且上述第一模拟控制开关之输入端耦接至上述第一芯片选择端；以及一第二模拟开关，上述第二模拟控制开关之控制端耦接至上述或门之输出端，且上述第二模拟控制开关之输入端耦接至上述第二芯片选择端；其中，上述第一模拟控制开关之第二输出端与上述第二模拟控制开关之第一输出端耦接至上述第一存储器单元之上述第一从属选择端，其中，当上述第一模拟开关以及上述第二模拟开关之控制端为高电压位准时，上述第一芯片选择端透过上述第一模拟开关电性导通至上述第一从属选择端，其中，当上述第一模拟开关以及上述第二模拟开关之控制端为低电压位准时，上述第二芯片选择端透过上述第二模拟开关电性导通至上述第一从属选择端。
优选地，上述载板还包括一第二存储器单元，上述第二存储器单元用以储存有一第二BIOS且具有一第二从属选择端。此外，上述第一模拟控制开关之第一输出端与上述第二模拟控制开关之第二输出端耦接至上述第二存储器单元之上述第二从属选择端。当上述第一模拟开关以及上述第二模拟开关之控制端为高电压位准时，上述第二芯片选择端透过上述第二模拟开关电性导通至上述第二从属选择端。当上述第一模拟开关以及上述第二模拟开关之控制端为低电压位准时，上述第一芯片选择端透过上述第一模拟开关电性导通至上述第二从属选择端。
优选地，上述处理单元还透过一SPI总线与上述第一存储器单元以及上述第二存储器单元通信连接。
优选地，上述电子装置开机上电后，当上述第一设定电压位准为高电压位准且上述第二设定电压位准为高电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
优选地，上述电子装置开机上电后，当上述第一设定电压位准为低电压位准且上述第二设定电压位准为高电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
优选地，上述电子装置开机上电后，当上述第一设定电压位准为高电压位准且上述第二设定电压位准为低电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第二存储器单元之上述第二BIOS，并执行上述第二BIOS以进行开机程序。
优选地，上述电子装置开机上电后，当上述第一设定电压位准为低电压位准且上述第二设定电压位准为低电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
优选地，上述第一跨接器以及上述第二跨接器设置于上述载板，上述非门、上述或门、上述第一模拟开关以及上述第二模拟开关设置于上述处理单元模块。
优选地，上述第一芯片选择端为上述处理单元之#CS0接脚，上述第二芯片选择端为上述处理单元之#CS1接脚。
相较于现有技术，本发明透过非门NOT、或门OR以及模拟开关SW0、SW1的设置，可不需设置额外的控制器，让处理单元模块及载板的开机操作可符合COM Express规格定义，用户透过跨接器J0、J1可选择处理单元存取基本输入输出系统的路径，简化了电路的设计，减少了生产制造的成本。
【附图说明】
本发明之其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中：
图1系显示根据本发明一实施例所述的电子装置100之示意图。
【具体实施方式】
以下所述以特定方式表达显示于图标中之实施例或例子。但应了解该实施例或例子并非用以限制。任何本发明实施例的替换以及修改，以及本发明原则之任何进一步应用，对于本发明领域具有通常技术者能参考本发明说明书内容而完成。
图1系显示根据本发明一实施例所述的电子装置100之示意图。电子装置100可为一种符合COM Express规格的模块化计算机，电子装置100包括有处理单元模块(processormezzanine module)102以及载板(Carrier Board)104。在本发明一些实施例中，处理单元模块102包括处理单元112、存储器单元ROM0、模拟开关SW0、SW1、或门OR以及非门NOT(反相器Inverter)。载板104包括存储器单元ROM1以及跨接器(Jumper)J0、J1。此外，存储器单元ROM0储存有基本输入输出系统BIOS0，存储器单元ROM1储存有基本输入输出系统BIOS1。在本发明一些实施例中，存储器单元ROM0、ROM1为具有串行外设界面(Serial PeripheralInterface；SPI)的内存，并且透过SPI总线Db与处理单元112通信连接。应了解到，为了简化说明，图示中仅绘示部分组件，在本发明一些实施例中，处理单元模块102和载板104中还可包括其他电子组件，例如，网络卡、平台管理控制器、PCI适配卡、随机存取内存等，视用户的设计而定。
如图1所示，处理单元112的芯片选择端CS0耦接至模拟开关SW0，处理单元112的芯片选择端CS1耦接至模拟开关SW1。在一些实施例中，芯片选择端CS0为处理单元112之#CS0接脚，芯片选择端CS1为处理单元112之#CS1接脚。模拟开关SW0用以将芯片选择端CS0选择性地电性连接至存储器单元ROM0的从属选择端SS0或存储器单元ROM1的从属选择端SS1，相似地，模拟开关SW1用以将芯片选择端CS1选择性地电性连接至存储器单元ROM0的从属选择端SS0或存储器单元ROM1的从属选择端SS1。
非门NOT之输入端耦接至载板104的跨接器J0以接收设定电压位准DIS0，或门OR之第一输入端则耦接至载板104的跨接器J1以接收设定电压位准DIS1，另一方面，或门OR之第二输入端耦接至非门NOT之输出端。或门OR之输出端则耦接至模拟开关SW0、SW1的控制端，以切换芯片选择端CS0、CS1与从属选择端SS0、SS1之间的连接。
为了符合COM Express规格，当跨接器J0的设定电压位准DIS0为高电压位准「H」，且跨接器J1的设定电压位准DIS1为高电压位准「H」时，高电压位准的设定电压位准DIS0、DIS1输入至非门NOT、或门OR后，或门OR的输出端将输出高电压位准至模拟开关SW0、SW1的控制端，以使模拟开关SW0将处理单元112的芯片选择端CS0电性导通至存储器单元ROM0的从属选择端SS0，而模拟开关SW1将处理单元112的芯片选择端CS1电性导通至存储器单元ROM1的从属选择端SS1。
在本发明一些实施例中，电子装置100上电启动后，处理单元112的芯片选择端CS1将输出低电压位准，而处理单元112的芯片选择端CS0将输出高电压位准，以依序选择并存取对应存储器单元中的基本输入输出系统来执行。详细来说，在跨接器J0的设定电压位准DIS0为高电压位准「H」，且跨接器J1的设定电压位准DIS1为高电压位准「H」的状况下，芯片选择端CS0将输出高电压位准并经由模拟开关SW0传送至从属选择端SS0。当从属选择端SS0接收到高电压位准而致能存储器单元ROM0后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM0的基本输入输出系统BIOS0，并执行基本输入输出系统BIOS0以进行开机程序。换句话说，存储器单元ROM0的基本输入输出系统BIOS0被设为主要开机的BIOS。在一些实施例中，当处理单元112执行基本输入输出系统BIOS0发生问题，处理单元112的芯片选择端CS0将输出低电压位准，处理单元112的芯片选择端CS1将输出高电压位准，以经由模拟开关SW1传送至从属选择端SS1。当从属选择端SS1接收到高电压位准而致能存储器单元ROM1后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM1的基本输入输出系统BIOS1，并改执行基本输入输出系统BIOS1以进行开机程序。应了解到，处理单元112存取存储器单元ROM1的条件可依据使用者设计而决定，本发明并非限制于此实施方式。
另一方面，当跨接器J0的设定电压位准DIS0为低电压位准「L」，且跨接器J1的设定电压位准DIS1为高电压位准「H」时，低电压位准的设定电压位准DIS0和高电压位准的设定电压位准DIS1分别输入至非门NOT、或门OR后，或门OR的输出端将输出高电压位准至模拟开关SW0、SW1的控制端，以使模拟开关SW0将处理单元112的芯片选择端CS0电性导通至存储器单元ROM0的从属选择端SS0，而模拟开关SW1将处理单元112的芯片选择端CS1电性导通至存储器单元ROM1的从属选择端SS1。
在本发明一些实施例中，电子装置100上电启动后，处理单元112的芯片选择端CS1将输出低电压位准，而处理单元112的芯片选择端CS0将输出高电压位准，以依序选择并存取对应存储器单元中的基本输入输出系统来执行。详细来说，跨接器J0的设定电压位准DIS0为低电压位准「L」，跨接器J1的设定电压位准DIS1为高电压位准「H」的状况下，芯片选择端CS0将输出高电压位准并经由模拟开关SW0传送至从属选择端SS0。当从属选择端SS0接收到高电压位准而致能存储器单元ROM0后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM0的基本输入输出系统BIOS0，并执行基本输入输出系统BIOS0以进行开机程序。换句话说，存储器单元ROM0的基本输入输出系统BIOS0被设为主要开机的BIOS。在一些实施例中，当处理单元112执行基本输入输出系统BIOS0发生问题，处理单元112的芯片选择端CS0将输出低电压位准，处理单元112的芯片选择端CS1将输出高电压位准，以经由模拟开关SW1传送至从属选择端SS1。当从属选择端SS1接收到高电压位准而致能存储器单元ROM1后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM1的基本输入输出系统BIOS1，并改执行基本输入输出系统BIOS1以进行开机程序。应了解到，处理单元112存取存储器单元ROM1的条件可依据使用者设计而决定，本发明并非限制于此实施方式。
此外，当跨接器J0的设定电压位准DIS0为高电压位准「H」，且跨接器J1的设定电压位准DIS1为低电压位准「L」时，高电压位准的设定电压位准DIS0和低电压位准的设定电压位准DIS1分别输入至非门NOT、或门OR后，或门OR的输出端将输出低电压位准至模拟开关SW0、SW1的控制端，以使模拟开关SW0将处理单元112的芯片选择端CS0电性导通至存储器单元ROM1的从属选择端SS1，而模拟开关SW1将处理单元112的芯片选择端CS1电性导通至存储器单元ROM0的从属选择端SS0。
在本发明一些实施例中，电子装置100上电启动后，处理单元112的芯片选择端CS1将输出低电压位准，而处理单元112的芯片选择端CS0将输出高电压位准，以依序选择并存取对应存储器单元中的基本输入输出系统来执行。详细来说，跨接器J0的设定电压位准DIS0为高电压位准「H」，且跨接器J1的设定电压位准DIS1为低电压位准「L」的状况下，芯片选择端CS0将输出高电压位准并经由模拟开关SW0传送至从属选择端SS1。当从属选择端SS1接收到高电压位准而致能存储器单元ROM1后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM1的基本输入输出系统BIOS1，并执行基本输入输出系统BIOS1以进行开机程序。换句话说，存储器单元ROM1的基本输入输出系统BIOS1被设为主要开机的BIOS。在一些实施例中，当处理单元112执行基本输入输出系统BIOS1发生问题，处理单元112的芯片选择端CS0将输出低电压位准，处理单元112的芯片选择端CS1将输出高电压位准，以经由模拟开关SW1传送至从属选择端SS0。当从属选择端SS0接收到高电压位准而致能存储器单元ROM0后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM0的基本输入输出系统BIOS0，并改执行基本输入输出系统BIOS0以进行开机程序。应了解到，处理单元112存取存储器单元ROM0的条件可依据使用者设计而决定，本发明并非限制于此实施方式。
另一方面，当跨接器J0的设定电压位准DIS0为低电压位准「L」，且跨接器J1的设定电压位准DIS1为低电压位准「L」时，低电压位准的设定电压位准DIS0和DIS1分别输入至非门NOT、或门OR后，或门OR的输出端将输出高电压位准至模拟开关SW0、SW1的控制端，以使模拟开关SW0将处理单元112的芯片选择端CS0电性导通至存储器单元ROM0的从属选择端SS0，而模拟开关SW1将处理单元112的芯片选择端CS1电性导通至存储器单元ROM1的从属选择端SS1。
在本发明一些实施例中，电子装置100上电启动后，处理单元112的芯片选择端CS1将输出低电压位准，而处理单元112的芯片选择端CS0将输出高电压位准，以依序选择并存取对应存储器单元中的基本输入输出系统来执行。详细来说，跨接器J0的设定电压位准DIS0为低电压位准「L」，且跨接器J1的设定电压位准DIS1为高电压位准「L」的状况下，芯片选择端CS0将输出高电压位准并经由模拟开关SW0传送至从属选择端SS0。当从属选择端SS0接收到高电压位准而致能存储器单元ROM0后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM0的基本输入输出系统BIOS0，并执行基本输入输出系统BIOS0以进行开机程序。换句话说，存储器单元ROM0的基本输入输出系统BIOS0被设为主要开机的BIOS。在一些实施例中，当处理单元112执行基本输入输出系统BIOS0发生问题，处理单元112的芯片选择端CS0将输出低电压位准，处理单元112的芯片选择端CS1将输出高电压位准，以经由模拟开关SW1传送至从属选择端SS1。当从属选择端SS1接收到高电压位准而致能存储器单元ROM1后，接着，处理单元112则可透过SPI总线Db存取存储器单元ROM1的基本输入输出系统BIOS1，并改执行基本输入输出系统BIOS1以进行开机程序。应了解到，处理单元112存取存储器单元ROM1的条件可依据使用者设计而决定，本发明并非限制于此实施方式。
综上所述，本发明透过非门NOT、或门OR以及模拟开关SW0、SW1的设置，可不需设置额外的控制器，让处理单元模块102及载板104的开机操作可符合COM Express规格定义，用户透过跨接器J0、J1可选择处理单元112存取基本输入输出系统的路径，简化了电路的设计，减少了生产制造的成本。应了解到，随着规格和用户设计的不同，存储器单元ROM0及存储器单元ROM1亦可相同地被设置在处理单元模块102上或是载板104，或是将存储器单元ROM0及存储器单元ROM1整合成一个存储器单元。
本发明之方法，或特定型态或其部份，可以以程序代码的型态存在。程序代码可以包含于实体媒体，如软盘、光盘片、硬盘、或是任何其他机器可读取(如计算机可读取)储存媒体，亦或不限于外在形式之计算机程序产品，其中，当程序代码被机器，如计算机加载且执行时，此机器变成用以参与本发明之装置。程序代码也可以透过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如计算机接收、加载且执行时，此机器变成用以参与本发明之装置。当在一般用途处理单元实作时，程序代码结合处理单元提供一操作类似于应用特定逻辑电路之独特装置。
本发明虽已叙述较佳之实施例如上，但应了解上述所揭露并非用以限制本发明实施例。相反地，其涵盖多种变化以及相似的配置(熟知此技术者可明显得知)。此外，应根据后附之权利要求作最广义的解读以包含所有上述的变化以及相似的配置。
Claims (9)
1.一种可选择开机BIOS之控制电路，适用于具有一处理单元模块以及一载板之一电子装置，其中，上述处理单元模块包括一处理单元以及一第一存储器单元，上述处理单元具有一第一芯片选择端以及一第二芯片选择端，上述第一存储器单元用以储存一第一BIOS且具有一第一从属选择端，其特征在于，上述控制电路包括：
一第一跨接器，用以提供一第一设定电压位准；
一第二跨接器，用以提供一第二设定电压位准；
一非门，上述非门之输入端接收上述第一设定电压位准；
一或门，上述或门之第一输入端接收上述第二设定电压位准，上述或门之第二输入端耦接至上述非门之输出端；
一第一模拟开关，上述第一模拟控制开关之控制端耦接至上述或门之输出端，且上述第一模拟控制开关之输入端耦接至上述第一芯片选择端；以及
一第二模拟开关，上述第二模拟控制开关之控制端耦接至上述或门之输出端，且上述第二模拟控制开关之输入端耦接至上述第二芯片选择端；
其中，上述第一模拟控制开关之第二输出端与上述第二模拟控制开关之第一输出端耦接至上述第一存储器单元之上述第一从属选择端，
其中，当上述第一模拟开关以及上述第二模拟开关之控制端为高电压位准时，上述第一芯片选择端透过上述第一模拟开关电性导通至上述第一从属选择端，
其中，当上述第一模拟开关以及上述第二模拟开关之控制端为低电压位准时，上述第二芯片选择端透过上述第二模拟开关电性导通至上述第一从属选择端。
2.如权利要求第1项所述的可选择开机BIOS之控制电路，其特征在于，上述载板还包括一第二存储器单元，上述第二存储器单元用以储存有一第二BIOS且具有一第二从属选择端，
其中，上述第一模拟控制开关之第一输出端与上述第二模拟控制开关之第二输出端耦接至上述第二存储器单元之上述第二从属选择端，
其中，当上述第一模拟开关以及上述第二模拟开关之控制端为高电压位准时，上述第二芯片选择端透过上述第二模拟开关电性导通至上述第二从属选择端，
其中，当上述第一模拟开关以及上述第二模拟开关之控制端为低电压位准时，上述第一芯片选择端透过上述第一模拟开关电性导通至上述第二从属选择端。
3.如权利要求第2项所述的可选择开机BIOS之控制电路，其特征在于，上述处理单元还透过一SPI总线与上述第一存储器单元以及上述第二存储器单元通信连接。
4.如权利要求第3项所述的可选择开机BIOS之控制电路，其特征在于，上述电子装置开机上电后，当上述第一设定电压位准为高电压位准且上述第二设定电压位准为高电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
5.如权利要求第3项所述的可选择开机BIOS之控制电路，其特征在于，上述电子装置开机上电后，当上述第一设定电压位准为低电压位准且上述第二设定电压位准为高电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
6.如权利要求第3项所述的可选择开机BIOS之控制电路，其特征在于，上述电子装置开机上电后，当上述第一设定电压位准为高电压位准且上述第二设定电压位准为低电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第二存储器单元之上述第二BIOS，并执行上述第二BIOS以进行开机程序。
7.如权利要求第3项所述的可选择开机BIOS之控制电路，其特征在于，上述电子装置开机上电后，当上述第一设定电压位准为低电压位准且上述第二设定电压位准为低电压位准时，上述处理单元透过第一芯片选择端输出高电压位准，以经由上述SPI总线存取上述第一存储器单元之上述第一BIOS，并执行上述第一BIOS以进行开机程序。
8.如权利要求第1项所述的可选择开机BIOS之控制电路，其特征在于，上述第一跨接器以及上述第二跨接器设置于上述载板，上述非门、上述或门、上述第一模拟开关以及上述第二模拟开关设置于上述处理单元模块。
9.如权利要求第1项所述的BIOS开机控制电路，其特征在于，上述第一芯片选择端为上述处理单元之#CS0接脚，上述第二芯片选择端为上述处理单元之#CS1接脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010412432.9A CN113672528A (zh) | 2020-05-15 | 2020-05-15 | 可选择开机bios之控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010412432.9A CN113672528A (zh) | 2020-05-15 | 2020-05-15 | 可选择开机bios之控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113672528A true CN113672528A (zh) | 2021-11-19 |
Family
ID=78537626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010412432.9A Pending CN113672528A (zh) | 2020-05-15 | 2020-05-15 | 可选择开机bios之控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113672528A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185617A (ja) * | 1997-09-01 | 1999-03-30 | Toshiba Corp | コンピュータシステム |
| CN1967479A (zh) * | 2005-11-17 | 2007-05-23 | 英业达股份有限公司 | 烧录bios程序的系统及方法 |
| CN101241442A (zh) * | 2008-03-21 | 2008-08-13 | 华硕电脑股份有限公司 | 具有双开机程序代码区的计算机系统及其启动方法 |
| US20090259837A1 (en) * | 2008-04-14 | 2009-10-15 | Asustek Computer Inc. | Computer system |
| CN202748775U (zh) * | 2012-03-31 | 2013-02-20 | 精拓科技股份有限公司 | 外接bios开机的计算机系统、桥接装置与整合式芯片组 |
| CN104572535A (zh) * | 2014-12-26 | 2015-04-29 | 中国电子科技集团公司第十五研究所 | 基于cpci-e总线的自主可控计算装置 |
| US20150169330A1 (en) * | 2013-12-16 | 2015-06-18 | American Megatrends, Inc. | Out-of-band configuration of bios setting data |
| US20150205676A1 (en) * | 2013-09-29 | 2015-07-23 | Huawei Technologies Co., Ltd. | Server Control Method and Server Control Device |
-
2020
- 2020-05-15 CN CN202010412432.9A patent/CN113672528A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185617A (ja) * | 1997-09-01 | 1999-03-30 | Toshiba Corp | コンピュータシステム |
| CN1967479A (zh) * | 2005-11-17 | 2007-05-23 | 英业达股份有限公司 | 烧录bios程序的系统及方法 |
| CN101241442A (zh) * | 2008-03-21 | 2008-08-13 | 华硕电脑股份有限公司 | 具有双开机程序代码区的计算机系统及其启动方法 |
| US20090259837A1 (en) * | 2008-04-14 | 2009-10-15 | Asustek Computer Inc. | Computer system |
| CN202748775U (zh) * | 2012-03-31 | 2013-02-20 | 精拓科技股份有限公司 | 外接bios开机的计算机系统、桥接装置与整合式芯片组 |
| US20150205676A1 (en) * | 2013-09-29 | 2015-07-23 | Huawei Technologies Co., Ltd. | Server Control Method and Server Control Device |
| US20150169330A1 (en) * | 2013-12-16 | 2015-06-18 | American Megatrends, Inc. | Out-of-band configuration of bios setting data |
| CN104572535A (zh) * | 2014-12-26 | 2015-04-29 | 中国电子科技集团公司第十五研究所 | 基于cpci-e总线的自主可控计算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1129074C (zh) | 在不中断操作的情况下维护计算机系统的方法及其电力系统 | |
| US6044423A (en) | Identification of a swappable device in a portable computer | |
| US7734858B2 (en) | Fabric interposer for blade compute module systems | |
| KR101078700B1 (ko) | 컨버터 및 제어 시스템 | |
| EP0898231A2 (en) | Bus ring-back and voltage over-shoot reduction techniques in a hot-plugging computer system | |
| US20100017630A1 (en) | Power control system of a high density server and method thereof | |
| CN103345407A (zh) | 控制电路、连通控制器、连通控制方法及主板 | |
| US6449676B1 (en) | Hot-pluggable voltage regulator module | |
| CN112463702B (zh) | 一种级联背板的cpld i2c通道地址分配方法及系统 | |
| CN104516751A (zh) | 服务器系统 | |
| CN102724093A (zh) | 一种atca机框及其ipmb连接方法 | |
| US10853213B2 (en) | Validation of installation of removeable computer hardware components | |
| US20070285851A1 (en) | Apparatus and method for cold sparing in multi-board computer systems | |
| CN115904251A (zh) | 硬盘顺序调整方法及装置、系统、电子设备、存储介质 | |
| CN113672528A (zh) | 可选择开机bios之控制电路 | |
| CN101582037A (zh) | 共享基本输入输出系统的方法及其刀锋服务器与计算机 | |
| CN112000528A (zh) | 一种通过cpld检测板卡信号短路的方法及系统 | |
| CN114355815A (zh) | 控制器、控制系统及控制器的通讯方法 | |
| US20060041707A1 (en) | Computer systems with multiple CPU configuration | |
| CN112783809A (zh) | 一种硬盘连接装置、方法、计算机设备及存储介质 | |
| CN111176902A (zh) | 一种使用BMC Flash备份Controller Device韧体的装置和方法 | |
| US11657014B2 (en) | Signal bridging using an unpopulated processor interconnect | |
| CN218676032U (zh) | 一种基于usb3.0的双设备切换电路 | |
| CN217157283U (zh) | 一种双路服务器自适应电路和电子设备 | |
| CN114461027B (zh) | 硬盘连接装置及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |