CN112000528A - 一种通过cpld检测板卡信号短路的方法及系统 - Google Patents
一种通过cpld检测板卡信号短路的方法及系统 Download PDFInfo
- Publication number
- CN112000528A CN112000528A CN202010728210.8A CN202010728210A CN112000528A CN 112000528 A CN112000528 A CN 112000528A CN 202010728210 A CN202010728210 A CN 202010728210A CN 112000528 A CN112000528 A CN 112000528A
- Authority
- CN
- China
- Prior art keywords
- output
- cpld
- circuit
- signal
- programmable bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 88
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 2
- 235000007119 Ananas comosus Nutrition 0.000 description 1
- 244000099147 Ananas comosus Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种通过CPLD检测板卡信号短路的方法及系统,涉及服务器系统设计技术领域。其方法包括:在CPLD控制主板的输出口设置提升电阻;在CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态;CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式。本发明基于原本的硬件架构,通过在原有的硬件基础上增加几个元器件的方式,避免了因板卡或系统间管脚短路所导致的系统损毁的风险,增加了系统整体的可靠性。
Description
技术领域
本发明实施例涉及服务器系统设计领域,具体来说涉及一种通过CPLD检测板卡信号短路的方法及系统。
背景技术
现有数据中心建置的服务器或储存设备系统主要是背板加多片主板的架构。依照使用需求的不同,一片背板上可设有数个到数十个插槽供主板或其它不同功能的板卡插入。针对数据中心使用情境的需要,多数服务器或储存设备被要求设计成主板板卡具有热插入的功能结构,以便系统在正常运行状态下能够实时抽换任意位置上的主板,同时用户也不需中断在系统上运行既有的工作。CPLD经常使用在背板上用以监测和控制主板的状态,包括监测主板是否被插入或拔出背板,以及在主板插入背板后控制主板是否使能及其它相关功能的控制。CPLD和主板之间的互动方式通常如下:CPLD持续不间断的侦测每个主板插槽的Present信号,若任何插槽的Present信号为低电平表示该插槽有主板板卡插入;CPLD侦测到Present信号后开启相应插槽的Enable使能信号以及其它必要的控制信号;主板接收到使能信号后开始启动上电程序及后续的正常功能,其架构图如图1所示。
在上述架构中,CPLD通过输出管脚控制主板的Enable使能信号及其它控制信号,在理想情况下该控制方式没有问题,但在实际使用中,大多数电子零件包含CPLD的设计规范不容许在零阻抗的状态下将输出口直接连接到电源的正负端,此现象若经常发生在系统中,轻者造成系统耗电增加,严重时甚至会造成系统或相关零件短路毁损。
发明内容
本发明实施例提供一种通过CPLD检测板卡信号短路的方法及系统,避免用户使用过程中因板卡或系统间管脚短路而导致元器件或系统损坏的问题,增加系统的整体可靠性。
为实现上述目的,本发明公开了如下技术方案:
本发明一方面提供了一种通过CPLD检测板卡信号短路的方法,包括以下步骤:
在CPLD控制主板的输出口设置提升电阻;
在CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态;
CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式,避免短路情况的发生。
基于上述方案,本方法做如下优化:
进一步的,所述可编程双向IO电路包括输出使能端、输出信号端及输入信号端。所述输出使能端用于控制输出缓冲器的开启或关闭,输出信号端用于CPLD将信号输出至外部管脚,输入信号端用于CPLD获取外部管脚的输入信号。
进一步的,上述方法中,所述CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出模式,具体包括下述步骤:
CPLD侦测每个主板插槽的板卡在位信号;
当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出工作模式转换为输入工作模式并呈现高阻抗状态;
当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入工作模式转换为输出工作模式,并等待新的主板板卡插入。
如上所述的一种通过CPLD检测板卡信号短路的方法,所述CPLD在侦测板卡的在位信号之前,将可编程双向IO电路设定为输出模式,并将控制主板板卡的使能信号设置为低电平。
本发明另一方面提供了一种通过CPLD检测板卡信号短路的系统,所述系统包括CPLD和主板,所述CPLD控制主板的输出口设置有提升电阻,且CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,所述可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态,所述CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式。
进一步的,所述可编程双向IO电路包括输出使能端、输出信号端及输入信号端,输出使能端用于控制输出缓冲器的开启或关闭,输出信号端用于CPLD将信号输出至外部管脚,输入信号端用于CPLD输入外部管脚信号。
进一步的,上述系统中,CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出模式,具体包括:CPLD侦测每个主板插槽的板卡在位信号,当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出模式转换为输入模式并呈现高阻抗状态,当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入模式转换为输出模式并等待新的主板板卡插入。
如上所述的一种通过CPLD检测板卡信号短路的系统,所述CPLD侦测到板卡在位信号之前,将可编程双向IO电路设定为输出模式,并将控制主板板卡的使能信号设置为低电平。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
1、本申请实施例提供的一种通过CPLD检测板卡信号短路的方法,在CPLD控制主板的输出口设置提升电阻及可编程双向IO电路,当板卡不在位时,可编程双向IO电路为输出工作模式,当CPLD侦测到板卡在位信号后,可编程双向IO电路由输出工作模式转换为输入工作模式并呈现高阻抗状态。由于可编程双向IO电路的工作模式转换动作在极短时间内完成,不会产生瞬间大电流流进CPLD,起到了保护CPLD及板卡其它零件的作用。
2、本申请实施例提供的一种通过CPLD检测板卡信号短路的方法,在正常情况下,使能管脚为稳定的高电平,当CPLD侦测到使能管脚或其它控制管脚为低电平时,表示有短路发生,此时CPLD的双向IO电路切换到输入模式,而双向IO电路的输入模式呈高阻抗状态,因此不会有异常电流流入或流出CPLD,所以此时的短路现象不会对CPLD造成伤害,而外部的提升电阻在发生短路现象时也提供给了系统适当的保护,避免了短路风险。
3、本申请实施例提供的一种通过CPLD检测板卡信号短路的方法,基于原本的硬件架构,无需大规模变更原有的硬件线路及CPLD的代码设计,只需在原有的硬件基础上增加几个电阻的方式,便避免了因板卡或系统间管脚短路所导致的系统损毁的风险,增加了系统整体的可靠性。
本申请实施例提供的一种通过CPLD检测板卡信号短路的系统,能够实现第一方面的方法,并取得相同的效果。
附图说明
此处的附图被并入说明书中并构成说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为现有技术中CPLD和主板之间的连接架构示意图;
图2为本申请实施例提供的一种通过CPLD检测板卡信号短路的方法流程图;
图3为本申请实施例提供的一种通过CPLD检测板卡信号短路的系统结构示意图;
图4为本申请实施例的可编程双向IO电路的结构示意图。
具体实施方式
为使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
为了方便对实施例的理解,下面对实施例中涉及的缩略词和关键术语予以解释和说明。
BMC:Baseboard Management Controller,基板管理控制器;
CPLD:Complex Programmable Logic Device,复杂可编程逻辑器件;
BP:Backplane,背板;
MB:Main Board,主板。
图2示出了本发明实施例提供的一种通过CPLD检测板卡信号短路的方法流程图。参照图2,本实施例方法的实现步骤如下:
S1、在CPLD控制主板的输出口设置提升电阻;
S2、在CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态;
S3、CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式,避免短路情况的发生。
具体的,如图3所示,所述步骤S2中,可编程双向IO电路还设置有输入缓存器,可编程双向IO电路的管脚包括输出使能端、输出信号端及输入信号端。输出使能端和输出信号端与输出缓存器连接,输出使能端用于控制输出缓冲器的开启或关闭,即输出缓冲器开启时,可编程双向IO电路以输出模式工作,输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态,输出信号端用于CPLD将信号输出至外部管脚。输入信号端与输入缓存器连接,输入信号端用于CPLD获取外部管脚的输入信号。
进一步的,所述步骤S3中,CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式,具体包括下述步骤:
CPLD侦测每个主板插槽的板卡在位信号;
当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出工作模式转换为输入工作模式并呈现高阻抗状态;
当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入工作模式转换为输出工作模式,并等待新的主板板卡插入。
基于上述,具体来说,CPLD持续不间断的侦测每个主板插槽的板卡在位信号,在本实施例中,以Present信号为例,若任何主板插槽的Present信号为低电平,表示该插槽有MB板卡插入。
CPLD在侦测到Present信号之前将控制主板的使能信号的管脚设定为输出状态(即输出信号->输出缓冲器->PinA),并持续将各个Enable使能信号拉低,此时主板板卡尚未插入,输出管脚不会有短路的风险。当侦测到Present信号后表示有主板板卡插入,此时CPLD立即将相应的Enable管脚的输出使能信号关闭,此时相应的Enable管脚由输出模式转换为输入模式并呈现高阻抗状态,此转换动作可以在极短时间内完成,因此不会有瞬间的大电流流进CPLD,从而达到了保护CPLD及板卡其它零件的效果。由于管脚由输出转变为输入状态,因此驱动Enable信号所需的高电平改由外部的提升电阻提供的稳定高电平,而转变为输入模式的I/O口可在板卡插入后用来侦测Enable使能管脚的电平状态(即PinA->输入缓冲器->输入信号),确保系统工作的稳定。当主板板卡拔除时,相关的I/O管脚就回到了原来的输出模式并等待新的板卡插入。
正常情况下,Enable使能管脚为稳定的高电平,一旦CPLD侦测到Enable使能管脚或其它控制管脚为低电平时,则表示有短路的情况发生,由于此时CPLD的I/O口己经切换到输入模式,而CPLD的I/O在输入模式时是高阻抗状态,因此不会有异常的电流流入或流出CPLD,所以此时的短路现象不会对CPLD造成伤害。而外部的提升电阻在发生短路现象时也提供了系统适当的保护,避免了VCC到GND之间的短路风险。CPLD可同时将短路信息记录于内部的寄存器并通知BMC让用户做出适当的处置。
图4示出了本发明实施例提供的一种通过CPLD检测板卡信号短路的系统结构示意图。如图4所示,一种通过CPLD检测板卡信号短路的系统,包括CPLD和主板,所述CPLD控制主板的输出口设置有提升电阻,且CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,所述可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态,所述CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式。
具体的,所述可编程双向IO电路还设有输入缓存器,可编程双向IO电路的管脚包括输出使能端、输出信号端及输入信号端,所述输出使能端和输出信号端与输出缓存器连接,输出使能端用于控制输出缓冲器的开启或关闭,输出信号端用于CPLD将信号输出至外部管脚,所述输入信号端与输入缓存器连接,输入信号端用于CPLD输入外部管脚信号。
进一步的,所述CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出模式,具体包括:CPLD侦测每个主板插槽的板卡在位信号,当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出模式转换为输入模式并呈现高阻抗状态,当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入模式转换为输出模式并等待新的主板板卡插入。所述CPLD侦测到板卡在位信号之前,将可编程双向IO电路设定为输出模式,并将控制主板板卡的使能信号设置为低电平。
以上所述仅为本发明的较佳实施例而已,并不用以限定本发明,对于本技术领域的技术人员来说,在不脱离本发明原理的前提下所作的任何修改、改进和等同替换等,均包含在本发明的保护范围内。
Claims (8)
1.一种通过CPLD检测板卡信号短路的方法,其特征在于,包括以下步骤:
在CPLD控制主板的输出口设置提升电阻;
在CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态;
CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式。
2.根据权利要求1所述的一种通过CPLD检测板卡信号短路的方法,其特征在于,所述可编程双向IO电路包括输出使能端、输出信号端及输入信号端,输出使能端用于控制输出缓冲器的开启或关闭,输出信号端用于CPLD将信号输出至外部管脚,输入信号端用于CPLD输入外部管脚信号。
3.根据权利要求1所述的一种通过CPLD检测板卡信号短路的方法,其特征在于,所述CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出模式,具体包括下述步骤:
CPLD侦测每个主板插槽的板卡在位信号;
当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出模式转换为输入模式并呈现高阻抗状态;
当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入模式转换为输出模式并等待新的主板板卡插入。
4.根据权利要求3所述的一种通过CPLD检测板卡信号短路的方法,其特征在于,所述CPLD在侦测板卡的在位信号之前,将可编程双向IO电路设定为输出模式,并将控制主板板卡的使能信号设置为低电平。
5.一种通过CPLD检测板卡信号短路的系统,其特征在于,所述系统包括CPLD和主板,所述CPLD控制主板的输出口设置有提升电阻,且CPLD控制主板的输出口与主板的使能管脚之间设置可编程双向IO电路,所述可编程双向IO电路设有输出缓存器,当输出缓冲器开启时,可编程双向IO电路以输出模式工作,当输出缓冲器关闭时,可编程双向IO电路以输入模式工作并呈现高阻抗状态,所述CPLD侦测主板板卡的插拔状态,并根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出工作模式。
6.根据权利要求5所述的一种通过CPLD检测板卡信号短路的系统,其特征在于,所述可编程双向IO电路还设有输入缓存器,可编程双向IO电路的管脚包括输出使能端、输出信号端及输入信号端,所述输出使能端和输出信号端与输出缓存器连接,输出使能端用于控制输出缓冲器的开启或关闭,输出信号端用于CPLD将信号输出至外部管脚,所述输入信号端与输入缓存器连接,输入信号端用于CPLD输入外部管脚信号。
7.根据权利要求5所述的一种通过CPLD检测板卡信号短路的系统,其特征在于,所述CPLD根据主板板卡的插拔状态调整可编程双向IO电路的输入或输出模式,具体包括:CPLD侦测每个主板插槽的板卡在位信号,当CPLD侦测到板卡在位信号后,将可编程双向IO电路的输出使能端关闭,可编程双向IO电路由输出模式转换为输入模式并呈现高阻抗状态,当CPLD侦测到板卡不在位时,将可编程双向IO电路的输出使能端打开,可编程双向IO电路由输入模式转换为输出模式并等待新的主板板卡插入。
8.根据权利要求5所述的一种通过CPLD检测板卡信号短路的系统,其特征在于,所述CPLD侦测到板卡在位信号之前,将可编程双向IO电路设定为输出模式,并将控制主板板卡的使能信号设置为低电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010728210.8A CN112000528A (zh) | 2020-07-25 | 2020-07-25 | 一种通过cpld检测板卡信号短路的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010728210.8A CN112000528A (zh) | 2020-07-25 | 2020-07-25 | 一种通过cpld检测板卡信号短路的方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112000528A true CN112000528A (zh) | 2020-11-27 |
Family
ID=73467142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010728210.8A Withdrawn CN112000528A (zh) | 2020-07-25 | 2020-07-25 | 一种通过cpld检测板卡信号短路的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112000528A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112684734A (zh) * | 2020-12-10 | 2021-04-20 | 浪潮电子信息产业股份有限公司 | 一种网卡ncsi功能自适应系统、方法与集成芯片 |
CN113867512A (zh) * | 2021-08-27 | 2021-12-31 | 苏州浪潮智能科技有限公司 | 一种优化液冷服务器漏液保护的系统、方法及装置 |
-
2020
- 2020-07-25 CN CN202010728210.8A patent/CN112000528A/zh not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112684734A (zh) * | 2020-12-10 | 2021-04-20 | 浪潮电子信息产业股份有限公司 | 一种网卡ncsi功能自适应系统、方法与集成芯片 |
CN113867512A (zh) * | 2021-08-27 | 2021-12-31 | 苏州浪潮智能科技有限公司 | 一种优化液冷服务器漏液保护的系统、方法及装置 |
CN113867512B (zh) * | 2021-08-27 | 2024-03-26 | 苏州浪潮智能科技有限公司 | 一种优化液冷服务器漏液保护的系统、方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100472402C (zh) | 内置摄像头的电源管理方法 | |
US6189058B1 (en) | Crossbar connect switch mechanism for hot plugability | |
CN112000528A (zh) | 一种通过cpld检测板卡信号短路的方法及系统 | |
CN111339010A (zh) | 一种pcie设备热插拔识别方法、系统及相关组件 | |
CN108415866B (zh) | 智能平台管理控制器 | |
CN113568855A (zh) | 一种低成本的pcie热拔插多模式兼容装置 | |
CN115269474A (zh) | 一种服务器及其PCIe热插拔的控制方法、装置及介质 | |
JPH0950333A (ja) | 活線挿抜回路 | |
CN111949464A (zh) | 一种cpu网络接口适配性测试板卡、测试系统及测试方法 | |
CN208569614U (zh) | 一种双控制器存储系统 | |
US6801973B2 (en) | Hot swap circuit module | |
US20070204088A1 (en) | Modularized circuit board bus connection control method and system | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN212135414U (zh) | 一种嵌入式模块化主板 | |
CN215300646U (zh) | 旁路控制装置 | |
CN102694719B (zh) | 微型电信计算架构系统、载板集线器模块及pci‑e交换器的端口配置方法 | |
CN113448416B (zh) | 一种热插拔稳定设备和计算机 | |
CN217880300U (zh) | Usb接口兼容串口的接口电路及计算机 | |
CN111769863B (zh) | 一种用于tpcm通信的中继方法及中继板卡 | |
CN114610663B (zh) | 一种支持多种板卡的装置和服务器 | |
CN112181122B (zh) | 数字电源芯片的管理装置以及方法 | |
CN218446552U (zh) | 一种服务器主板和服务器 | |
CN218647100U (zh) | 接口测试电路和接口测试系统 | |
CN212572068U (zh) | 一种pcb设计保护电路及装置 | |
CN214670578U (zh) | 一种调整strapping pin信号初始值的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201127 |
|
WW01 | Invention patent application withdrawn after publication |