CN113659002A - 具有AlOX保护层的金刚石基MISFET器件及其制备方法 - Google Patents

具有AlOX保护层的金刚石基MISFET器件及其制备方法 Download PDF

Info

Publication number
CN113659002A
CN113659002A CN202010398163.5A CN202010398163A CN113659002A CN 113659002 A CN113659002 A CN 113659002A CN 202010398163 A CN202010398163 A CN 202010398163A CN 113659002 A CN113659002 A CN 113659002A
Authority
CN
China
Prior art keywords
dielectric layer
diamond
alo
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010398163.5A
Other languages
English (en)
Inventor
张鹏飞
陈伟东
张少鹏
王宏兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inner Mongolia University of Technology
Original Assignee
Inner Mongolia University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inner Mongolia University of Technology filed Critical Inner Mongolia University of Technology
Priority to CN202010398163.5A priority Critical patent/CN113659002A/zh
Publication of CN113659002A publication Critical patent/CN113659002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有AlOX保护层的金刚石基MISFET器件及其制备方法,属于半导体器件领域。该器件包括金刚石衬底、源电极、漏电极、栅电极和介质层;在金刚石衬底上表面的两端分别形成源电极和漏电极,在源电极和漏电极之间从下到上依次设置第一介质层AlOX和第二介质层,第二介质层的上表面设置栅电极,第一介质层和第二介质层共同作为MISFET器件的钝化层和栅介质层。本发明较好的优化了栅电极介质层沉积质量,对氢终端加以保护作用,并增强了栅介质层在金刚石氢终端上的附着力,避免二维空穴气密度降低、载流子迁移率下降,同时避免了对氢终端的破坏,改善栅电极漏电及阈值电压稳定性,提高生产良品率,提高器件服役寿命。

Description

具有AlOX保护层的金刚石基MISFET器件及其制备方法
技术领域
本发明属于半导体器件领域,特别涉及一种具有AlOX保护层的金刚石基MISFET(金属-绝缘体-半导体场效应晶体管)器件及其制备方法。
背景技术
在功率器件领域,器件需要具备处理大电流大电压的能力。半导体器件处理大电压的能力主要和器件的最大击穿电压有关。而金刚石作为一种宽禁带间接带隙半导体材料,其禁带宽度为5.47eV,雪崩击穿电压理论值大于20MV/cm,空穴迁移率为3800cm2/V·s这使得金刚石器件可以用于高压领域。因此,金刚石在功率电子器件领域具有巨大的应用潜力。
氢化后的金刚石表面会存在p型导电层,该发现极大推动金刚石基场效应管的发展。对金刚石的表面进行氢化处理后,表面具有悬挂键的碳原子可以和氢原子结合,形成氢终端金刚石。该类型金刚石表面有一层导电的二维空穴气(2DHG),形成导电沟道,能够获得1013cm-2左右的空穴面密度,载流子迁移率可达20-217cm2·V-1·s-1。但是表面2DHG是由金刚石表面C-H键极化以及表面吸附物形成,高温下C-H键会断裂,加上表面吸附物的不稳定性容易导致器件性能的退化甚至失效,使得其应用大大限制。
为解决氢终端金刚石表面氢退化问题,一般在场效应晶体管的导电沟道上覆盖一层介质层,用以起绝缘作用和保护氢终端作用。通常使用的溅射和气相沉积等方法,要么沉积效率低下,沉积价格昂贵,要么沉积过程中会破坏金刚石表面氢终端。原子层沉积和电子束蒸发设备对金刚石表面氢终端造成的损失相对于溅射和气相沉积等而言是非常小的。
发明内容
本发明的目的是提供一种具有AlOX保护层的金刚石基MISFET器件及其制备方法,以保护氢终端并减少沉积栅介质时对氢终端表面的损伤问题。
一种具有AlOX保护层的金刚石基MISFET器件,该器件包括金刚石衬底、源电极、漏电极、栅电极和介质层等;在金刚石衬底上表面的两端分别形成源电极和漏电极,在源电极和漏电极之间从下到上依次设置第一介质层AlOX和第二介质层,第二介质层的上表面设置栅电极,第一介质层和第二介质层共同作为MISFET器件的钝化层和栅介质层。
本发明采用氢终端金刚石,在所述氢终端金刚石的氢终端上表面形成源电极和漏电极;在所述源电极和漏电极之间从下到上依次沉积第一介质层和第二介质层,在所述第二介质层的上表面设置栅电极,第一介质层为AlOX,第二介质层为Zr-Si-N等,第一介质层和第二介质层共同作为钝化层和栅介质层。
优选地,在源电极和漏电极之间的全部或部分区域从下到上依次设置第一介质层和第二介质层。
优选地,第一介质层用于隔离金刚石氢终端和第二介质层。第一介质层为铝氧化物AlOX,AlOX为Al2O3,第一介质层厚度为1-30nm。第一介质层通过采用原子层沉积或蒸镀(电子束蒸发)AlOX的方法制备。
优选地,第二介质层为Zr-Si-N、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3和WO3中的一种或两种以上。第二介质层的厚度为3-500nm。第二介质层通过采用蒸镀或溅射金属的方法得到。
优选地,栅电极为金属-绝缘层堆栈结构。栅电极材料为Zr、Al、Au、Pd或W,厚度为40-600nm。栅电极通过采用蒸镀或溅射金属的方法制得。
优选地,所述的源电极和漏电极材料为Ir、Au、Al、Pd、Pt、Pd/Ir或Pd/Au/Al等一种金属及相应金属的组合,源极和漏极的厚度为30-600nm。源电极和漏电极通过采用原子层沉积或蒸镀方法形成。
本发明还提供了一种制备上述具有AlOX保护层的金刚石基MISFET器件的方法。
一种具有AlOX保护层的金刚石基MISFET器件的制备方法,包括以下步骤:
(1)进行台面隔离以及欧姆接触,在金刚石衬底的表面制备源电极和漏电极,在源电极和漏电极之间沉积一层AlOX,形成第一介质层AlOX
(2)在第一介质层AlOX上沉积第二介质层,最后在第二介质层上进行栅电极的沉积。
步骤(1)中,源电极和漏电极通过采用原子层沉积或蒸镀方法形成;所述的源电极和漏电极材料为Ir、Au、Al、Pd、Pt、Pd/Ir或Pd/Au/Al等一种金属及相应金属的组合,源极和漏极的厚度为30-600nm。栅电极材料为Zr、Al、Au、Pd或W,厚度为40-600nm。
步骤(1)中,在源电极和漏电极之间全部或部分区域沉积形成第一介质层AlOX和第二介质层。
步骤(1)中,第一介质层的材料为Al2O3。第一介质层通过采用原子层沉积或蒸镀(电子束蒸发)AlOX的方法获得,第一介质层厚度为1-30nm。第一介质层用于隔离金刚石衬底和第二介质层。原子层沉积过程中,反应在25-400℃下进行。电子束蒸发过程中,保持室温,腔压为1×10-3Pa到1×10-6Pa。
步骤(2)中,第二介质层的形成材料为Zr-Si-N、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3和WO3中的一种或两种以上。第二介质层通过采用蒸镀或溅射金属的方法得到,所述第二介质层的厚度为3-500nm。
步骤(2)中,栅电极通过采用蒸镀或溅射金属的方法获得。
本发明采用叠层结构同时作为器件的栅介质层和钝化层,其中AlOX由原子层沉积或电子束蒸发技术获得。区别于传统的栅介质层和钝化层,本发明中与氢终端金刚石的氢终端表面势垒层直接接触的薄膜由原子层沉积或电子束蒸发技术获得,极大程度减少了对氢终端的沉积损伤,增强了栅介质层在金刚石氢终端上的附着力,并对氢终端起到保护作用。同时减少了采用高温、高能量的方法沉积第二介质层对氢终端的破坏,在器件的栅电极漏电及阈值电压稳定性方面都得到了优化。
附图说明
图1为实施例的在完成欧姆接触后的器件结构示意图;
图2为实施例的在完成第一介质层后的器件结构示意图;
图3为实施例的在完成第二介质层后的器件结构示意图;
图4为实施例的在完成栅电极后的器件结构示意图;
图5为实施例提供的具有AlOX保护层的金刚石基MISFET器件传输特性曲线;
图6为实施例提供的具有AlOX保护层的金刚石基MISFET器件栅电极漏电流图。
主要附图标记说明:
1 金刚石衬底 2 二维空穴气
3 源电极 3’ 漏电极
4 第一介质层 5 第二介质层
6 栅电极
具体实施方式
以下描述中,为了说明而不是限定,提出了比如特定的系统结构、技术之类的具体细节,目的是为了方便理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节而妨碍本发明的描述。
具有AlOX保护层的金刚石基MISFET器件,在氢终端金刚石的上表面形成源电极和漏电极;在源电极和漏电极之间从下到上依次沉积第一介质层和第二介质层,在所述第二介质层的上表面设置栅电极,第一介质层为AlOX,AlOX为Al2O3,第一介质层厚度为1-30nm。第一介质层和第二介质层共同作为钝化层和栅介质层。第一介质层用于隔离所述氢终端金刚石和所述第二介质层。第二介质层的厚度为3-500nm,第二介质层为Zr-Si-N、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3或WO3。栅电极为金属-绝缘层堆栈结构;栅电极材料为Zr、Al、Au、Pd或W,厚度为40-600nm。第一介质层和第二介质层作为绝缘栅介质层,材料包括Al2O3、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3和WO3等氧化物和Zr-Si-N非氧化物陶瓷等。
一种具有AlOX保护层的金刚石基MISFET器件及其制备方法,包括以下步骤:
(1)进行台面隔离以及欧姆接触在氢终端金刚石的氢终端上表面制备源电极和漏电极,在源电极和漏电极之间沉积一层AlOX,形成第一介质层AlOX;在源电极和漏电极之间通过采用原子层沉积AlOX的方法或蒸镀AlOX的方法形成第一介质层。
(2)在第一介质层AlOX上沉积第二介质层,最后进行栅电极的沉积。第二介质层的形成材料包括:Zr-Si-N、SiOX、HfOX、ZrOX、LaOX、AlOX、TiOX、SrTiOX、LaAlOX或WOX,所述介质层厚度为3-500nm。在第二介质层上通过采用蒸镀或溅射金属形成栅电极。
为了进一步说明本发明的技术方案,下面通过具体实施例来进行说明。
本实施例提供了一种具有AlOX保护层的金刚石基MISFET器件,如图4所示,该器件包括金刚石衬底1,在金刚石衬底1上通过氢化处理后形成一层二维空穴气2,金刚石衬底1上表面的两端分别连接源电极3和漏电极3’,在源电极3和漏电极3’之间的全部或部分区域从下到上依次沉积第一介质层4和第二介质层5,第二介质层5的上表面连接栅电极6,第一介质层4为AlOX,第一介质层4和第二介质层5共同作为MISFET器件的钝化层和栅介质层。第二栅介质层为Zr-Si-N。第一介质层4厚度为14nm,第二介质层5的厚度为28nm。
本实施例还提供了一种制备上述具有AlOX保护层的金刚石基MISFET器件的方法,包括以下步骤:
(1)进行台面隔离以及欧姆接触在金刚石衬底1上表面制备源电极3和漏电极3’,如图1所示;源电极3和漏电极3’通过采用电子束蒸发方法形成,源电极3和漏电极3’材料为Pd,源极和漏极的厚度均为100nm,实验条件为:室温,腔压5×10-4Pa。利用原子层沉积技术在源电极3和漏电极3’之间沉积一层Al2O3,厚度为14nm,沉积速率为一个循环0.1nm,形成第一介质层Al2O3,相应的结构示意图如图2所示。
(2)采用磁控溅射设备在第一介质层4上沉积第二介质层5,沉积功率90W,沉积时间40min,沉积厚度28nm,即第二介质层5的厚度为28nm,第二介质层为Zr-Si-N,得到的器件结构如图3所示;最后进行栅电极6的沉积,通过采用电子束蒸发技术沉积厚度为100nm的Au,实验条件为:室温,腔压5×10-4Pa,最终得到器件的结构如图4所示。
对实施例制备得到的MISFET器件进行测试,如图5所示为本实施例具有AlOX保护层的金刚石基MISFET器件的传输特性曲线,图5中可以看出该器件有较大开关比,较高的输出电流并具有常关特性;如图6所示为本实施例具有AlOX保护层的金刚石基MISFET器件的栅电极漏电流图,可以看出漏电流非常小,满足器件实际应用要求。
本发明较好的优化了栅电极介质层沉积质量,对氢终端加以保护作用,并增强了栅介质层在金刚石氢终端上的附着力,避免二维空穴气密度降低、载流子迁移率下降,同时避免了采用高温、高能量的方法沉积第二介质层对氢终端的破坏,改善栅电极漏电及阈值电压稳定性,提高生产良品率,提高器件服役寿命。
上述实施例为本发明较佳的实施方式,但是本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种具有AlOX保护层的金刚石基MISFET器件,该器件包括金刚石衬底、源电极、漏电极、栅电极和介质层;在金刚石衬底上表面的两端分别形成源电极和漏电极,在源电极和漏电极之间从下到上依次设置第一介质层AlOX和第二介质层,第二介质层的上表面设置栅电极,第一介质层和第二介质层共同作为MISFET器件的钝化层和栅介质层。
2.根据权利要求1所述的具有AlOX保护层的金刚石基MISFET器件,其特征在于:所述第一介质层为Al2O3;所述第二介质层为Zr-Si-N、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3和WO3中的一种或两种以上。
3.根据权利要求2所述的具有AlOX保护层的金刚石基MISFET器件,其特征在于:所述第一介质层厚度为1-30nm;第二介质层的厚度为3-500nm。
4.根据权利要求1所述的具有AlOX保护层的金刚石基MISFET器件,其特征在于:所述的栅电极为金属-绝缘层堆栈结构。
5.一种具有AlOX保护层的金刚石基MISFET器件的制备方法,包括以下步骤:
(1)进行台面隔离以及欧姆接触,在金刚石衬底的表面制备源电极和漏电极,在源电极和漏电极之间沉积一层AlOX,形成第一介质层;
(2)在第一介质层上沉积第二介质层,最后在第二介质层上进行栅电极的沉积。
6.根据权利要求5所述的具有AlOX保护层的金刚石基MISFET器件的制备方法,其特征在于:所述第一介质层的材料为Al2O3,第一介质层厚度为1-30nm;所述第二介质层的形成材料为Zr-Si-N、SiO2、HfO2、ZrO2、La2O3、Ta2O3、TiO2、SrTiO3、LaAlO3和WO3中的一种或两种以上,所述第二介质层的厚度为3-500nm。
7.根据权利要求6所述的具有AlOX保护层的金刚石基MISFET器件的制备方法,其特征在于:所述第一介质层通过采用原子层沉积或蒸镀的方法获得。
8.根据权利要求6所述的具有AlOX保护层的金刚石基MISFET器件的制备方法,其特征在于:所述第二介质层通过采用蒸镀或溅射金属的方法得到。
9.根据权利要求5所述的具有AlOX保护层的金刚石基MISFET器件的制备方法,其特征在于:所述栅电极通过采用蒸镀或溅射金属的方法获得。
10.根据权利要求5所述的具有AlOX保护层的金刚石基MISFET器件的制备方法,其特征在于:所述的源电极和漏电极通过采用原子层沉积或蒸镀的方法形成;所述的源电极和漏电极材料为Ir、Au、Al、Pd、Pt、Pd/Ir或Pd/Au/Al,所述的栅电极材料为Zr、Al、Au、Pd或W;在源电极和漏电极之间的全部或部分区域沉积形成第一介质层AlOX和第二介质层。
CN202010398163.5A 2020-05-12 2020-05-12 具有AlOX保护层的金刚石基MISFET器件及其制备方法 Pending CN113659002A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010398163.5A CN113659002A (zh) 2020-05-12 2020-05-12 具有AlOX保护层的金刚石基MISFET器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010398163.5A CN113659002A (zh) 2020-05-12 2020-05-12 具有AlOX保护层的金刚石基MISFET器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113659002A true CN113659002A (zh) 2021-11-16

Family

ID=78488744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010398163.5A Pending CN113659002A (zh) 2020-05-12 2020-05-12 具有AlOX保护层的金刚石基MISFET器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113659002A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212856A1 (en) * 2022-05-05 2023-11-09 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing thereof
CN117080079A (zh) * 2023-10-11 2023-11-17 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212856A1 (en) * 2022-05-05 2023-11-09 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing thereof
CN117080079A (zh) * 2023-10-11 2023-11-17 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
CN117080079B (zh) * 2023-10-11 2024-01-02 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
TW201208067A (en) Semiconductor device
CN113659002A (zh) 具有AlOX保护层的金刚石基MISFET器件及其制备方法
CN102903756A (zh) 金刚石金属-绝缘体-半导体结构场效应晶体管及制备法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN104037239A (zh) SiC MOS电容及制造方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
JPH0350414B2 (zh)
JP2000101064A (ja) 電極、SiCの電極及びSiCデバイス
CN211654827U (zh) 具有AlOX保护层的金刚石基MISFET器件
CN117352543A (zh) 一种石墨烯/GaN/AlGaN整流芯片及其制备方法
CN209766428U (zh) 一种新型mis-hemt器件结构
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
CN104037238A (zh) SiC MOS电容及制造方法
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN115132848B (zh) 一种高功率密度igzo薄膜晶体管及其制造方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN110610983A (zh) 抗辐照器件及制备方法
CN104992975A (zh) 一种金刚石功率晶体管及其制作方法
CN113838930A (zh) 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN113066863A (zh) 一种基于铁电栅介质的增强型hemt器件及其制作方法
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
TW202121543A (zh) 二極體、二極體的製造方法及電氣機器
CN111564487A (zh) 基于厚栅介质层电极一步成型的AlGaN/GaN MIS-HEMT器件及其制备方法
JP5612299B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination