CN113644068A - 一种新型金属栅的结构及其制造方法 - Google Patents
一种新型金属栅的结构及其制造方法 Download PDFInfo
- Publication number
- CN113644068A CN113644068A CN202110819643.9A CN202110819643A CN113644068A CN 113644068 A CN113644068 A CN 113644068A CN 202110819643 A CN202110819643 A CN 202110819643A CN 113644068 A CN113644068 A CN 113644068A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- barrier layer
- pmos
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 143
- 239000002184 metal Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 28
- 238000005240 physical vapour deposition Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 229910010038 TiAl Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 186
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种新型金属栅的结构及其制造方法。PMOS具有第一栅极结构，NMOS具有第二栅极结构；第一栅极结构包括第一阻挡层、第一金属层、第二阻挡层、第三阻挡层和金属栅；第二栅极结构包括第一阻挡层、第二阻挡层、第二金属层、第三阻挡层和金属栅；第一栅极结构的第一金属层作为PMOS的第一功函数层；第二栅极结构的第二金属层作为NMOS的第二功函数层；第一功函数层和第二功函数层被第二阻挡层分隔开。本发明通过第二阻挡层分隔开第一功函数层和第二功函数层，从而隔离金属栅以及NMOS的第二金属层对PMOS的第一金属层的影响，进而提高了PMOS阀值电压(Vt)面内均匀性，提高良率。
Description
技术领域
本发明涉及半导体集成电路制造领域，尤其涉及一种新型金属栅的结构及其制造方法。
背景技术
HKMG具有高介电常数的High-k绝缘层以及金属栅极。在HKMG制成中不管是Gate-first工艺还是Gate-last工艺，制造出的high-k绝缘层对提升晶体管的性能有重大的意义。High-k技术不仅能够大幅度减小栅极的漏电流，而且由于high-k绝缘层的等效氧化物厚度较薄，还能有效降低栅极电容。HKMG有助于进一步缩小晶体管的关键尺寸，以及有效改善晶体管的驱动能力。
现有HKMG制程中使用的Gate-last工艺主要分为以下两种：一种为NMOS与PMOS的金属栅是独立成型，需经历两次Al化学机械抛光(Chemical Mechanical Polishing,CMP)，其优点在于NOMS和PMOS的金属栅极是相互独立的，相互影响小，阀值电压(Vt)稳定；另一种为N区和P区的牺牲栅极同时被去除，N/P功函数金属在同一栅极Trench中形成，N区通过NRG工艺去除P功函数金属，会导致N/PMOS的功函数金属相互接触，且P区具有N/P两种功函数金属，使得PMOS受N功函数金属影响大，N/P区功函数金属高低差，造成金属栅底部阻挡层覆盖差，甚至断裂，而且金属栅的铝仅通过TiN以及Ti作为阻挡层，容易扩散进入NMOS的功函数层的金属，导致PMOS的阀值电压(Vt)不稳定，良率损失。
发明内容
本发明在于提供一种新型金属栅的结构，PMOS具有第一栅极结构，NMOS具有第二栅极结构；
第一栅极结构包括第一阻挡层、第一金属层、第二阻挡层、第三阻挡层和金属栅；
第二栅极结构包括第一阻挡层、第二阻挡层、第二金属层、第三阻挡层和金属栅；
第一栅极结构的第一金属层作为PMOS的第一功函数层；
第二栅极结构的第二金属层作为NMOS的第二功函数层；
第一功函数层和第二功函数层被第二阻挡层分隔开。
更进一步的，第一阻挡层的材料为TaN，第一金属层的材料为TiN，第二阻挡层的材料为TaN，第二金属层的材料为TiAl，金属栅的材料包括铝。
更进一步的，第三阻挡层的材料为TiN。
更进一步的，第三阻挡层的材料包括TiN和Ti。
本申请还提供一种新型金属栅的制造，采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、同时在PMOS和NMOS的形成区域形成第一阻挡层；
步骤二、同时在PMOS和NMOS的形成区域形成第一金属层；PMOS的形成区域的第一金属层作为PMOS的第一功函数层；
步骤三、去除NMOS的形成区域的第一金属层；
步骤四、同时在PMOS和NMOS的形成区域形成第二阻挡层；
步骤五、同时在PMOS和NMOS的形成区域形成第二金属层；NMOS的形成区域的第二金属层作为NMOS的第二功函数层；
第一功函数层和第二功函数层被第二阻挡层分隔开；
步骤六、去除所述PMOS的形成区域的所述第二金属层；
步骤七、同时在PMOS和NMOS的形成区域形成第三阻挡层；以及
步骤八、形成金属栅；第一栅极结构包括第一阻挡层、第一功函数层、第二阻挡层、第三阻挡层和金属栅；第二栅极结构包括第一阻挡层、第二阻挡层、第二功函数层、第三阻挡层和金属栅。
更进一步的，步骤二具体包括：通过物理气相沉淀工艺在第一阻挡层上沉积第一金属层。
更进一步的，步骤三具体包括：通过光刻结合刻蚀工艺去除NMOS的形成区域的第一金属层。
更进一步的，步骤四具体包括：通过原子层沉淀工艺在PMOS的形成区域的第一金属层以及NMOS的形成区域的第一阻挡层之上沉积第二阻挡层。
更进一步的，步骤五具体包括：通过物理气相沉淀工艺在NMOS的形成区域的第二阻挡层之上沉积第二金属层。
更进一步的，步骤六具体包括：通过光刻结合刻蚀工艺去除PMOS的形成区域的第二金属层。
更进一步的，步骤七之后还包括：通过化学机械研磨工艺完成金属栅平坦化。
附图说明
图1为本发明一实施例的新型金属栅的结构示意图。
图2为本发明一实施例的新型金属栅的制造方法流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明一实施例中，在于提供一种新型金属栅的结构，具体的，请参阅图1所示的本发明一实施例的新型金属栅的结构示意图。本发明一实施例的新型金属栅的结构，PMOS具有第一栅极结构，NMOS具有第二栅极结构。第一栅极结构包括第一阻挡层11、第一金属层12、第二阻挡层13、第三阻挡层15和金属栅16。第二栅极结构包括第一阻挡层11、第二阻挡层13、第二金属层14、第三阻挡层15和金属栅16。第一栅极结构的第一金属层12作为PMOS的第一功函数层。第二栅极结构的第二金属层作为NMOS的第二功函数层。第二阻挡层13分隔开第一功函数层和第二功函数层。在一些实施例中，采用通用工艺在晶圆上完成有源区图形化、High-k电介质沉积、牺牲硅栅极图形化、层间介质(ILD0)沉积等工艺直至牺牲硅栅极去除。通过通用原子层沉淀(ALD)工艺沉积预设厚度的第一阻挡层11。第一阻挡层11的材料可以为TaN。在第一阻挡层11之上通过通用物理气相沉淀(PVD)沉积预设厚度的第一金属层12。第一金属层12的材料可以为TiN。采用光刻结合刻蚀工艺去除NMOS区域的第一金属层12。在PMOS区域的第一金属层12和NMOS区域的第一阻挡层11之上通过通用原子层沉淀(ALD)工艺沉积预设厚度的第二阻挡层13。第二阻挡层13的材料可以为TaN。在第二阻挡层13之上通过通用物理气相沉淀(PVD)沉积预设厚度的第二金属层14。第二金属层14的材料可以为TiAl。采用光刻结合刻蚀工艺去除PMOS区域的第二金属层14。在NMOS区域的第二金属层14和PMOS区域的第二阻挡层13之上通过通用物理气相沉淀(PVD)沉积第三阻挡层15。第三阻挡层15的材料可以为TiN或Ti。在其他实施例中可以在第三阻挡层15的材料可以包括TiN和Ti，在第二金属层14之上通过通用物理气相沉淀(PVD)沉积TiN层，再在TiN层上沉积Ti层。在第三阻挡层15之上通过通用物理气相沉淀(PVD)沉积金属栅16。金属栅16的材料包括铝。
通过增加第二阻挡层13以分隔在第一功函数层和第二功函数层，在新增的第二阻挡层13后，再使用光刻结合刻蚀工艺去除PMOS区域的第二金属层14，降低了PMOS区域的第三阻挡层15的高度，有望解决第三阻挡层15断裂以及金属栅铝的扩散问题。同时，第二阻挡层13能够隔离金属栅以及NMOS的第二金属层TiAl对PMOS的第一金属层TiN的影响，进而提高了PMOS阀值电压(Vt)面内均匀性，提高良率。
本申请还提供一种新型金属栅的制造方法，具体的，请参阅图2所示的本发明一实施例的新型金属栅的制造方法流程图。结合图1和图2，本发明的新型金属栅的制造方法采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构。
步骤一、同时在所述PMOS和所述NMOS的形成区域形成第一阻挡层11。
具体的，通过通用原子层沉淀(ALD)工艺沉积预设厚度的第一阻挡层11。第一阻挡层11的材料可以为TaN。
在PMOS和NMOS的形成区域形成第一阻挡,11之前还包括采用通用工艺在晶圆上完成有源区图形化、High-k电介质沉积、牺牲硅栅极图形化、层间介质(ILD0)沉积等工艺直至牺牲硅栅极去除等步骤。
步骤二、同时在所述PMOS和所述NMOS的形成区域形成第一金属层12；所述PMOS的形成区域的所述第一金属层作为所述PMOS的第一功函数层。
具体的，在第一阻挡层11之上通过通用物理气相沉淀(PVD)沉积预设厚度的第一金属层12。第一金属层12的材料可以为TiN。
步骤三、去除所述NMOS的形成区域的所述第一金属层12。
具体的，采用光刻结合刻蚀工艺去除NMOS区域的第一金属层12。
步骤四、同时在所述PMOS和所述NMOS的形成区域形成第二阻挡层13。
具体的，在PMOS区域的第一金属层12和NMOS区域的第一阻挡层11之上通过通用原子层沉淀(ALD)工艺沉积预设厚度的第二阻挡层13。第二阻挡层13的材料可以为TaN。
步骤五、同时在所述PMOS和所述NMOS的形成区域形成第二金属层14；所述NMOS的形成区域的所述第二金属层作为所述NMOS的第二功函数层。
具体的，在第二阻挡层13之上通过通用物理气相沉淀(PVD)沉积预设厚度的第二金属层14。第二金属层14的材料可以为TiAl。
所述第一功函数层和所述第二功函数层被所述第二阻挡层分隔开。通过在第一功函数层和第二功函数层之间增加第二阻挡层13，从而隔离金属栅以及NMOS的第二金属层TiAl对PMOS的第一金属层TiN的影响，进而提高了PMOS阀值电压(Vt)面内均匀性，提高良率。
步骤六、去除所述PMOS的形成区域的所述第二金属层14。
具体的，采用光刻结合刻蚀工艺去除PMOS区域的第二金属层14。
步骤七、同时在所述PMOS和所述NMOS的形成区域形成第三阻挡层15。
具体的，在所述NMOS的形成区域的第二金属层14和所述PMOS的形成区域的第二阻挡层13之上通过通用物理气相沉淀(PVD)沉积第三阻挡层15。第三阻挡层15的材料可以为TiN或Ti。在其他实施例中可以在第三阻挡层15的材料可以包括TiN和Ti，在第二金属层14之上通过通用物理气相沉淀(PVD)沉积TiN层，再在TiN层上沉积Ti层。有助于降低第三阻挡层15的高度，有望解决第三阻挡层断裂以及铝扩散的问题。
步骤八、形成金属栅16；所述第一栅极结构包括所述第一阻挡层11、所述第一功函数层12、所述第二阻挡层13、所述第三阻挡层15和所述金属栅16；所述第二栅极结构包括所述第一阻挡层11、所述第二阻挡层13、所述第二功函数层14、所述第三阻挡层15和所述金属栅16。
具体的，在第三阻挡层15之上通过通用物理气相沉淀(PVD)沉积金属栅16。金属栅16的材料包括铝。
所述第一栅极结构自下而上依次为所述第一阻挡层11、所述第一功函数层12、所述第二阻挡层13、所述第三阻挡层15和所述金属栅16。所述第二栅极结构自下而上依次为所述第一阻挡层11、所述第二阻挡层13、所述第二功函数层14、所述第三阻挡层15和所述金属栅16。
形成金属栅16之后，还包括通过化学机械研磨工艺完成金属栅16平坦化。在完成平坦化步骤之后，还包括采用通用工艺继续完成接触孔以及后段全流程。
上述的实施例通过增加第二阻挡层，隔了第一功函数层和第二功函数层。第二阻挡层采用高台阶覆盖性的原子层沉淀(ALD)工艺沉积TaN 10A，确保PMOS金属栅的第一功函数层稳定，仅增加一道ALP工艺，简单、可行。增加的第二阻挡层TaN厚度小，预计对NMOS的阀值电压(Vt)影响也小。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种新型金属栅的结构，其特征在于，PMOS具有第一栅极结构，NMOS具有第二栅极结构；
所述第一栅极结构包括第一阻挡层、第一金属层、第二阻挡层、第三阻挡层和金属栅；
所述第二栅极结构包括第一阻挡层、第二阻挡层、第二金属层、第三阻挡层和金属栅；
所述第一栅极结构的所述第一金属层作为所述PMOS的第一功函数层；
所述第二栅极结构的所述第二金属层作为所述NMOS的第二功函数层；
所述第一功函数层和所述第二功函数层被所述第二阻挡层分隔开。
2.根据权利要求1所述的新型金属栅的结构，其特征在于，所述第一阻挡层的材料为TaN，所述第一金属层的材料为TiN，所述第二阻挡层的材料为TaN，所述第二金属层的材料为TiAl，所述金属栅的材料包括铝。
3.根据权利要求1所述的新型金属栅的结构，其特征在于，所述第三阻挡层的材料为TiN。
4.根据权利要求1所述的新型金属栅的结构，其特征在于，所述第三阻挡层的材料包括TiN和Ti。
5.一种新型金属栅的制造方法，其特征在于，采用如下步骤形成PMOS的第一栅极结构和NMOS的第二栅极结构：
步骤一、同时在所述PMOS和所述NMOS的形成区域形成第一阻挡层；
步骤二、同时在所述PMOS和所述NMOS的形成区域形成第一金属层；所述PMOS的形成区域的所述第一金属层作为所述PMOS的第一功函数层；
步骤三、去除所述NMOS的形成区域的所述第一金属层；
步骤四、同时在所述PMOS和所述NMOS的形成区域形成第二阻挡层；
步骤五、同时在所述PMOS和所述NMOS的形成区域形成第二金属层；所述NMOS的形成区域的所述第二金属层作为所述NMOS的第二功函数层；
所述第一功函数层和所述第二功函数层被所述第二阻挡层分隔开；
步骤六、去除所述PMOS的形成区域的所述第二金属层；
步骤七、同时在所述PMOS和所述NMOS的形成区域形成第三阻挡层；以及
步骤八、形成金属栅；所述第一栅极结构包括所述第一阻挡层、所述第一功函数层、所述第二阻挡层、所述第三阻挡层和所述金属栅；所述第二栅极结构包括所述第一阻挡层、所述第二阻挡层、所述第二功函数层、所述第三阻挡层和所述金属栅。
6.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤二具体包括：通过物理气相沉淀工艺在所述第一阻挡层上沉积所述第一金属层。
7.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤三具体包括：通过光刻结合刻蚀工艺去除所述NMOS的形成区域的所述第一金属层。
8.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤四具体包括：通过原子层沉淀工艺在所述PMOS的形成区域的所述第一金属层以及所述NMOS的形成区域的所述第一阻挡层之上沉积所述第二阻挡层。
9.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤五具体包括：通过物理气相沉淀工艺在所述NMOS的形成区域的所述第二阻挡层之上沉积所述第二金属层。
10.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤六具体包括：通过光刻结合刻蚀工艺去除所述PMOS的形成区域的所述第二金属层。
11.根据权利要求5所述的新型金属栅的制造方法，其特征在于，步骤七之后还包括：通过化学机械研磨工艺完成所述金属栅平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110819643.9A CN113644068A (zh) | 2021-07-20 | 2021-07-20 | 一种新型金属栅的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110819643.9A CN113644068A (zh) | 2021-07-20 | 2021-07-20 | 一种新型金属栅的结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113644068A true CN113644068A (zh) | 2021-11-12 |
Family
ID=78417804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110819643.9A Pending CN113644068A (zh) | 2021-07-20 | 2021-07-20 | 一种新型金属栅的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644068A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733387A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108538837A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 半导体器件及其形成方法 |
| CN112038339A (zh) * | 2020-08-25 | 2020-12-04 | 上海华力集成电路制造有限公司 | 高介电金属栅极mosfet结构及其制造方法 |
-
2021
- 2021-07-20 CN CN202110819643.9A patent/CN113644068A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733387A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108538837A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 半导体器件及其形成方法 |
| CN112038339A (zh) * | 2020-08-25 | 2020-12-04 | 上海华力集成电路制造有限公司 | 高介电金属栅极mosfet结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799751B1 (en) | Methods of forming a gate structure on a vertical transistor device | |
| US8952452B2 (en) | Semiconductor devices and method of manufacturing the same | |
| US9105632B2 (en) | Semiconductor structures | |
| US8614497B2 (en) | Method for fabricating a MIM capacitor using gate metal for electrode and related structure | |
| US7060568B2 (en) | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit | |
| US9960184B2 (en) | FDSOI-capacitor | |
| US20170018463A1 (en) | Dipole-Based Contact Structure to Reduce Metal-Semiconductor Contact Resistance in MOSFETs | |
| US10256321B2 (en) | Semiconductor device including enhanced low-k spacer | |
| CN102468221A (zh) | 采用后栅工艺制备cmos器件中接触孔的方法 | |
| CN104022027A (zh) | 结合有多种栅叠层组成的电路 | |
| US6680542B1 (en) | Damascene structure having a metal-oxide-metal capacitor associated therewith | |
| US9373675B2 (en) | Capacitor structure and method of forming the same | |
| US20130009250A1 (en) | Dummy patterns for improving width dependent device mismatch in high-k metal gate process | |
| US8975133B2 (en) | Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors | |
| US20180061752A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100943490B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN113644068A (zh) | 一种新型金属栅的结构及其制造方法 | |
| US9601373B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN113506801A (zh) | 一种新型金属栅的结构及其制造方法 | |
| US20170025352A1 (en) | Antifuse structures and methods of making same | |
| US10373876B2 (en) | Method for preventing dishing during the manufacture of semiconductor devices | |
| US20190214458A1 (en) | Semiconductor device and method for fabricating the same | |
| KR102406105B1 (ko) | 대칭 커패시터 절연체 구조를 가진 mim 커패시터 | |
| US8076730B2 (en) | Transistor level routing | |
| TWI746455B (zh) | 電容元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |