CN113643741A - 一种基于1s1r的逻辑运算单元及运算方法 - Google Patents

Abstract

本发明提供了一种基于1S1R的逻辑运算单元及运算方法，属于存储器存内计算技术领域；现有技术中存内计算单元结构复杂和运行稳定性不足；本发明提供了一种基于1S1R的逻辑运算单元，从下至上依次包括底电极层、选通管层、阻变存储器层和顶电极层，其性能稳定，功耗低，可实现16种逻辑运算。

Description

一种基于1S1R的逻辑运算单元及运算方法

技术领域

本发明涉及存储器存内计算技术领域，特别是涉及一种基于1S1R的逻辑运算单元及运算方法。

背景技术

为了克服冯·诺依曼体系结构中独立的中央处理器和内存之间的数据传输瓶颈，存内计算(In-Memory Computing)被认为是未来高性能分布式并行计算的一种很有前途的方法。在这种方法中，不同于以往利用晶体管的电压信号来进行逻辑运算，利用非易失性阻变存储器(RRAM)的物理状态作为变量来进行逻辑运算,即状态逻辑运算，由此可以实现在非易失性存储器中执行，存储和读取数据，减少传统计算机中数据交互的延迟，提高计算效率。

在存内计算领域，常见的有以下两种逻辑运算单元结构：用两个非易失性存储器反向串联的互补型(CRS)结构、采用单晶体管(Transistor)和单非易失性阻变存储器(RRAM)串联组成的One-Transistor-One-RRAM(1T1R)结构和采用单选通管(Selector)。这两种逻辑运算单元都以RRAM作为单元的存储核心，但它们的结构互不相同，并且还存在着结构复杂和运行稳定性不足的缺点。

发明内容

鉴于现有技术中存在的问题，本发明一种基于1S1R的逻辑运算单元，其特征在于所述逻辑运算单元从下至上依次包括底电极层、选通管层、阻变存储器层和顶电极层，

所述顶电极层作为第一信号输入端T₁；所述底电极层作为第二信号输入端T₂；

输入正电平脉冲信号V_T1满足V_th<V_set<V_T1条件时，定义这个脉冲信号对应逻辑信号T₁＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₁＝0；

输入正电平脉冲信号V_T2满足V_th-<V_reset<V_T2条件时，定义这个脉冲信号对应逻辑信号T₂＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₂＝0；

初始电阻状态I作为第三信号输入端；其中，当所述阻变存储器层处于L_R状态时，即为低阻态，对应逻辑信号I＝1；当所述阻变存储器层处于H_R状态时，即为高阻态，对应逻辑信号I＝0；

以正向读取电压V_R对应的逻辑信号R作为所述逻辑运算电路的第四信号输入端；所以输入在所述顶电极层的脉冲信号V_R应满足V_th+<V_R<V_set条件，此时定义逻辑信号R＝1；当输入在所述顶电极层的脉冲信号V_R满足V_R<V_th+<V_set时，逻辑信号R＝0；

以所述逻辑运算单元在被读取时的电阻状态Y作为逻辑电路运算结果的输出。

优选地，所述底电极层为金属薄膜材料。

优选地，所述选通管层为具备易失性阻变机制薄膜材料。

优选地，所述阻变存储器层为具备非易失性阻变机制薄膜材料，

优选地，所述顶电极层为金属薄膜材料。

与现有技术方案相比，本发明至少具有以下有益效果：

1)1S1R运算单元是由单个阻变存储器RRAM和单个选通管器件Selector串联堆叠而成的薄膜器件，结构简单，易于制备，性能稳定，特征尺寸小，功耗低；

2)通过控制1S1R逻辑运算单元的信号输入端的电压来控制1S1R辑运算单元的阻态切换，随后读出改变之后的状态，从而进行逻辑运算。这种逻辑运算方法可以实现完备的16种逻辑运算。

3)1S1R运算单元在运算结束后，通过一定的电压施加操作可以将运算结果存储在1S1R单元中。在1S1R中存储数据可以有效的避免多个存储单元形成阵列后产生的串扰现象。

4)相较于同类型运算方案，本操作方法的电压信号输入只需要在仅有的2个端口上操作，并且通过一定的调整可以简化到仅在其中一个端口上施加信号，整体的操作方法复杂度降低。

附图说明

图1是本发明1S1R器件多层堆叠结构；

图2是本发明1S1R器件的伏安特性曲线以及相对应的电阻状态示意图；

图3是本发明1S1R器件逻辑运算电路的等效电路图；

图4是本发明外加逻辑信号的作用下1S1R器件中阻变存储器的电阻状态变化图；

图5是本发明IMP逻辑在1S1R运算电路中的电平输入和结果展示图；

图6是本发明AND逻辑在1S1R运算电路中的电平输入和结果展示图。

图中的附图标记如下：1、顶电极层，2、阻变存储器层，3、选通管层，4、底电极层。

下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。

具体实施例

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

所以在本发明中，我们采用1S1R结构的逻辑运算单元，并在此单元的基础上为其设计了一种新颖的逻辑运算方法，从而在1S1R结构的逻辑运算单元上实现基本完备的二值布尔逻辑运算。通过本设计，可以使1S1R结构的运行稳定性和逻辑运算方法的高效性相结合，填补存内计算领域高稳定性运算的空白。此外，该逻辑运算方法搭配1S1R结构的逻辑运算单元还具备所需外围电路少，结构简单，节省运算时间和功耗的优点。

首先介绍1S1R结构的运算单元的构成及其电学特性。1S1R运算单元是由单个阻变存储器RRAM和单个选通管器件Selector串联堆叠而成的薄膜器件，此处简称为1S1R器件，其多层堆叠结构如图1所示。所述1S1R器件从下至上依次包括底电极层4、选通管层3、阻变存储器层2和顶电极层1，其中：所述底电极层4为金属薄膜材料，所述选通管层3为具备易失性阻变机制薄膜材料，所述阻变存储器层2为具备非易失性阻变机制薄膜材料，所述顶电极层1为金属薄膜材料。

其中，所述选通管层3材料的易失性阻变机制是指：当在其正极一端施加正向电压大于选通管正向转变电压V_th+时，该薄膜材料的电阻状态会由高阻态High Resistance-Selector(H_S)切换到低阻态Low Resistance-Selector(L_S)并且保持在低阻态L_S，撤去电压后切换回高阻态H_S；当在其负极一端施加大于选通管负向转变电压V_th-时，该薄膜材料的电阻状态会由高阻态H_S切换到低阻态L_S并且保持在低阻态L_S，撤去电压后切换回高阻态H_S。也就是说，当有足够大电压施加在该材料上时，其电阻会发生改变，撤去电压后，其电阻状态将恢复到改变前的状态。

其中，所述阻变存储器层2材料的非易失性阻变机制是指：当在其正极一端施加电压大于阻变存储器正向转变电压V_set时，该薄膜材料的电阻状态会由高阻态HighResistance-RRAM(HR)切换到低阻态Low Resistance-RRAM(L_R)并且保持在低阻态L_R，撤去电压后仍然保持低阻态L_R；当在其负极一端施加电压大于阻变存储器负向转变电压V_reset时，该薄膜材料的电阻状态会由低阻态L_R切换到高阻态H_R并且保持在高阻态H_R，撤去电压后仍然保持高阻态H_R。也就是说，当有足够大电压施加在该材料上时，其电阻会发生改变，撤去电压后，其电阻状态将保持改变后的状态。

进一步地，当所述各层堆叠形成1S1R器件后，定义以1S1R器件顶电极层1作为正极，以底电极层4作为负极。通过在1S1R器件的正负两极施加不同的电压，可以使得1S1R器件中的阻变存储器因其非易失性阻变机制在高、低阻态之间切换，从而起到存储信息的作用。同时，选通管也会因其易失性阻变机制跟随电压的施加而切换到低阻态，保证阻变存储器的分压足够使其发生转变，从而起到类似开关的作用。虽然两者电阻态的不同叠加方式使得1S1R器件可以存在多种电阻状态，但是1S1R器件还是需要根据其中阻变存储器的电阻状态来确定满足逻辑运算需要的不同逻辑运算信号，即高阻态存储逻辑“0”，低阻态存储逻辑“1”。之后只需要施加合适的读取电压，获取输出电流值即可读出信息。

本发明的提供了一种与结构简单，性能稳定，功耗低的1S1R逻辑运算单元相匹配的逻辑运算方法。该方法主要通过控制1S1R逻辑运算单元的信号输入端的电压来控制1S1R辑运算单元的阻态切换，随后读出改变之后的状态，从而进行逻辑运算。

进一步地，1S1R器件中的电阻状态可以由伏安特性曲线的变化来得到确认，如图2所示，给出了1S1R器件的伏安特性曲线以及相对应的电阻状态。其中，1S1R器件中阻变存储器和选通管初始电阻状态都为高阻态，接下来将详细列举1S1R器件在不同电压下电阻状态的变化。

(1)当施加正向电压V₊其幅值小于选通管正向转变电压和阻变存储器正向转变电压(V₊<V_th+<V_set)时，1S1R器件中选通管和阻变存储器的电阻状态不发生改变保持高阻态，即H_S+H_R状态。

(2)当施加正向电压V₊其幅值增大到大于选通管正向转变电压且小于阻变存储器正向转变电压(V_th+<V₊<V_set)时，1S1R器件中选通管电阻状态切换到低阻态，阻变存储器电阻状态不发生改变保持高阻态，即为L_S+H_R状态。

(3)当施加正向电压V+其幅值增大到大于选通管正向转变电压和阻变存储器正向转变电压(V_th<V_set<V₊)时，1S1R器件中选通管电阻状态保持低阻态，阻变存储器电阻状态切换并保持到低阻态，即为L_S+L_R状态。

(4)正向电压V₊开始回扫后，当其幅值减小到小于选通管正向转变电压和阻变存储器正向转变电压(V₊<V_th+<V_set)时，1S1R器件中选通管的电阻状态切换回高阻态，阻变存储器电阻状态不发生改变保持低阻态，即为H_S+L_R状态。

(5)当施加负向电压V-其幅值小于选通管负向转变电压和阻变存储器负向转变电压(V_-<V_th-<V_reset)时，1S1R器件中选通管的电阻状态不发生改变保持高阻态，阻变存储器电阻状态不发生改变保持低阻态，即H_S+L_R状态。

(6)当施加负向电压V_-其幅值增大到大于选通管负向转变电压且小于阻变存储器负向转变电压(V_th-<V_-<V_reset)时，1S1R器件中选通管电阻状态切换到低阻态，阻变存储器电阻状态不发生改变保持低阻态，即为L_S+L_R状态。

(7)当施加负向电压V-其幅值增大到大于选通管负向转变电压且大于阻变存储器负向转变电压(V_th-<V_reset<V_-)时，1S1R器件中选通管电阻状态保持低阻态，阻变存储器电阻状态发生改变切换到高阻态，即为L_S+H_R状态。

(8)负向电压V₊开始回扫后，当其幅值减小到小于选通管负向转变电压和阻变存储器负向转变电压(V_-<V_th-<V_reset)时，1S1R器件中选通管的电阻状态切换回高阻态，阻变存储器电阻状态不发生改变保持高阻态，即为H_S+H_R状态。

值得注意的是，虽然有4种电阻状态，但是1S1R器件的电阻状态还是由内部的阻变存储器状态来确定，即阻变存储器高阻态存储逻辑“0”，阻变存储器低阻态存储逻辑“1”。从1S1R器件的伏安特性曲线中可以看出，当施加合适的读取电压V_R后即可读取出代表阻变存储器高低阻态的不同电流。

基于上述1S1R器件的阻变特性，本发明设计了一种通过控制1S1R器件信号输入端的电压来控制1S1R器件的阻态切换，随后读出改变之后的状态，从而进行逻辑运算的运算方法。该逻辑运算方法同样需要外围电路的配合，图3给出了该方法适配1S1R器件逻辑运算单元所需要的外围电路的等效电路图，此处将该电路简称为逻辑运算电路。其中，以1S1R器件的正极作为所述逻辑运算电路的第一信号输入端T₁；以1S1R器件的负极作为所述逻辑运算电路的第二信号输入端T₂；以1S1R器件的初始电阻状态I对应的逻辑信号作为所述逻辑运算电路的第三信号输入端；以1S1R器件上施加的正向读取电压V_R对应的逻辑信号R作为所述逻辑运算电路的第四信号输入端；以1S1R器件在被读取时的电阻状态Y作为逻辑电路运算结果的输出。

接下来将分别介绍每个输入端口的输入信号的幅值以及其对应的逻辑信号，具体逻辑信号定义如表一所示。

(1)第一信号输入端T₁：

该输入端口实际为1S1R器件的正极。输入正电平脉冲信号V_T1满足V_th<V_set<V_T1条件时，定义这个脉冲信号对应逻辑信号T₁＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₁＝0。

(2)第二信号输入端T₂：

该输入端口实际为1S1R器件的负极。输入正电平脉冲信号T₂满足V_th-<V_reset<V_T2条件时，定义这个脉冲信号对应逻辑信号T₂＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₂＝0。

(3)初始电阻状态I：

该输入端口实际为1S1R器件中阻变存储器的初始电阻状态，根据初始电阻状态的高低来对应逻辑信号。当1S1R器件中阻变存储器处于L_R状态时，即为低阻态，对应逻辑信号I＝1；当1S1R器件中阻变存储器处于H_R状态时，即为高阻态，对应逻辑信号I＝0；

(4)读取电压信号R：

该输入端口实际上是根据施加在1S1R器件正极上的读取电压的幅值的高低来对应逻辑信号。该读取电压施加在正极上，同时保持负极处于零电平。此外，由于读取电压不能改变1S1R器件的电阻状态，所以输入在正极上的脉冲信号V_RH应满足V_th+<V_RH<V_set条件，此时定义这个脉冲信号对应对应逻辑信号R＝1；当输入在正极上的脉冲信号V_RL满足V_RL<V_th+<V_set时，定义这个信号对应逻辑信号R＝0；，

(5)信号输出端Y：

该输出端口输出的信号实际上是在1S1R器件的读取过程中产生，根据读取时反映阻变存储器的电阻状态的电流大小来对应逻辑信号。当1S1R器件中阻变存储器处于L_R状态时，即为低阻态输出大电流，对应逻辑信号R＝1；当1S1R器件阻变存储器处于H_R状态，即为高阻态输出小电流，对应逻辑信号R＝0；

表一

根据上述定义的逻辑信号，图4给出了基于1S1R器件的等效逻辑电路在外加逻辑信号的作用下1S1R器件中阻变存储器的电阻状态变化。其中，第一、第二信号输入端、初始电阻状态I、读取电压信号R和逻辑信号“0”和“1”即为表一中定义的信号输入端和逻辑信号。从图中可以看出，当在第一信号输入端T₁输入信号T₁＝1且在第二信号输入端T2输入信号T₂＝0，则可以使1S1R器件中阻变存储器的电阻状态由初始态H_R切换到L_R；当在第一信号输入端T₁输入信号T₁＝0且在第二信号输入端T₂输入信号T₂＝1，则可以使1S1R器件中阻变存储器的电阻状态由初始态L_R切换到H_R；值得注意的是，各个信号端口施加的电信号在幅值上可能存在差异，这由该器件本身的工作条件来决定的。输入电信号需要满足表一中所叙述的条件，才能使得该逻辑运算电路工作在正常的状态，本实例中的选择的电信号是可以使电路正常工作的。

通过上述逻辑信号的施加方案，本发明提供一种只需要3步即可进行逻辑运算并得出结果的操作方法。详细步骤如下：

(1)初始化1S1R器件的电阻状态。当初始电阻状态信号I不作为信号输入端时，第一信号输入端T₁施加正电平脉冲，第二信号输入端T₂施加零电平脉冲，使得1S1R器件中阻变存储器的电阻状态切换到低阻态L_R或者第一信号输入端T₁施加零电平脉冲，第二信号输入端T₂施加正电平脉冲，使得1S1R器件中阻变存储器的电阻状态切换到高阻态H_R；当初始电阻状态信号I作为信号输入端时，首先需要将第一信号输入端T₁施加零电平脉冲，第二信号输入端T₂施加正电平脉冲，使得1S1R器件中阻变存储器的电阻状态切换到高阻态H_R。之后，根据初始电阻状态I被赋予的输入信号p或q所需的逻辑值，进行施加电平操作使其转变阻态，高阻态代表逻辑信号“0”，低阻态代表逻辑信号“1”。

(2)输入逻辑信号。在相对应的信号输入端输入逻辑信号。第一信号输入端T1、第二信号输入端T2、初始电阻状态I和读取电压信号R均可以作为信号输入端，只需要根据其在此次逻辑运算中赋予的逻辑信号输入0、1、p或q即可。

(3)读取逻辑运算结果。运算结果以施加读取信号后，读出的电流值来作为运算结果，大电流即为信号“1”，小电流即为信号“0”。当读取电压信号R不作为信号输入端时，第一信号输入端T₁施加高电平脉冲，第二信号输入端T₂施加零电平脉冲，即可通过读取出的电流值来确定此次运算的结果；当读取电压信号R不作为信号输入端时，第一信号输入端T₁施加高电平脉冲，第二信号输入端T₂施加零电平脉冲，即作为输入逻辑信号“1”或者第一信号输入端T₁施加低电平脉冲，第二信号输入端T₂施加零电平脉冲，即作为输入逻辑信号“0”。同时，通过读取出的电流值来确定此次运算的结果。

本发明通过赋予1S1R逻辑运算电路四个信号(T₁、T₂、I、R)不同的逻辑信号值(0、1、p、q、

)来实现基本完备的布尔逻辑运算。逻辑运算模式和相应的信号赋值如表二所示。

表二

图5即为IMP逻辑在1S1R运算电路中的电平输入和结果展示。接下来以IMP逻辑运算作为示例，详细介绍逻辑运算的操作流程。

(1)初始化1S1R器件的电阻状态。将1S1R器件中阻变存储器的电阻态设置为低阻态L_R，即令I＝1。只需在第一信号输入端T₁施加正电平脉冲，第二信号输入端T₂施加零电平脉冲，使得1S1R器件中阻变存储器的电阻状态切换到低阻态L_R。

(2)输入逻辑信号p和逻辑信号q。此时，我们定义第一信号输入T₁为变量q，第二信号输入T₂为变量p。之后只需要按照表一定义的输入信号输入即可。

(3)读取逻辑运算电路的计算结果。在第一信号输入端T₁施加高电平脉冲，第二信号输入端T₂施加零电平脉冲，即可读取1S1R器件的电阻态，通过判断电流的大小来得出逻辑信号0和逻辑信号1。

进一步的，由于读取电压信号R会存在作为信号输入端的情况，此处以AND逻辑作为示例详细介绍逻辑运算的操作流程。图6即为AND逻辑在1S1R运算电路中的电平输入和结果展示。

(1)初始化1S1R器件的电阻状态。将1S1R器件中阻变存储器的电阻态设置为高阻态H_R，即令I＝0。只需在第一信号输入端T₁施加零电平脉冲，第二信号输入端T₂施加正电平脉冲，使得1S1R器件中阻变存储器的电阻状态切换到高阻态HR。

(2)输入逻辑信号p和逻辑信号q。此时，我们定义了第一信号输入T₁为变量p，第二信号输入T₂为逻辑信号“0”。之后按照逻辑计算所需要的信号输入即可。

(3)读取逻辑运算电路的计算结果。此时，我们定义了读取电压信号R为变量q，所以我们按照表一定义的输入信号输入即可。同时，读取相应的电流判断结果。

值得注意的是，在读取电压信号R作为输入端的情况下读取电压信号R无论输入的是高，低电平信号都可以读出电流，从而判断结果。

其他的逻辑运算只要按照表二对相应的信号输入端输入信号即可实现，故此处不过多叙述。其他的逻辑运算只要按照表二对相应的信号输入端输入信号即可实现，故此处不过多叙述。

此外，本发明中，与非NAND、异或XOR、同或XNOR逻辑运算的操作方案与其他逻辑操作方案有所不同，下面详细介绍这些逻辑运算的操作流程。

接下来详细介绍与非NAND逻辑运算的操作流程。

(1)初始化1S1R器件的电阻状态。将1S1R器件中阻变存储器的电阻态设置为高阻态H_R，即令I＝0。只需在第一信号输入端T₁施加0电平脉冲，第二信号输入端T₂施加高电平脉冲。

(2)输入逻辑信号p和逻辑信号q。此时，我们定义第一信号输入T₁为变量p，第二信号输入T₂为逻辑信号“0”。之后只需要按照表一定义的信号输入即可。

(3)读取逻辑运算电路的计算结果。此时，我们定义了读取电压信号R为变量q，所以我们按照表一定义的输入信号输入即可。值得注意的是，读取相应的电流需要取反，即读出高电流作为逻辑信号“0”，读出高电流作为逻辑信号“1”。本质上，该与非NAND逻辑运算的结果为与AND逻辑预算的结果取反而得出的。

接下来详细介绍异或XOR、同或XNOR逻辑运算的操作流程。

为了实现异或XOR逻辑运算，我们将1S1R器件中阻变存储器的电阻态I作为变量p的映射端口，即I＝p。另外一个变量q的映射端口，将由p的值来决定。当I＝p＝0时，第一信号输入T₁被定义为变量q，第二信号输入T₂为逻辑信号“0”。当I＝p＝1时，第一信号输入T₁被定义为逻辑信号“0”，第二信号输入T₂被定义为变量q。同样的，为了实现同或XNOR逻辑运算，我们将1S1R器件中阻变存储器的电阻态I作为变量p的映射端口，即I＝p。另外一个变量q的映射端口，将由p的值来决定。当I＝p＝0时，第一信号输入T₁被定义为逻辑信号“1”，第二信号输入T₂为变量q。当I＝p＝1时，第一信号输入T₁被定义为变量q，第二信号输入T₂被定义为逻辑信号“1”。通过这样的方式，即可完成在单一1S1R结构器件种实现异或XOR、同或XNOR逻辑运算。

下面以异或XOR逻辑运算为例，详细介绍该逻辑运算的操作流程。

(1)输入逻辑信号p。当输入逻辑信号p＝I＝0。只需在第一信号输入端T₁施加0电平脉冲，第二信号输入端T2施加高电平脉冲。当输入逻辑信号p＝I＝1。只需在第一信号输入端T₁施加高电平脉冲，第二信号输入端T2施加0电平脉冲。

(2)输入逻辑信号q。根据相关定义，当p＝I＝0时，第一信号输入T₁被定义为变量q，第二信号输入T₂为逻辑信号“0”，即根据变量q的值在T₁端输入相应的脉冲且在T₂端输入0电平脉冲。当p＝I＝1时，第一信号输入T₁被定义为逻辑信号“0”，第二信号输入T₂被定义为变量q，即在T₁端输入0电平脉冲且根据变量q的值T₂端输入相应的脉冲。

(3)读取逻辑运算电路的计算结果。此时，我们定义了读取电压信号R为R＝1，在第一信号输入端T₁施加高电平脉冲，第二信号输入端T₂施加零电平脉冲，即可读取1S1R器件的电阻态，通过判断电流的大小来得出逻辑信号“0”和逻辑信号“1”。

下面以同或XNOR逻辑运算为例，详细介绍该逻辑运算的操作流程。

(1)输入逻辑信号p。当输入逻辑信号p＝I＝0。只需在第一信号输入端T₁施加0电平脉冲，第二信号输入端T₂施加高电平脉冲。当输入逻辑信号p＝I＝1。只需在第一信号输入端T₁施加高电平脉冲，第二信号输入端T2施加0电平脉冲。

(2)输入逻辑信号q。根据相关定义，当p＝I＝0时，第一信号输入T₁被定义为逻辑信号“1”，第二信号输入T₂为变量q，即在T₁端输入高电平脉冲且根据变量q的值T₂端输入相应的脉冲。当p＝I＝1时，第一信号输入T₁被定义为逻辑信号“1”，第二信号输入T₂被定义为变量q，即在T₁端输入高电平脉冲且根据变量q的值T₂端输入相应的脉冲。

(3)读取逻辑运算电路的计算结果。此时，我们定义了读取电压信号R为R＝1，在第一信号输入端T₁施加高电平脉冲，第二信号输入端T₂施加零电平脉冲，即可读取1S1R器件的电阻态，通过判断电流的大小来得出逻辑信号“0”和逻辑信号“1”。

较为特殊的几种逻辑运算方案都进行了详细的叙述，其他的逻辑运算只要按照表二设定好的变量与输入端的映射进行信号输入即可实现，故此处不过多叙述。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (6)

1.一种基于1S1R的逻辑运算单元，其特征在于：所述逻辑运算单元从下至上依次包括底电极层、选通管层、阻变存储器层和顶电极层，

所述顶电极层作为第一信号输入端T₁；所述底电极层作为第二信号输入端T₂；

输入正电平脉冲信号V_T1满足V_th<V_set<V_T1条件时，定义这个脉冲信号对应逻辑信号T₁＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₁＝0；

输入正电平脉冲信号V_T2满足V_th-<V_reset<V_T2条件时，定义这个脉冲信号对应逻辑信号T₂＝1；输入脉冲信号为零电平脉冲时，定义这个脉冲信号对应逻辑信号T₂＝0；

初始电阻状态I作为第三信号输入端；其中，当所述阻变存储器层处于L_R状态时，即为低阻态，对应逻辑信号I＝1；当所述阻变存储器层处于H_R状态时，即为高阻态，对应逻辑信号I＝0；

以正向读取电压V_R对应的逻辑信号R作为所述逻辑运算电路的第四信号输入端；所以输入在所述顶电极层的脉冲信号V_R应满足V_th+<V_R<V_set条件，此时定义逻辑信号R＝1；当输入在所述顶电极层的脉冲信号V_R满足V_R<V_th+<V_set时，逻辑信号R＝0；

以所述逻辑运算单元在被读取时的电阻状态Y作为逻辑电路运算结果的输出。

2.根据权利要求1所述的运算单元，其特征在于：所述底电极层为金属薄膜材料。

3.根据权利要求1所述的运算单元，其特征在于：所述选通管层为具备易失性阻变机制薄膜材料。

4.根据权利要求1所述的运算单元，其特征在于：所述阻变存储器层为具备非易失性阻变机制薄膜材料，

5.根据权利要求1所述的运算单元，其特征在于：所述顶电极层为金属薄膜材料。

6.利用权利要求1所述的运算单元实施的运算方法，其特征在于：通过赋予所述逻辑运算单元四个信号，即T₁、T₂、I、R不同的逻辑信号值0、1、p、q、

来实现布尔逻辑运算；逻辑运算模式和相应的信号赋值如下表所示：

Images