CN113632223A - 具有厚导电层的电力组件 - Google Patents

具有厚导电层的电力组件 Download PDF

Info

Publication number
CN113632223A
CN113632223A CN202080020447.9A CN202080020447A CN113632223A CN 113632223 A CN113632223 A CN 113632223A CN 202080020447 A CN202080020447 A CN 202080020447A CN 113632223 A CN113632223 A CN 113632223A
Authority
CN
China
Prior art keywords
conductive layer
layer
base structure
hole
power assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080020447.9A
Other languages
English (en)
Other versions
CN113632223B (zh
Inventor
R·姆莱德
S·莫洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113632223A publication Critical patent/CN113632223A/zh
Application granted granted Critical
Publication of CN113632223B publication Critical patent/CN113632223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电力组件，包括：至少一个多层基础结构、嵌入在至少一个多层基础结构中的至少一个功率器件、位于多层基础结构的每一侧上的内部导电层，内部导电层通过布置在多层基础结构中的连接部而连接到功率器件的相应电触点；至少一个外部导电层，其位于基础结构的每一侧上，每个外部导电层包括至少一个预钻通孔；至少一个内部电绝缘层，其位于基础结构的内部导电层和相应的外部导电层之间；至少一个孔，其布置在内部电绝缘层和外部导电层中，每个孔的一部分由预钻通孔形成，所述至少一个孔填充有导电材料以形成外部导电通孔，以将内部导电层连接到相应的外部导电层。

Description

具有厚导电层的电力组件
技术领域
本发明涉及一种电力组件，其包括嵌入在多层基础结构中的至少一个功率器件和提供功率器件的更好的电流传递和热传递的至少一个外部厚导电层。本发明还涉及一种电力组件的制造方法。
背景技术
诸如二极管或各种类型的功率晶体管(MOSFET、JFET、IGBT、HEMT)之类的功率晶片是功率模块的基本组件，其用于例如在许多不同领域(诸如在汽车、航空、铁路工业中)控制和转换电力。
当前，例如在功率模块中将功率晶片连接到其它组件的最常见的方式是通过使用基板，诸如直接键合铜(DBC)基板，该基板包括陶瓷板，陶瓷板的至少一侧覆盖有铜层。功率晶片在一侧上焊接或烧结在DBC基板上，并且在功率晶片的另一侧上通过超声焊接在晶片金属化上的引线键合或带连接。
开关频率和电力密度的恒定增加导致需要功率模块的热增强、体积减小和可靠性增加。
从这个角度来看，通过在基板上引线键合功率晶片的传统电力连接具有许多限制和缺点，特别是由于引线键合导致的高寄生电平和低可靠性。
一种新的封装技术正在出现，其包括制造预封装功率单元，该预封装功率单元包括嵌入印刷电路板(PCB)层压板中的至少一个功率晶片。然后，功率晶片通过电镀的通孔连接到导电层。
这种新的封装解决方案允许在基板上更容易地连接功率晶片。另外，通过电镀通孔的连接增加了可靠性并减少了互连件的寄生元件。
制造功率器件封装的传统方法包括以下步骤：
-在电绝缘芯中形成功率晶片的尺寸的腔，
-将功率器件插入所述腔中，
-将包括所述功率器件的电绝缘层定位在两个附加电绝缘层之间，以获得电绝缘层的叠层，
-将所述电绝缘层的叠层定位在两个外部导电层之间，
-层压所述电绝缘层的叠层和所述外部导电层，
-用激光钻出多个通孔，
-电镀所述通孔以便将所述外部导电层的接触焊盘连接到所述功率晶片的相应电触点，
-根据功率电子应用的需要，通过电镀将所述外部导电层的厚度增加到所需的厚度，以便增加电力传输和热传输，
-使所述外部导电层的表面图案化以便形成期望的布局。
然而，在这种功率器件封装结构中，为了获得功率器件的更高的热性能和电性能，优选具有填充有铜的通孔和封装结构上的厚铜层。因此，电镀所述通孔的步骤较长，以便达到两个导电层所需的厚度。这种方法使工艺成本高。
另一种解决方案是在执行钻孔通孔的步骤之前首先获得厚的外部导电层。然而，在钻凿激光能力方面存在另一个问题，即，受厚导电层的限制。
因此，需要提供一种改进的封装结构以消除上述缺点。
发明内容
鉴于上述，本发明的目的在于提供一种具有厚导电层的电力组件，以便提高功率器件的热能力和电力能力。本发明的另一目的是提供一种比现有技术更容易制造的电力组件。
因此，公开了一种电力组件，该电力组件包括：
-至少一个多层基础结构、嵌入在所述至少一个多层基础结构中的至少一个功率器件、位于所述多层基础结构的每一侧上的内部导电层，每个内部导电层包括通过布置在所述多层基础结构中的连接部而连接到所述功率器件的相应电触点的至少一个接触焊盘；
-至少一个外部导电层，其位于所述基础结构的每一侧上，每个外部导电层包括至少一个预钻通孔，
-至少一个内部电绝缘层，其位于所述基础结构的至少一侧上，所述内部电绝缘层位于所述基础结构的内部导电层和相应的外部导电层之间，
-至少一个孔，其从所述内部导电层的接触焊盘延伸到所述外部导电层的外表面，使得所述孔具有由所述内部导电层的接触焊盘形成的底部，每个孔的一部分由所述预钻通孔形成，
-所述至少一个孔从所述孔的底部到所述外部导电层的外表面填充有导电材料，以便形成外部导电通孔，以将所述内部导电层的接触焊盘连接到相应的外部导电层。
根据本发明的电子组件由于位于嵌入所述功率器件的多层基础结构的相对侧上的厚外部导电层而提供增强的电力传输。
在实施方式中，所述至少一个多层基础结构包括：
-电绝缘芯，
-嵌入在所述电绝缘芯中的至少一个功率器件，每个功率器件具有相对的电触点，
-在所述电绝缘芯的相对表面上的两个内部导电层，
-每个内部导电层包括通过布置在所述电绝缘芯中和所述内部导电层中的连接部而连接到所述功率器件的相应电触点的至少一个接触焊盘。
优选地，外部层的厚度在100μm至4mm之间的范围内，并且优选地，在400μm至1mm之间的范围内。
所述至少一个孔的孔深度与预钻孔直径之比在0.4至1.6的范围内，优选地在0.8至1.2的范围内。
在实施方式中，内部导电层和功率器件的电触点之间的连接部是导电通孔。
优选地，所述至少一个孔的直径在100μm至1500μm之间的范围内。
在实施方式中，所述至少一个功率器件是二极管、诸如MOSFET、JFET或IGBT的晶体管。
还公开了一种用于制造根据以上描述的电力组件的方法，该方法包括以下步骤：(a)形成多层基础结构、嵌入在至少一个多层基础结构中的至少一个功率器件、位于至少一个基础结构的每一侧上的内部导电层，每个内部导电层包括通过布置在多层基础结构中的连接部而连接到功率器件的相应电触点的至少一个接触焊盘；
(b)提供两个外部导电层，所述外部导电层具有至少一个预钻通孔；
(c)将外部导电层定位在所述基础结构的每一侧上，并将至少一个内部电绝缘层定位在所述基础结构的内部导电层与所述基础结构的至少一侧上的外部导电层之间；
(d)层压所述基础结构、所述内部电绝缘层和所述外部导电层；
(e)通过去除包括所述内部电绝缘层的一部分和填充所述至少一个预钻通孔的材料的一部分的叠层来形成至少一个孔，使得所述至少一个孔具有由所述内部导电层的接触焊盘形成的底部；
(f)用导电材料填充所述至少一个孔，以便形成外部导电通孔，以将所述多层基础结构的内部导电层的接触焊盘连接到所述外部导电层，
(g)图案化外部导电层的表面层以形成导电图案。
在实施方式中，形成所述多层基础结构的步骤包括：
-在电绝缘芯中形成至少一个腔，
-在每个腔中插入至少一个功率器件，
-将两个内部导电层定位在所述电绝缘芯的相对表面上，
-层压所述电绝缘芯和所述内部导电层，
-在所述电绝缘芯和所述内部导电层中形成孔，
-电镀所述孔以便将所述内部导电层的至少一个接触焊盘连接到所述功率器件的相应电触点，
-图案化内部导电层的表面层以形成导电图案。
所述方法可包括进一步的步骤，其中，步骤(b)至(g)的序列重复至少一次。
在实施方式中，步骤(b)至(g)的序列被重复所需的次数，以获得所述基础结构的每一侧上的外部导电层的总厚度，所述总厚度包括1mm至100mm。
优选地，每个外部导电层的厚度在100μm至4mm之间的范围内，并且优选地，在400μm至1mm之间的范围内。
在实施方式中，在将所述外部导电层定位在所述基础结构的每一侧上之前，用膏体绝缘材料预填充所述外部导电层的至少一个预钻通孔。
膏体材料选自由环氧树脂、硅组成的组。
所述至少一个孔的通孔深度与预钻孔直径之比在0.4至1.6之间的范围内，且优选地在0.8至1.2之间的范围内。
根据本发明的电力组件由于位于所述多层基础结构的每一侧上的厚外部导电层而提供了良好的热耗散和高电力传输。
另外，在层压之前在厚导电层中形成的预钻孔的使用允许通过机械工艺或任何适当的工艺来对厚导电层钻孔并克服了激光钻孔限制。
附图说明
根据参考附图以非限制性示例的方式给出的以下详细描述，本发明的其它特征和优点将是显而易见的，在附图中：
图1A是根据本发明的第一实施方式的电力组件的示意性截面图。
图1B是根据本发明的第一实施方式的电力组件的示意性截面图。
图1C是根据本发明的第一实施方式的电力组件的示意性截面图。
图1D是根据本发明的第一实施方式的电力组件的示意性截面图。
图1E是根据本发明的第一实施方式的电力组件的示意性截面图。
图1F是根据本发明的第一实施方式的电力组件的示意性截面图。
图1G是根据本发明的第一实施方式的电力组件的示意性截面图。
图2是根据本发明的第二实施方式的电力组件的示意性截面图。
图3A是根据本发明的第三实施方式的电力组件的示意性截面图。
图3B是根据本发明的第三实施方式的电力组件的示意性截面图。
图3C是根据本发明的第三实施方式的电力组件的示意性截面图。
图3D是根据本发明的第三实施方式的电力组件的示意性截面图。
图4是根据本发明的第四实施方式的电力组件的示意性截面图。
图5A示意性地示出了根据本发明的实施方式的电力组件的制造方法的主要步骤。
图5B示意性地示出了根据本发明的实施方式的电力组件的制造方法的主要步骤。
具体实施方式
在本公开中，术语“电力组件”是指包括嵌入多层结构(如PCB叠层)中以形成功率模块的至少一个功率器件的封装结构。在本公开中，术语“绝缘层”或“绝缘芯”是指由导热且电绝缘的材料制成的层或芯。在本公开中，术语“导电层”是指由导电且导热的材料制成的层。
参照图1A至图1G，现在将描述根据本发明的第一实施方式的电力组件100。
参照图1A至图1C，电力组件100包括绝缘芯30，在绝缘芯30中嵌入有功率器件20。功率器件可以是二极管或MOSFET、JFET或IGBT、HEMT。在一些实施方式中，功率器件由宽带隙半导体(即，具有2-4eV范围内的带隙的半导体)制成。例如，功率器件可以由碳化硅SiC或氮化镓GaN制成。
功率器件具有至少两个电触点(未示出)，所述电触点是诸如铝、金、铜、银等金属焊盘。
例如，功率器件是二极管并且具有两个相对的电触点。在另一示例中，功率器件是晶体管，并且根据晶体管的类型，功率器件具有包括栅极、源极和漏极或者栅极、发射极和集电极的三个电触点。功率器件还可以具有多于三个的多个电触点。
另外，电力组件100可以包括如图2所示的至少一个附加功率器件和/或连接到第一功率器件的诸如电阻器、电容器等的电子无源组件。
作为非限制性示例，绝缘芯30由树脂或具有高导热性的任何其它适当绝缘材料制成，以提供更好的散热。绝缘芯可以由FR-4玻璃环氧树脂、聚酰亚胺或诸如HTCC(高温共烧陶瓷)或LTCC(低温共烧陶瓷)的陶瓷制成。
另外，电力组件100还包括顶部内部导电层40和底部内部导电层40’。顶部内部导电层40设置在绝缘芯30的顶表面31上。底部内部导电层40’设置在绝缘芯30的底表面31’上。这些导电层的材料是金属，优选铜。
此外，一组顶部导电通孔12和一组底部通孔12’形成在绝缘芯30中以及顶部内部导电层40和底部内部导电层40’中。顶部内部导电层40的接触焊盘通过一组顶部通孔12连接到功率器件20的顶表面上的电触点。底部内部导电层40’的接触焊盘通过一组底部通孔12’连接到功率器件的底表面上的电触点。因此，功率器件20通过电焊盘、一组顶部通孔12和一组底部通孔12’连接到顶部内部导电层40和底部内部导电层40’。
形成顶部通孔12和底部通孔12’的方法是本领域技术人员公知的。在层压包括绝缘芯30和两个内部导电层40、40’的叠层以获得固体组件之后，在叠层的每一侧通过激光钻孔工艺形成一组底部通孔11和一组底部通孔11’，从而允许功率器件20的电触点露出。然后，通过电镀工艺或化学镀工艺或这两种工艺用诸如铜的导电材料填充通孔11、11’，以形成导电通孔12、12’。
此外，在顶部导电层40的表面和底部导电层40’的表面上应用蚀刻步骤，以便分别获得顶部导电图案和底部导电图案。因此，顶部导电图案和底部导电图案用作顶部内部导电层40和底部内部导电层40’的接触焊盘。
根据非限制性实施方式，内部导电层40、40’可具有约20-50μm的厚度。
通孔的数量根据电力传输来选择。这些数量还取决于钻孔技术、激光或机械。例如，连接功率器件的电触点与内部导电层的通孔的密度可以是至少4个通孔/mm2，例如15个通孔/mm2，例如通孔深度与钻孔直径之比为0.8。在功率器件是MOSFET或IGBT的另一示例中，仅一个通孔将栅极焊盘连接到内部导电层。
如上所述的封装结构形成多层基础结构10的示例，该多层基础结构10包括绝缘芯30和覆盖绝缘芯30的相对表面的两个薄内部导电层40、40’，绝缘芯30嵌入有至少一个功率器件20。
参照图1D至图1G，电力组件100还包括位于基础结构10的每一侧的顶部厚外部导电层60和底部厚外部导电层60’。顶部厚外部导电层和底部厚外部导电层的厚度大于基础结构的内部导电层40、40’的厚度，以便增强封装结构的电流能力和热能力。根据非限制性实施方式，厚外部导电层60、60’可具有约100μm-4mm、优选地约400μm-1mm的厚度。因此，厚层是厚度大于或等于100μm的层。这些层的材料是金属，优选铜。
如图1D所示，每个外部厚导电层60、60’包括多个预先钻出的通孔61、61’，这些通孔通过机械加工或诸如电腐蚀的其它方法形成。这些预钻的通孔61、61’用作将外部厚导电层60、60’连接到内部导电层40、40’的接触焊盘的导电通孔，这将在下面更详细地解释。
通过预先钻出的通孔，可以理解，在将厚层定位在叠层中以形成电力组件之前，例如在叠层的层压步骤之前，在厚导电层中形成孔。因此，对钻孔技术没有限制。因此并且有利地，孔通过机械钻孔工艺形成，以便形成深孔。通常，预钻的通孔可以具有在100μm和1500μm之间的孔直径。
在一个实施方式中，这些预钻的通孔61、61’在用于形成导电通孔的电镀工艺步骤之前，通过丝网印刷用随后将被去除的绝缘材料预填充。
此外，电力组件100还包括顶部内部绝缘层50和底部内部绝缘层50’，顶部内部绝缘层50设置在顶部外部厚导电层60和基础结构10的顶部内部薄导电层40之间，底部内部绝缘层50’设置在底部外部厚导电层60’和基础结构10的底部内部导电层40’之间。例如，内部绝缘层50、50’由树脂或具有高导热性的任何适当绝缘材料制成。
参照图1E，在包括顶部绝缘层50和底部绝缘层50’、顶部厚外部电层60和底部厚外部电层60’以及基础结构10的叠层的层压步骤中，存在于绝缘层50、50’中的环氧树脂流动并填充厚外部导电层60、60’的预钻通孔61、61’。
然后除去预钻通孔中的绝缘材料和预钻通孔下面的绝缘材料，以便形成孔62、62’，孔62、62’从内部导电层40、40’穿过内部绝缘层50、50’延伸到外部厚导电层60、60’的外表面65、65’。
如图1F所示，电力组件100还包括从顶部内部导电层40延伸穿过顶部绝缘层50和顶部厚外部电层60的一组顶部孔62和从底部内部导电层40’延伸穿过底部绝缘层50’和底部厚外部电层60’的一组底部孔62’。
每个孔62、62’具有底部66、66’和开口端67、67’。孔的底部由内部导电层40、40’的接触焊盘的一部分形成，因此内部导电层40、40’被暴露出来。开口端67、67’形成在外部厚导电层60、60’的表面65、65’上。
每个孔62、62’部分地由形成于内部绝缘层50、50’中的孔形成，部分地由形成于外部厚导电层60、60’中的预钻通孔61、61’形成。孔62、62’的通孔深度与预钻孔直径之比在0.4至1.6之间，优选在0.8至1.2之间。
参照图1G，然后用诸如铜或膏体导电材料的导电材料63填充顶部孔62和底部孔62’，以便形成一组顶部导电通孔64和一组底部导电通孔64’。优选地，可以从孔的底部直到外部厚导电层的表面用导电材料完全填充孔。根据另一实施方式，孔62、62’由导电材料电镀。将该组件浸入两个浴槽中，第一个是化学镀铜，以便将内部导电层连接到外部导电层，第二个是电镀浴槽，以便完全填充孔62、62’。
因此，顶部内部导电层40的接触焊盘通过布置在顶部内部绝缘层50和顶部外部导电层60中的顶部通孔64连接到外部厚导电层60。底部内部导电层40’的接触焊盘通过布置在底部内部绝缘层50’和底部外部导电层60’中的底部通孔64’连接到底部外部厚导电层60’。
因此，功率器件20与顶部外部厚导电层60和底部外部厚导电层60’电连接。
图2是示出根据本发明的第二实施方式的电力组件400的示意性截面图。与图1G所示的第一实施方式相比，电力组件包括多个功率器件，例如如图2所示的四个功率器件421、422、423和424。功率器件可以彼此相同或不同。每个功率器件的电触点的数量根据功率器件的类型来确定。例如，如图2所示，电力组件包括嵌入在电绝缘芯430的相应腔中的两个二极管和两个IGBT。二极管具有两个电触点，即，阳极和阴极，IGBT具有三个电触点，即，发射极、栅极和集电极。
每个功率器件的顶侧的电触点通过形成在电绝缘芯430中的顶通孔412、内部薄导电层440、形成在顶部内部绝缘层450中和顶部外部导电层460中的外部顶部通孔464而连接到顶部外部厚导电层460。每个功率器件的底侧的电触点通过形成在电绝缘芯430中的底部通孔412’、底部内部薄导电层440’、形成在底部内部绝缘层450’和底部外部导电层460’中的外部底部通孔464’而连接到底部外部厚导电层460’。
设置在电力组件中的功率器件不限于图2所示的配置，并且可以根据电力组件所需的电子功能而变化。
由于设置在基础结构的每一侧的外部导电层的厚度大于400μm，因此电力传输效率大大提高。此外，由于外部厚导电层的形成导电通孔的孔通过机械工艺在厚导电层中预钻出，因此降低了电力组件的制造成本。
参照图3A至图3D，现在将描述根据本发明的第三实施方式的电力组件200。与图1A至图1G所示的实施方式相比，在底部内部薄导电层40’和底部外部厚导电层60’之间没有底部电绝缘层。在该实施方式中，底部外部厚导电层60’直接位于底部内部薄导电层40’上。因此，与第一实施方式的部件和元件相对应的部件和元件由相同的附图标记表示，因此省略详细说明。因此，本实施方式的基础结构类似于第一实施方式的基础结构，下面不再赘述。
电力组件200包括位于基础结构10的每一侧的顶部厚外部导电层60和底部厚外部导电层60’。顶部厚外部导电层和底部厚外部导电层的厚度大于基础结构的内部导电层的厚度，以便增强封装结构的电流能力和热能力。根据非限制性实施方式，厚外部导电层60、60’可具有约100μm-4mm、优选约400μm-1mm的厚度。这些层的材料是金属，优选铜。
如图3A所示，每个外部厚导电层60、60’包括通过机械工艺或其它适当技术形成的多个预钻的通孔61、61’。这些预钻的通孔用作将外部厚导电层60、60’连接到内部导电层40、40’的接触焊盘的导电通孔，这将在下面更详细地解释。
此外，电力组件200还包括顶部内部绝缘层50，该顶部内部绝缘层50设置在顶部外部厚导电层60和基础结构10的顶部内部薄导电层40之间。例如，内部绝缘层50由树脂或具有高导热性的任何适当绝缘材料制成。
参照图3C，电力组件200包括从顶部内部层40延伸穿过顶部绝缘层50和顶部厚外层60的一组顶部孔62。因此，每个顶部孔62具有底部66和开口端67。孔的底部由顶部内部导电层40的接触焊盘的一部分形成。开口端67形成在顶部外部厚导电层60的表面65处。每个顶部孔62部分地由形成在顶部内部绝缘层50中的孔形成，部分地由形成在顶部外部厚导电层60中的预钻通孔61形成。
参照图3C，电力组件200还包括一组底部孔62’，所述底部孔62’从底部内部电层40’延伸到底部厚外部电层60’。因此，底部孔62’直接由形成在底部外部厚导电层60’中的预钻孔61’形成。
然后用导电材料填充顶部孔62和底部孔62’，以便形成顶部导电通孔64和底部导电通孔64’。优选地，孔62、62’可以从孔的底部直到外部厚导电层的表面完全填充导电材料，如图3D所示。该填充步骤允许在内部导电层40、40’和相应的厚导电层60、60’之间形成机械粘附。
因此，顶部内部导电层40的接触焊盘通过布置在顶部内部绝缘层50和顶部外部厚导电层60中的顶部通孔64连接到顶部外部厚导电层60。底部内部导电层40’的接触焊盘通过底部通孔64’直接连接到底部外部厚导电层60’。
此外，顶部通孔64和底部通孔64’为功率器件的散热提供了热路径。
图4是示出根据本发明的第四实施方式的电力组件500的示意性截面图。与图3D所示的第三实施方式相比，本实施方式的电力组件包括多个功率器件，例如，四个功率器件521、521、523、524，两个二极管和两个IGBT。功率器件的配置类似于图2所示的实施方式。
每个功率器件的顶侧的电触点通过形成在电绝缘芯530中的顶部通孔512、内部薄导电层540、形成在顶部内部绝缘层550中和顶部外部导电层560中的外部顶部通孔564而连接到顶部外部厚导电层560。每个功率器件的底侧的电触点通过形成在电绝缘芯530中的底部通孔512’、底部内部薄导电层540’、由底部外部导电层560’的预钻孔形成的外部底部通孔564’而连接到底部外部厚导电层560’。
参照图5A和图5B，现在将描述根据本发明的实施方式的如图1A至图1G所示的电力组件的制造方法300。形成如图2、图3和图4所示的电力组件的方法是类似的，并且不再赘述。
图5A示出了多层基础结构10的形成301的示例。
在步骤302，在绝缘芯中形成至少一个腔。腔可以例如通过机械钻孔获得。腔的形状适合于功率器件。
在步骤303，将功率器件20插入腔中。功率器件可以是二极管或诸如MOSFET、JFET或IGBT的晶体管，并且可以具有电触点的各种配置。此外，功率器件的数量也可以根据电子功能要求而变化。每个功率器件在腔中以功率器件的电触点面向上和面向下的方式定向。在步骤304，将包括功率器件的绝缘芯定位在两个附加绝缘层和两个薄内部导电层40、40’之间，以获得叠层。
在步骤305中，对绝缘层和导电层40、40’的叠层进行层压以形成固体多层结构，其中叠层的绝缘层熔合在一起以形成如图1A所示的绝缘芯30。因此，功率器件20被嵌入绝缘芯30的内部。
然后，该方法包括步骤306，即，在绝缘芯30中和顶部内部导电层40中形成一组顶部孔11，并且在绝缘芯30中和底部导电层40’中形成一组底部孔11’。孔11、11’通过激光钻孔工艺形成，以便露出功率器件的电触点。
在步骤307，通过电镀工艺用诸如铜的导电材料对孔进行电镀，以便形成导电通孔12、12’。可以通过化学镀或/和电镀来执行电镀。优选地，导电材料是铜。例如，将固体多层结构浸入两个电镀浴槽中以完全填充孔。
在步骤308，在顶部内部导电层40和底部内部导电层40’的表面上施加蚀刻步骤，以便在基础结构的两侧上形成所需的导电图案。这些导电图案将用作接触焊盘。
在步骤309，提供具有预钻通孔的两个厚导电层60、60’。厚导电层的厚度约为400μm至4mm。与传统方法相比，外部导电层包括直径为约500μm至1000μm的预钻通孔。由于在制备叠层的步骤之前在厚导电层中形成孔，所以可以使用任何适当的钻孔技术。根据优选实施方式，厚导电层的孔通过机械工艺形成。
在步骤310，将基础结构10定位在两个附加的内部电绝缘层50、50’和两个厚的外部导电层60、60’之间，以形成新的叠层。
根据本发明的另一实施方式，在步骤310，在电力组件的底部，将底部外部厚导电层60’直接定位在底部内部薄导电层40’的表面上，如图3A所示。
在步骤311，包括基础结构、两个附加的内部电绝缘层和两个附加的厚导电层的叠层被层压，以形成固体多层结构。存在于绝缘层中的环氧树脂流动并填充厚外部导电层60、60’的预钻通孔61、61’。
在另一实施方式中，在步骤308期间，预钻通孔61、61’可以用膏体绝缘材料预填充。该材料可为环氧树脂、硅或可容易地清洁以用于电镀步骤的其它任何适当材料。
在步骤312，去除预钻通孔中和预钻通孔下面的绝缘材料，以便形成孔62、62’，孔62、62’从内部导电层40、40’穿过内部绝缘层50、50’延伸到外部厚导电层60、60’的外表面65、65’。因此，每个孔62、62’具有由内部导电层40、40’的接触焊盘的一部分形成的底部66、66’和处于外部厚导电层60、60’的表面处的开口端67、67’。该去除步骤可以通过任何适当的工艺(诸如激光、化学、机械、等离子体工艺)来执行。
在步骤313，参照图1G，用导电材料63填充孔62、62’，以便形成导电通孔64、64’，以将内部导电层40、40’的接触焊盘连接到外部厚导电层60、60’。例如，将该结构浸入两个电镀浴槽中。第一种是化学镀，以便将内部薄导电层连接到外部厚导电层。第二浴槽用于用导电材料完全填充孔。
在步骤314，顶部厚导电层和底部厚导电层的表面通过蚀刻或铣削被图案化。导电图案可以用作电子组件的接触焊盘。因此，多个电力组件可插入或集成到另一多层结构中以形成功率模块。
此外，虽然未示出，但是该方法可以包括进一步的步骤，其中步骤309至313的序列被重复至少一次。因此，如图1G、图2、图3D和图4所示的电力组件可以再次定位在两个附加绝缘层和包括预钻孔的厚导电层之间。在另一实施方式中，步骤309至313的序列可以被重复为获得基础结构的每一侧上的外部导电层的期望总厚度所需的次数。该厚度也是增加功率和热传输所需的，其可以在1mm和100mm之间的范围内。

Claims (15)

1.一种电力组件，该电力组件包括：
至少一个多层基础结构、嵌入在所述至少一个多层基础结构中的至少一个功率器件、位于所述多层基础结构的每一侧上的内部导电层，每个内部导电层包括通过布置在所述多层基础结构中的连接部而连接到所述功率器件的相应电触点的至少一个接触焊盘；
至少一个外部导电层，其位于所述基础结构的每一侧上，每个外部导电层包括至少一个预钻通孔，
至少一个内部电绝缘层，其位于所述基础结构的至少一侧上，所述内部电绝缘层位于所述基础结构的所述内部导电层和相应的外部导电层之间，
至少一个孔，其从所述内部导电层的接触焊盘延伸到所述外部导电层的外表面，使得所述孔具有由所述内部导电层的接触焊盘形成的底部，每个孔的一部分由所述预钻通孔形成，
利用导电材料从所述孔的底部到所述外部导电层的所述外表面填充所述至少一个孔，以便形成外部导电通孔，以将所述内部导电层的接触焊盘连接到相应的外部导电层。
2.根据权利要求1所述的电力组件，其中，所述至少一个多层基础结构包括：
电绝缘芯，
嵌入在所述电绝缘芯中的至少一个功率器件，每个功率器件具有相对的电触点，
位于所述电绝缘芯的相对表面上的两个内部导电层，
每个内部导电层包括通过布置在所述电绝缘芯中和所述内部导电层中的连接部而连接到所述功率器件的相应电触点的至少一个接触焊盘。
3.根据权利要求1和2中的任一项所述的电力组件，其中，外部层的厚度在100μm至4mm之间的范围内，优选地，在400μm至1mm之间的范围内。
4.根据权利要求1至3中的任一项所述的电力组件，其中，所述至少一个孔的孔深度与预钻孔直径之比在0.4至1.6的范围内，优选地，在0.8至1.2的范围内。
5.根据权利要求1至4中的任一项所述的电力组件，其中，内部导电层和功率器件的电触点之间的连接部是导电通孔。
6.根据权利要求1至5中的任一项所述的电力组件，其中，所述至少一个孔的直径在100μm至1500μm之间的范围内。
7.根据权利要求1至6中的任一项所述的电力组件，其中，所述至少一个功率器件是二极管、诸如MOSFET、JFET或IGBT的晶体管。
8.一种用于制造根据权利要求1至7中的任一项所述的电力组件的方法，该方法包括以下步骤：
(a)形成多层基础结构、嵌入在所述多层基础结构中的至少一个功率器件、位于至少一个基础结构的每一侧上的内部导电层，每个内部导电层包括通过布置在所述多层基础结构中的连接部而连接到所述功率器件的相应电触点的至少一个接触焊盘；
(b)提供两个外部导电层，所述外部导电层具有至少一个预钻通孔；
(c)将外部导电层定位在所述基础结构的每一侧上，并且将至少一个内部电绝缘层定位在所述基础结构的所述内部导电层与所述基础结构的至少一侧上的外部导电层之间；
(d)对所述基础结构、所述内部电绝缘层和所述外部导电层进行层压；
(e)通过去除包括所述内部电绝缘层的一部分和填充所述至少一个预钻通孔的材料的一部分的叠层来形成至少一个孔，使得所述至少一个孔具有由所述内部导电层的接触焊盘形成的底部；
(f)用导电材料填充所述至少一个孔，以便形成外部导电通孔，以将所述多层基础结构的所述内部导电层的接触焊盘连接到所述外部导电层，
(g)使外部导电层的表面层图案化以形成导电图案。
9.根据权利要求8所述的用于制造电力组件的方法，其中，形成所述多层基础结构的步骤包括以下步骤：
在电绝缘芯中形成至少一个腔，
在每个腔中插入至少一个功率器件，
将两个内部导电层定位在所述电绝缘芯的相对表面上，
对所述电绝缘芯和所述内部导电层进行层压，
在所述电绝缘芯中和所述内部导电层中形成孔，
电镀所述孔以便将所述内部导电层的至少一个接触焊盘连接到所述功率器件的相应电触点，
使内部导电层的表面层图案化以形成导电图案。
10.根据权利要求8或9所述的用于制造电力组件的方法，其中，步骤(b)至(g)的序列重复至少一次。
11.根据权利要求8至10中的任一项所述的用于制造电力组件的方法，其中，步骤(b)至(g)的序列被重复为获得所述基础结构的每一侧上的外部导电层期望处于1mm至100mm之间的总厚度所需的次数。
12.根据权利要求8至11中的任一项所述的用于制造电力组件的方法，其中，每个外部导电层的厚度在100μm至4mm之间的范围内，优选地，在400μm至1mm之间的范围内。
13.根据权利要求8至12中的任一项所述的用于制造电力组件的方法，其中，在将所述外部导电层定位在所述基础结构的每一侧上之前，用膏体绝缘材料预填充所述外部导电层的所述至少一个预钻通孔。
14.根据权利要求13所述的用于制造电力组件的方法，其中，所述膏体绝缘材料选自由环氧树脂、硅组成的组。
15.根据权利要求8至14中的任一项所述的用于制造电力组件的方法，其中，所述至少一个孔的通孔深度与预钻孔直径之比在0.4至1.6之间的范围内，优选地，在0.8至1.2之间的范围内。
CN202080020447.9A 2019-03-25 2020-01-20 具有厚导电层的电力组件 Active CN113632223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19164827.8A EP3716326A1 (en) 2019-03-25 2019-03-25 Electrically power assembly with thick electrically conductive layers
EP19164827.8 2019-03-25
PCT/JP2020/002641 WO2020195089A1 (en) 2019-03-25 2020-01-20 Electrically power assembly with thick electrically conductive layers

Publications (2)

Publication Number Publication Date
CN113632223A true CN113632223A (zh) 2021-11-09
CN113632223B CN113632223B (zh) 2024-01-12

Family

ID=65911054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080020447.9A Active CN113632223B (zh) 2019-03-25 2020-01-20 具有厚导电层的电力组件

Country Status (5)

Country Link
US (1) US11791254B2 (zh)
EP (1) EP3716326A1 (zh)
JP (1) JP7214008B2 (zh)
CN (1) CN113632223B (zh)
WO (1) WO2020195089A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138319A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板
US20020108776A1 (en) * 2001-02-13 2002-08-15 Fujitsu Limited Multilayer printed circuit board and method of making the same
JP2004140063A (ja) * 2002-10-16 2004-05-13 O K Print:Kk 配線基板
CN1662122A (zh) * 2004-02-23 2005-08-31 三星电子株式会社 具有散热性能的多层电路板及其制作方法
US20050230835A1 (en) * 2004-04-20 2005-10-20 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
US20120133052A1 (en) * 2009-08-07 2012-05-31 Nec Corporation Semiconductor device and method for manufacturing the same
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
US20170092630A1 (en) * 2015-09-24 2017-03-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
CN107452694A (zh) * 2016-05-31 2017-12-08 台达电子国际（新加坡）私人有限公司 嵌入式封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5273095B2 (ja) 2010-05-24 2013-08-28 株式会社デンソー 半導体装置
JP2016058417A (ja) 2014-09-05 2016-04-21 日本特殊陶業株式会社 半導体パワーモジュールの製造方法
EP3547359A1 (en) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Improved pre-packed power cell

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138319A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板
US20020108776A1 (en) * 2001-02-13 2002-08-15 Fujitsu Limited Multilayer printed circuit board and method of making the same
JP2004140063A (ja) * 2002-10-16 2004-05-13 O K Print:Kk 配線基板
CN1662122A (zh) * 2004-02-23 2005-08-31 三星电子株式会社 具有散热性能的多层电路板及其制作方法
US20050230835A1 (en) * 2004-04-20 2005-10-20 Shinko Electric Industries Co., Ltd. Semiconductor device
US20120133052A1 (en) * 2009-08-07 2012-05-31 Nec Corporation Semiconductor device and method for manufacturing the same
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
CN104681520A (zh) * 2013-09-26 2015-06-03 通用电气公司 嵌入式半导体装置封装及其制造方法
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
US20170092630A1 (en) * 2015-09-24 2017-03-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
CN107452694A (zh) * 2016-05-31 2017-12-08 台达电子国际（新加坡）私人有限公司 嵌入式封装结构

Also Published As

Publication number Publication date
US11791254B2 (en) 2023-10-17
JP7214008B2 (ja) 2023-01-27
WO2020195089A1 (en) 2020-10-01
JP2022515931A (ja) 2022-02-22
CN113632223B (zh) 2024-01-12
US20220148958A1 (en) 2022-05-12
EP3716326A1 (en) 2020-09-30

Similar Documents

Publication Publication Date Title
CN107123601B (zh) 一种高散热器件封装结构和板级制造方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
WO2019187400A1 (en) Pre-packed power cell, power module and method for manufacturing pre-packed power cell
CN112368830A (zh) 电力组件、功率模块、用于制造功率模块和电力组件的方法
US11903132B2 (en) Power electronic assembly having a laminate inlay and method of producing the power electronic assembly
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US10229891B2 (en) Chip embedding package with solderable electric contact
US20240128197A1 (en) Assemblies with embedded semiconductor device modules and related methods
US6713792B2 (en) Integrated circuit heat sink device including through hole to facilitate communication
CN113632223B (zh) 具有厚导电层的电力组件
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
US20240145323A1 (en) Electrical module and method of manufacturing an electrical module
Böttcher et al. Concepts for realizing High-Voltage Power Modules by Embedding of SiC Semiconductors
KR100836645B1 (ko) 전자 패키지 및 그 제조방법
CN118786527A (zh) 具有嵌入式半导体器件模块的组件及相关方法
WO2023213394A1 (en) Multi-layer printed circuit board and method for its production
WO2024061467A1 (en) Prepackage module for embedding into a multilayer printed circuit board
WO2024132176A1 (en) Semiconductor package and array of semiconductor packages
KR20230136459A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
WO2024086573A1 (en) Assemblies with embedded semiconductor device modules and related methods
TW202433721A (zh) 具有嵌入式半導體裝置模組之總成及相關方法
CN115397090A (zh) 齿形板
WO2024088494A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant