CN113629066A - 可拉伸的像素阵列基板 - Google Patents
可拉伸的像素阵列基板 Download PDFInfo
- Publication number
- CN113629066A CN113629066A CN202110772160.8A CN202110772160A CN113629066A CN 113629066 A CN113629066 A CN 113629066A CN 202110772160 A CN202110772160 A CN 202110772160A CN 113629066 A CN113629066 A CN 113629066A
- Authority
- CN
- China
- Prior art keywords
- edge
- island
- opening
- substrate
- element layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种可拉伸的像素阵列基板,包括基底及元件层。基底具有多个第一开口及多个第二开口,其中每一第一开口具有第一开口延伸方向,每一第二开口具有第二开口延伸方向,且第一开口延伸方向与第二开口延伸方向不同。多个第一开口及多个第二开口在第一方向及第二方向上交替排列,以定义基底的多个岛及多个桥。元件层设置于基底上且包括多个岛部及多个桥部。多个岛部具有多个像素结构且分别设置于基底的多个岛上。多个桥部具有多条导线且分别设置于基底的多个桥上,其中多条导线电性连接至多个像素结构。
Description
技术领域
本发明涉及一种像素阵列基板,且特别涉及一种可拉伸的像素阵列基板。
背景技术
随着电子技术的高度发展,电子产品不断推陈出新。为使电子产品能应用于各种不同的领域,可拉伸、轻薄及外型不受限的特性逐渐受到重视。也就是说,电子产品逐渐被要求依据不同的应用方式以及应用环境而具有不同的外型,因此电子产品需具有可拉伸性。
然而,电子产品在被拉伸的状态下,可能会因为承受应力造成结构上的断裂,甚至进一步造成内部线路的断路。因此,如何使可拉伸的电子产品具有良好的制造良率(yield)及产品可靠度(reliability),实为目前亟欲解决的课题。
发明内容
本发明提供一种像素阵列基板,不易裂损。
本发明的可拉伸的像素阵列基板,包括基底及元件层。基底具有多个第一开口及多个第二开口,其中每一第一开口具有第一开口延伸方向,每一第二开口具有第二开口延伸方向,且第一开口延伸方向与第二开口延伸方向不同。多个第一开口及多个第二开口在第一方向及第二方向上交替排列,以定义基底的多个岛及多个桥。第一方向与第二方向交错,第一方向与第一开口延伸方向交错,且第二方向与第二开口延伸方向交错。每一第一开口具有相对的多个第一边缘及相对的多个第二边缘,多个第一边缘在第一方向上排列,且多个第二边缘在第一开口延伸方向上排列。每一第二开口具有相对的多个第三边缘及相对的多个第四边缘,多个第三边缘在第二方向上排列,且多个第四边缘在第二开口延伸方向上排列。元件层设置于基底上且包括多个岛部及多个桥部。多个岛部具有多个像素结构且分别设置于基底的多个岛上。多个桥部具有多条导线且分别设置于基底的多个桥上,其中多条导线电性连接至多个像素结构。元件层的每一岛部具有相邻于基底的一第一开口的一第一边缘,元件层的每一岛部的第一边缘不平行且不垂直于第一方向及第二方向,且元件层的每一岛部的第一边缘与第一开口的第一边缘的第一段具有一锐角θ1。
附图说明
图1为本发明一实施例的可拉伸的像素阵列基板100的俯视示意图。
图2为本发明一实施例的可拉伸的像素阵列基板100的一个重复单元R的放大示意图。
图3为本发明一实施例的可拉伸的像素阵列基板100的剖面示意图。
图4为本发明一实施例的可拉伸的像素阵列基板100的一个子像素结构SPX的等效电路示意图。
图5示出本发明一实施例的可拉伸的像素阵列基板100的应力分布情况。
图6示出一比较例的可拉伸的像素阵列基板100’的应力分布情况。
附图标记说明:
100、100’:可拉伸的像素阵列基板
110:基底
112:第一开口
112a:第一边缘
112a-1、114a-1:第一段
112b:第二边缘
114:第二开口
114a:第三边缘
114b:第四边缘
116:岛
116-1:第一岛
116-2:第二岛
116-3:第三岛
118:桥
118-1:第一桥
118-2:第二桥
120:元件层
126:岛部
126a:边缘
126a-1:第一边缘
126a-2:第二边缘
126-1:第一岛部
126-2:第二岛部
126-3:第三岛部
128:桥部
128-1:第一桥部
128-2:第二桥部
D1:第一方向
D2:第二方向
E1:第一开口延伸方向
E2:第二开口延伸方向
PX:像素结构
PX1:第一像素结构
PX2:第二像素结构
PX3:第三像素结构
GI:第一绝缘层
GIb、PLb:边缘
L:导线
L1:第一导线
L2:第二导线
PE:像素电极
PL:第二绝缘层
PLa:接触窗
R:重复单元
SPX:子像素结构
T1:第一晶体管
T1a、T2a:第一端
T1b、T2b:第二端
T1c、T2c:控制端
T1d:半导体图案
T2:第二晶体管
θ1、θ2:锐角
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为“直接在另一元件上”或“直接连接到”另一元件时,不存在中间元件。如本文所使用的,“连接”可以指物理及/或电性连接。再者,“电性连接”或“耦合”可以是二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值,考虑到所讨论的测量和与测量相关的误差的特定数量(即,测量系统的限制)。例如,“约”可以表示在所述值的一个或多个标准偏差内,或±30%、±20%、±10%、±5%内。再者,本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质,来选择较可接受的偏差范围或标准偏差,而可不用一个标准偏差适用全部性质。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
图1为本发明一实施例的可拉伸的像素阵列基板100的俯视示意图。请参照图1,可拉伸的像素阵列基板100包括阵列排列的多个重复单元R。
图2为本发明一实施例的可拉伸的像素阵列基板100的一个重复单元R的放大示意图。
图3为本发明一实施例的可拉伸的像素阵列基板100的剖面示意图。
请参照图1、图2及图3,可拉伸的像素阵列基板100包括基底110,用以承载可拉伸的像素阵列基板100的其它构件。基底110具有弹性及可延展性。换言之,基板110可拉伸。举例而言,在本实施例中,基底110的材质可包括聚酰亚胺(polyimide;PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate;PEN)、聚对苯二甲酸乙二酯(polyethyleneterephthalate;PET)、聚碳酸酯(polycarbonates;PC)、聚醚砜(polyether sulfone;PES)或聚芳基酸酯(polyarylate)、其它合适的材料或前述至少二种材料的组合,但本发明不以此为限。
请参照图1及图2,基底110具有多个第一开口112及多个第二开口114。每一第一开口112具有第一开口延伸方向E1,每一第二开口114具有第二开口延伸方向E2,且第一开口延伸方向E1与第二开口延伸方向E2不同。举例而言,在本实施例中,第一开口延伸方向E1与第二开口延伸方向E2可选择性地垂直。也就是说,在本实施例中,第一开口延伸方向E1与第二开口延伸方向E2的夹角α可为90°。然而,本发明不以此为限,在其它实施例中,第一开口延伸方向E1与第二开口延伸方向E2的夹角α也可以是大于0°且小于180°的其它角度。
请参照图1及图2,基底110的多个第一开口112及多个第二开口114在第一方向D1及第二方向D2上交替排列,以定义基底110的多个岛116及多个桥118。第一方向D1与第二方向D2交错,第一方向D1与第一开口延伸方向E1交错,且第二方向D2与第二开口延伸方向E2交错。举例而言,在本实施例中,第一方向D1与第二方向D2可选择性地垂直,第一方向D1与第一开口延伸方向E1可选择性地垂直,且第二方向D2与第二开口延伸方向E2可选择性地垂直,但本发明不以此为限。
请参照图1图2,每一第一开口112具有相对的多个第一边缘112a及相对的多个第二边缘112b,多个第一边缘112a在第一方向D1上排列,且多个第二边缘112b在第一开口延伸方向E1上排列。每一第二开口114具有相对的多个第三边缘114a及相对的多个第四边缘114b,多个第三边缘114a在第二方向D2上排列,且多个第四边缘114b在第二开口延伸方向E2上排列。
举例而言,在本实施例中,第一开口112的形状可类似于一8字形的外轮廓,第一开口112的第一边缘112a可为所述8字形的外轮廓的较长侧边,且第一开口112的第二边缘112b可为所述8字形的外轮廓的较短侧边。然而,本发明不限于此,在其它实施例中,第一开口112也可呈其它形状。
举例而言,在本实施例中,第二开口114的形状可类似于一8字形的外轮廓,第二开口114的第三边缘114a可为所述8字形的外轮廓的较长侧边,且第二开口114的第四边缘114b可为所述8字形的外轮廓的较短侧边。然而,本发明不限于此,在其它实施例中,第二开口114也可呈其它形状。
请参照图2,在本实施例中,基底110的每一桥118由对应的一第一开口112的一第二边缘112b及对应的一第二开口114的一第三边缘114a所定义,或由对应的一第一开口112的一第一边缘112a及对应的一第二开口114的一第四边缘114b所定义。具体而言,在本实施例中,基底110的多个桥118包括多个第一桥118-1及多个第二桥118-2,每一第一桥118-1大致上在第一方向D1上延伸,每一第二桥118-2大致上在第二方向D2上延伸,每一第一桥118-1可由对应的第一开口112的第二边缘112b及对应的第二开口114的第三边缘114a所定义,每一第二桥118-2可由对应的第一开口112的第一边缘112a及对应的第二开口114的第四边缘114b所定义。
请参照图1、图2及图3,可拉伸的像素阵列基板100还包括元件层120,设置于基底110上。请参照图1及图2,元件层120包括多个岛部126。请参照图2,元件层120的多个岛部126具有多个像素结构PX且分别设置于基底110的多个岛116上。
请参照图2,举例而言,在本实施例中,基底110的一个岛116上可设有元件层120的一个岛部126,每一岛部126具有至少一像素结构PX,且每一像素结构PX包括至少一子像素结构SPX。举例而言,在本实施例中,元件层120的一个岛部126可具有一个像素结构PX,所述一个像素结构PX可包括分别用以显示红色、蓝色及绿色的三个子像素结构SPX,但本发明不以此为限。
图4为本发明一实施例的可拉伸的像素阵列基板100的一个子像素结构SPX的等效电路示意图。
请参照图2、图3及图4,在本实施例中,每一子像素结构SPX可包括一第一晶体管T1及一像素电极PE,第一晶体管T1具有第一端T1a、第二端T1b、控制端T1c及半导体图案T1d,第一端T1a及第二端T1b分别电性连接至半导体图案T1d的不同两区,第一绝缘层GI夹设于第一晶体管T1的控制端T1c与半导体图案T1d之间,第二绝缘层PL夹设于第一晶体管T1与像素电极PE之间,且像素电极PE通过第二绝缘层PL的接触窗PLa电性连接至第一晶体管T1的第二端T1b。在本实施例中,每一子像素结构SPX可选择性地还包括一第二晶体管T2(示出于图4),其中第二晶体管T2具有第一端T2a、第二端T2b及控制端T2c,且第二晶体管T2的第二端T2b电性连接至第一晶体管T1的控制端T1c;但本发明不以此为限。
请参照图1及图2,元件层120还包括多个桥部128。请参照图2,元件层120的多个桥部128具有多条导线L且分别设置于基底110的多个桥118上,其中多条导线L电性连接至多个像素结构PX。
请参照图2,在本实施例中,元件层120的多个桥部128包括多个第一桥部128-1及多个第二桥部128-2,元件层120的多个第一桥部128-1及多个第二桥部128-2分别设置于基底110的多个第一桥118-1及多个第二桥118-2上,每一第一桥部128-1大致上在第一方向D1上延伸,每一第二桥部128-2大致上在第二方向D2上延伸,多条导线L包括多条第一导线L1及多条第二导线L2,元件层120的多个第一桥部128-1具有多条第一导线L1,元件层120的多个第二桥部128-2具有多条第二导线L2。
请参照图2及图4,举例而言,在本实施例中,多条第一导线L1可包括电性连接至子像素结构SPX的第二晶体管T2的控制端T2c的栅极驱动线、一第一共用线及电性连接至子像素结构SPX的第一晶体管T1的第一端T1a的第一电源线;多条第二导线L2可包括电性连接至子像素结构SPX的第二晶体管T2的第一端T2a的数据线、第二共用线及电性连接至子像素结构SPX的第一晶体管T1的第一端T1a的第二电源线;但本发明不以此为限。
请参照图2,在本实施例中,元件层120的每一桥部128靠近对应的第二开口114的第三边缘114a且远离对应的第一开口112的第二边缘112b,或靠近对应的第一开口112的第一边缘112a且远离对应的第二开口114的第四边缘114b。
举例而言,在本实施例中,元件层120的每一第一桥部128-1靠近对应的第二开口114的第三边缘114a且远离对应的第一开口112的第二边缘112b;元件层120的每一第二桥部128-2靠近对应的第一开口112的第一边缘112a且远离对应的第二开口114的第四边缘114b;也就是说,在本实施例中,元件层120的每一桥部128由一第一开口112及一第二开口114所定义,每一桥部128靠近第一开口112及第二开口114的一者的较长侧边且远离第一开口112及第二开口114的另一者的较短侧边,但本发明不以此为限。
值得注意的是,元件层120的每一岛部126具有相邻于基底110的一第一开口112的一第一边缘126a-1,元件层120的每一岛部126的第一边缘126a-1不平行且不垂直于第一方向D1及第二方向D2,且元件层120的每一岛部126的第一边缘126a-1与第一开口112的一第一边缘112a的一第一段112a-1具有一锐角θ1。元件层120的每一岛部126具有相邻于基底110的一第二开口114的一第二边缘126a-2,元件层120的每一岛部126的第二边缘126a-2不平行且不垂直于第一方向D1及第二方向D2,且元件层120的每一岛部126的第二边缘126a-2与第二开口114的一第三边缘114a的一第一段114a-1具有一锐角θ2。
简言之,元件层120的每一岛部126是相对于所在的基底110的一岛116旋转一角度。因此,每一桥118的内侧(即,靠近第一开口112的第二边缘112b的一侧,或靠近第二开口114的第四边缘114b的一侧)上的应力可被均匀分散,进而降低设置于桥118上的导线L断线的几率。
举例而言,在本实施例中,1°≤θ1≤45°;1°≤θ2≤45°;但本发明不以此为限。
请参照图2及图3,需说明的是,元件层120的边缘126a包括每一岛部126的第一边缘126a-1及第二边缘126a-2,元件层120的边缘126a是指元件层120的整个膜层的边缘。举例而言,在本实施例中,元件层120的边缘126a可指第一绝缘层GI的边缘GIb、第二绝缘层PL的边缘PLb或其组合,但本发明不以此为限。
请参照图2,在本实施例中,基底110的多个岛116包括在第一方向D1上排列的第一岛116-1及第二岛116-2,基底110的多个桥118包括连接第一岛116-1与第二岛116-2的第一桥118-1,元件层120的多个岛部126包括第一岛部126-1及第二岛部126-2,元件层120的第一岛部126-1及第二岛部126-2分别设置于基底110的第一岛116-1及第二岛116-2上且分别具有多个像素结构PX的第一像素结构PX1及第二像素结构PX2,元件层120的多个桥部128包括第一桥部128-1,第一桥部128-1设置于基底110的第一桥118-1上且连接元件层120的第一岛部126-1与第二岛部126-2。特别是,元件层120的第一岛部126-1的第一边缘126a-1及元件层120的第二岛部126-2的第一边缘126a-1分别相邻于同一第一开口112的多个第一边缘112a,且元件层120的第一岛部126-1的第一边缘126a-1与元件层120的第二岛部126-2的第一边缘126a-1分别朝相反的两方向倾斜。
简言之,在本实施例中,彼此相邻且位于同一第一开口112的左右两侧的两个岛部126是朝相反的两方向相对于其所在的基底110的岛116旋转,例如:一岛部126朝顺时钟方向旋转一角度,另一岛部126朝逆时钟方向旋转一角度。
在本实施例中,基底110的多个岛116还包括一第三岛116-3,第一岛116-1及第三岛116-3在第二方向D2上排列;元件层120的多个岛部126还包括一第三岛部126-3,设置于基底110的第三岛116-3上且具有多个像素结构PX的一第三像素结构PX3;基底110的多个桥118包括一第二桥118-2,连接基底110的第一岛116-1与第三岛116-3;元件层120的多个桥部128还包括一第二桥部128-2,设置于基底110的第二桥118-2上且连接元件层120的第一岛部126-1与第三岛部126-3;元件层120的第二桥部128-2具有多条导线L的第二导线L2,第二导线L2电性连接第一像素结构PX1与第三像素结构PX3。特别是,元件层120的第一岛部126-1的第二边缘126a-2及元件层120的第三岛部126-3的第二边缘126a-2分别相邻于同一第二开口114的多个第三边缘114a,且元件层120的第一岛部126-1的第二边缘126a-2与元件层120的第三岛部126-3的第二边缘126a-2分别朝相反的两方向倾斜。
简言之,在本实施例中,彼此相邻且分别位于同一第二开口114的上下两侧的两个岛部126是朝相反的两方向相对于其所在的基底110的岛116旋转,例如:一岛部126朝逆时钟方向旋转一角度,另一岛部126朝顺时钟方向旋转一角度。
请参照图2,在本实施例中,第一开口112的第一边缘112a可包括一曲线;第一开口112的第二边缘112b可包括一曲线;第二开口114的第三边缘114a可包括一曲线;第二开口114的第四边缘114b可包括一曲线;但本发明不以此为限。此外,在本实施例中,元件层120的导线L及/或桥部128可选择性地呈曲线,但本发明也不以此为限。
图5示出本发明一实施例的可拉伸的像素阵列基板100的应力分布情况。
图6示出一比较例的可拉伸的像素阵列基板100’的应力分布情况。
比较例的可拉伸的像素阵列基板100’与本实施例的可拉伸的像素阵列基板100的差异在于:比较例的可拉伸的像素阵列基板100的元件层120的每一岛部126未相对于其所在的基底110的岛116旋转一角度。
比较图5的本实施例的可拉伸的像素阵列基板100的应力分布情况与图6的比较例的可拉伸的像素阵列基板100’的应力分布情况可发现,本实施例的可拉伸的像素阵列基板100所承受的应力较小且分布较均匀。
Claims (10)
1.一种可拉伸的像素阵列基板,包括:
一基底,具有多个第一开口及多个第二开口,其中每一第一开口具有一第一开口延伸方向,每一第二开口具有一第二开口延伸方向,且该第一开口延伸方向与该第二开口延伸方向不同;该些第一开口及该些第二开口在一第一方向及一第二方向上交替排列,以定义该基底的多个岛及多个桥;该第一方向与该第二方向交错,该第一方向与该第一开口延伸方向交错,且该第二方向与该第二开口延伸方向交错;每一该第一开口具有相对的多个第一边缘及相对的多个第二边缘,该些第一边缘在该第一方向上排列,且该些第二边缘在该第一开口延伸方向上排列;每一该第二开口具有相对的多个第三边缘及相对的多个第四边缘,该些第三边缘在该第二方向上排列,且该些第四边缘在该第二开口延伸方向上排列;以及
一元件层,设置于该基底上,且包括:
多个岛部,具有多个像素结构,且分别设置于该基底的该些岛上;以及
多个桥部,具有多条导线,且分别设置于该基底的该些桥上,其中该些导线电性连接至该些像素结构;
该元件层的每一岛部具有相邻于该基底的一第一开口的一第一边缘,该元件层的每一该岛部的该第一边缘不平行且不垂直于该第一方向及该第二方向;
该元件层的每一该岛部的该第一边缘与该第一开口的一第一边缘的一第一段具有一锐角θ1。
2.如权利要求1所述的可拉伸的像素阵列基板,其中该1°≤θ1≤45°。
3.如权利要求1所述的可拉伸的像素阵列基板,其中该元件层的每一该岛部具有相邻于该基底的一第二开口的一第二边缘,该元件层的每一该岛部的该第二边缘不平行且不垂直于该第一方向及该第二方向;该元件层的每一该岛部的该第二边缘与该第二开口的一第三边缘的一第一段具有一锐角θ2。
4.如权利要求3所述的可拉伸的像素阵列基板,其中该1°≤θ2≤45°。
5.如权利要求1所述的可拉伸的像素阵列基板,其中该该基底的该些岛包括一第一岛及一第二岛,在该第一方向上排列;该元件层的该些岛部包括一第一岛部及一第二岛部,分别设置于该基底的该第一岛及该第二岛上;该元件层的该第一岛部具有一第一边缘,该元件层的该第二岛部具有一第一边缘,该元件层的该第一岛部的该第一边缘及该元件层的该第二岛部的该第一边缘分别相邻于同一第一开口的该些第一边缘;该元件层的该第一岛部的该第一边缘与该元件层的该第二岛部的该第一边缘分别朝相反的两方向倾斜。
6.如权利要求5所述的可拉伸的像素阵列基板,其中该基底的该些岛还包括一第三岛,该第一岛及该第三岛在该第二方向上排列;该元件层的该些岛部还包括一第三岛部,设置于该基底的该第三岛上;该元件层的该第一岛部具有一第二边缘,该元件层的该第三岛部具有一第二边缘,该元件层的该第一岛部的该第二边缘及该元件层的该第三岛部的该第二边缘分别相邻于同一第二开口的该些第三边缘;该元件层的该第一岛部的该第二边缘与该元件层的该第三岛部的该第二边缘分别朝相反的两方向倾斜。
7.如权利要求1所述的可拉伸的像素阵列基板,其中每该一第一开口的一第一边缘包括一曲线。
8.如权利要求1所述的可拉伸的像素阵列基板,其中每该一第一开口的一第二边缘包括一曲线。
9.如权利要求1所述的可拉伸的像素阵列基板,其中每该一第二开口的一第三边缘包括一曲线。
10.如权利要求1所述的可拉伸的像素阵列基板,其中每该一第二开口的一第四边缘包括一曲线。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063068435P | 2020-08-21 | 2020-08-21 | |
US63/068,435 | 2020-08-21 | ||
TW110100032 | 2021-01-04 | ||
TW110100032A TWI757026B (zh) | 2020-08-21 | 2021-01-04 | 可拉伸的畫素陣列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113629066A true CN113629066A (zh) | 2021-11-09 |
CN113629066B CN113629066B (zh) | 2023-05-05 |
Family
ID=78379272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110772160.8A Active CN113629066B (zh) | 2020-08-21 | 2021-07-08 | 可拉伸的像素阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113629066B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160101825A (ko) * | 2015-02-17 | 2016-08-26 | 삼성디스플레이 주식회사 | 신축성 표시 장치 및 이의 제조 방법 |
CN105977276A (zh) * | 2015-03-10 | 2016-09-28 | 三星显示有限公司 | 有机发光二极管显示器 |
CN108417611A (zh) * | 2018-02-27 | 2018-08-17 | 友达光电股份有限公司 | 像素阵列基板 |
CN109036145A (zh) * | 2018-08-31 | 2018-12-18 | 上海天马微电子有限公司 | 一种可拉伸显示面板和柔性显示装置 |
CN109817687A (zh) * | 2019-02-15 | 2019-05-28 | 京东方科技集团股份有限公司 | 一种柔性基板及oled显示面板 |
-
2021
- 2021-07-08 CN CN202110772160.8A patent/CN113629066B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160101825A (ko) * | 2015-02-17 | 2016-08-26 | 삼성디스플레이 주식회사 | 신축성 표시 장치 및 이의 제조 방법 |
TW201640708A (zh) * | 2015-02-17 | 2016-11-16 | 三星顯示器有限公司 | 可伸縮顯示裝置及其製造方法 |
CN105977276A (zh) * | 2015-03-10 | 2016-09-28 | 三星显示有限公司 | 有机发光二极管显示器 |
CN108417611A (zh) * | 2018-02-27 | 2018-08-17 | 友达光电股份有限公司 | 像素阵列基板 |
CN109036145A (zh) * | 2018-08-31 | 2018-12-18 | 上海天马微电子有限公司 | 一种可拉伸显示面板和柔性显示装置 |
CN109817687A (zh) * | 2019-02-15 | 2019-05-28 | 京东方科技集团股份有限公司 | 一种柔性基板及oled显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN113629066B (zh) | 2023-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10418437B1 (en) | Flexible display panel | |
US10529793B2 (en) | Display panel and display device | |
US9536860B2 (en) | Stretchable display | |
KR20240034720A (ko) | 디스플레이 장치 | |
TWI553838B (zh) | 畫素陣列基板與面板 | |
KR20200008081A (ko) | 표시 장치 | |
KR20170041815A (ko) | 벤딩 스트레스를 감소시키는 와이어들을 구비한 플렉서블 디스플레이 장치 | |
US11765950B2 (en) | Display device | |
US20240085955A1 (en) | Device array substrate and display device | |
TWI757026B (zh) | 可拉伸的畫素陣列基板 | |
WO2020107881A1 (zh) | 柔性显示面板和显示装置 | |
TWI728741B (zh) | 元件陣列基板以及顯示裝置 | |
TW202004278A (zh) | 陣列基板 | |
CN113629066B (zh) | 可拉伸的像素阵列基板 | |
CN111341771B (zh) | 像素阵列基板 | |
CN113838371B (zh) | 可拉伸的像素阵列基板 | |
TW202103126A (zh) | 畫素陣列基板 | |
CN113782569A (zh) | 显示装置 | |
TWI804315B (zh) | 可拉伸畫素陣列基板 | |
TWI810919B (zh) | 可拉伸畫素陣列基板 | |
TWI753790B (zh) | 畫素陣列基板 | |
CN115799269A (zh) | 可拉伸的像素阵列基板 | |
CN116895239A (zh) | 电子装置 | |
CN113838865A (zh) | 像素阵列基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |