CN113628670A - 一种ddr sdram的自检方法 - Google Patents

一种ddr sdram的自检方法 Download PDF

Info

Publication number
CN113628670A
CN113628670A CN202110818325.0A CN202110818325A CN113628670A CN 113628670 A CN113628670 A CN 113628670A CN 202110818325 A CN202110818325 A CN 202110818325A CN 113628670 A CN113628670 A CN 113628670A
Authority
CN
China
Prior art keywords
self
ddr sdram
checking
turning
finishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110818325.0A
Other languages
English (en)
Inventor
杨海涛
张伟彬
刘丽君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Automation Control Equipment Institute BACEI
Original Assignee
Beijing Automation Control Equipment Institute BACEI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Automation Control Equipment Institute BACEI filed Critical Beijing Automation Control Equipment Institute BACEI
Priority to CN202110818325.0A priority Critical patent/CN113628670A/zh
Publication of CN113628670A publication Critical patent/CN113628670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了一种DDRSDRAM的自检方法，所述方法包括：S10、写入0x5555AAAA；S20、回读并判断读取值与写入值是否相同，若是，转至S30，否则结束自检；S30、写入0xAAAA5555；S40、回读并判断读取值与写入值是否相同，若是，转至S50，否则结束自检；S50、判断S10至S40的循环次数是否达到预设次数，若是，转至S60，否则转至S10；S60、写入低16位与高16位为互补数的立即数；S70、回读并判断读取值与写入值是否相同，若是，转至S80，否则结束自检；S80、写入0xFFFF0000；S90、回读并判断读取值与写入值是否相同，若是，转至S100，否则结束自检；S100、写入0x0000FFFF；S110、回读并判断读取值与写入值是否相同，若是，判断自检正常，否则结束自检。本发明能解决现有自检方法故障覆盖率和测试效率均较低的技术问题。

Description

一种DDR SDRAM的自检方法
技术领域
本发明涉及电子电路技术领域，尤其涉及一种DDR SDRAM的自检方法。
背景技术
DDR SDRAM以其速度快、大容量、高性价比等一系列优点已成为目前外部存储器的主流。当前计算机对DDR SDRAM的需求越来越大。在使用DDR SDRAM前，必须对DDR SDRAM进行有效自检，传统的检测方法耗时较长，效率低，同时无法剔除器件的连接故障及器件本身的故障。
因此，提高自检的故障覆盖率和测试效率，是当前DDR SDRAM产品测试验证亟需解决的问题。
发明内容
本发明提供了一种DDR SDRAM的自检方法，能够解决现有的DDR SDRAM自检方法故障覆盖率和测试效率均较低的技术问题。
根据本发明的一方面，提供了一种DDR SDRAM的自检方法，所述方法包括：
S10、向DDR SDRAM地址写入立即数0x5555AAAA；
S20、回读，并判断读取值与写入值是否相同，若是，转至S30，否则，结束自检；
S30、向DDR SDRAM地址写入立即数0xAAAA5555；
S40、回读，并判断读取值与写入值是否相同，若是，转至S50，否则，结束自检；
S50、判断S10至S40的循环次数是否达到预设次数，若是，转至S60，否则，转至S10；
S60、向DDR SDRAM地址写入低16位与高16位为互补数的立即数；
S70、回读，并判断读取值与写入值是否相同，若是，转至S80，否则，结束自检；
S80、向DDR SDRAM地址写入立即数0xFFFF0000；
S90、回读，并判断读取值与写入值是否相同，若是，转至S100，否则，结束自检；
S100、向DDR SDRAM地址写入立即数0x0000FFFF；
S110、回读，并判断读取值与写入值是否相同，若是，判断DDR SDRAM自检正常，否则，结束自检。
优选的，在S50中，预设次数为4次。
优选的，在S60中，低16位与高16位为互补数的立即数为0xFFFE0001。
优选的，在S20中，在结束自检之前，置错误标志，报DDR SDRAM故障。
优选的，在S40中，在结束自检之前，置错误标志，报DDR SDRAM故障。
优选的，在S70中，在结束自检之前，置错误标志，报DDR SDRAM故障。
优选的，在S90中，在结束自检之前，置错误标志，报DDR SDRAM故障。
优选的，在S110中，在结束自检之前，置错误标志，报DDR SDRAM故障。
根据本发明的又一方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一所述方法。
应用本发明的技术方案，通过向DDR SDRAM地址写入预设次数的立即数0x5555AAAA和0xAAAA5555，完成DDR SDRAM的连接故障测试；通过向DDR SDRAM地址写入低16位与高16位为互补数的立即数，完成DDR SDRAM的信号完整性测试；通过向DDR SDRAM地址写入立即数0xFFFF0000和0x0000FFFF，完成DDR SDRAM的电源完整性和器件缺陷测试。本发明的自检方法具有构思巧妙，流程简单，移植方便和易于推广等优点，提高了DDR SDRAM自检的故障覆盖率和测试效率，可广泛用于当前DDR SDRAM硬件产品测试验证。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施例，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明的一种实施例提供的DDR SDRAM的自检方法的流程图；
图2示出了根据本发明的一种实施例提供的DDR SDRAM自检覆盖范围的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
如图1和图2所示，本发明提供了一种DDR SDRAM的自检方法，所述方法包括：
S10、向DDR SDRAM地址写入立即数0x5555AAAA；
S20、回读，并判断读取值与写入值是否相同，若是，转至S30，否则，结束自检；
S30、向DDR SDRAM地址写入立即数0xAAAA5555；
S40、回读，并判断读取值与写入值是否相同，若是，转至S50，否则，结束自检；
S50、判断S10至S40的循环次数是否达到预设次数，若是，转至S60，否则，转至S10；
S60、向DDR SDRAM地址写入低16位与高16位为互补数的立即数；
S70、回读，并判断读取值与写入值是否相同，若是，转至S80，否则，结束自检；
S80、向DDR SDRAM地址写入立即数0xFFFF0000；
S90、回读，并判断读取值与写入值是否相同，若是，转至S100，否则，结束自检；
S100、向DDR SDRAM地址写入立即数0x0000FFFF；
S110、回读，并判断读取值与写入值是否相同，若是，判断DDR SDRAM自检正常，否则，结束自检。
本发明通过向DDR SDRAM地址写入预设次数的立即数0x5555AAAA和0xAAAA5555，完成DDR SDRAM的连接故障测试；通过向DDR SDRAM地址写入低16位与高16位为互补数的立即数，完成DDR SDRAM的信号完整性测试；通过向DDR SDRAM地址写入立即数0xFFFF0000和0x0000FFFF，完成DDR SDRAM的电源完整性和器件缺陷测试。本发明的自检方法具有构思巧妙，流程简单，移植方便和易于推广等优点，提高了DDR SDRAM自检的故障覆盖率和测试效率，可广泛用于当前DDR SDRAM硬件产品测试验证。
根据本发明的一种实施例，在S20中，在结束自检之前，置错误标志，报DDR SDRAM故障。
根据本发明的一种实施例，在S40中，在结束自检之前，置错误标志，报DDR SDRAM故障。
根据本发明的一种实施例，在S50中，预设次数为4次。
在本发明中，通过向DDR SDRAM地址写入立即数0x5555AAAA并回读，使数据线都遍历0和1；再写入立即数0xAAAA5555并回读，使每个存储单元地址线都遍历0和1。如果出现连接故障，则会出现回读数据错误的现象。同时考虑全区写入数据测试，太浪费时间，写1组数据又无法验证突发访问的情况下是否可以稳定读写，结合DDR SDRAM读写时序的特点，本发明设计测试量为连续地址写入4组同样的数据，也就是连续4次写入立即数0x5555AAAA和0xAAAA5555，既能兼顾测试效率又能保证测试覆盖性。
根据本发明的一种实施例，在S60中，低16位与高16位为互补数的立即数为0xFFFE0001。
在本发明中，根据DDR SDRAM采用双沿触发结构，每个时钟周期传输两个数据的特点，在时钟上升沿和下降沿写入具有最大翻转特性的数据，对信号完整性进行测试，并通过数据线传输数据的最大翻转设计，对DDR SDRAM的器件故障测试。具体地，最大翻转特性的数据可以采用0xFFFE0001，该立即数满足数据线在时钟上升沿、下降沿分别读0、读1。通过这种方法，能够使器件在初始化参数不对的情况下，连续地址数据读错误，能够测试出控制器设置和器件匹配问题。
根据本发明的一种实施例，在S70中，在结束自检之前，置错误标志，报DDR SDRAM故障。
根据本发明的一种实施例，在S90中，在结束自检之前，置错误标志，报DDR SDRAM故障。
根据本发明的一种实施例，在S110中，在结束自检之前，置错误标志，报DDR SDRAM故障。
在本发明中，通过写入立即数0xFFFF0000和0x0000FFFF，实现数据线传输的最大翻转，保证在电源的功耗最大情况下，测试器件电源性能和器件缺陷。
本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一所述方法。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种DDR SDRAM的自检方法，其特征在于，所述方法包括：
S10、向DDR SDRAM地址写入立即数0x5555AAAA；
S20、回读，并判断读取值与写入值是否相同，若是，转至S30，否则，结束自检；
S30、向DDR SDRAM地址写入立即数0xAAAA5555；
S40、回读，并判断读取值与写入值是否相同，若是，转至S50，否则，结束自检；
S50、判断S10至S40的循环次数是否达到预设次数，若是，转至S60，否则，转至S10；
S60、向DDR SDRAM地址写入低16位与高16位为互补数的立即数；
S70、回读，并判断读取值与写入值是否相同，若是，转至S80，否则，结束自检；
S80、向DDR SDRAM地址写入立即数0xFFFF0000；
S90、回读，并判断读取值与写入值是否相同，若是，转至S100，否则，结束自检；
S100、向DDR SDRAM地址写入立即数0x0000FFFF；
S110、回读，并判断读取值与写入值是否相同，若是，判断DDR SDRAM自检正常，否则，结束自检。
2.根据权利要求1所述的方法，其特征在于，在S50中，预设次数为4次。
3.根据权利要求1所述的方法，其特征在于，在S60中，低16位与高16位为互补数的立即数为0xFFFE0001。
4.根据权利要求1所述的方法，其特征在于，在S20中，在结束自检之前，置错误标志，报DDR SDRAM故障。
5.根据权利要求1所述的方法，其特征在于，在S40中，在结束自检之前，置错误标志，报DDR SDRAM故障。
6.根据权利要求1所述的方法，其特征在于，在S70中，在结束自检之前，置错误标志，报DDR SDRAM故障。
7.根据权利要求1所述的方法，其特征在于，在S90中，在结束自检之前，置错误标志，报DDR SDRAM故障。
8.根据权利要求1所述的方法，其特征在于，在S110中，在结束自检之前，置错误标志，报DDR SDRAM故障。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至8任一所述方法。
CN202110818325.0A 2021-07-20 2021-07-20 一种ddr sdram的自检方法 Pending CN113628670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110818325.0A CN113628670A (zh) 2021-07-20 2021-07-20 一种ddr sdram的自检方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110818325.0A CN113628670A (zh) 2021-07-20 2021-07-20 一种ddr sdram的自检方法

Publications (1)

Publication Number Publication Date
CN113628670A true CN113628670A (zh) 2021-11-09

Family

ID=78380325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110818325.0A Pending CN113628670A (zh) 2021-07-20 2021-07-20 一种ddr sdram的自检方法

Country Status (1)

Country Link
CN (1) CN113628670A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114968117A (zh) * 2022-05-31 2022-08-30 睿兴科技(南京)有限公司 存储器保护系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150143188A1 (en) * 2013-11-15 2015-05-21 Silicon Motion, Inc. Methods for accessing a storage unit of a flash memory and apparatuses using the same
US20190220346A1 (en) * 2018-01-15 2019-07-18 Microchip Technology Incorporated Safety Enhancement for Memory Controllers
CN110647436A (zh) * 2018-06-26 2020-01-03 北京自动化控制设备研究所 一种ddr2/ddr3存储器的快速检测方法
US10665319B1 (en) * 2018-09-20 2020-05-26 Amazon Technologies, Inc. Memory device testing
CN112000536A (zh) * 2020-09-29 2020-11-27 鹏城实验室 一种内存检测方法、系统及相关设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150143188A1 (en) * 2013-11-15 2015-05-21 Silicon Motion, Inc. Methods for accessing a storage unit of a flash memory and apparatuses using the same
US20190220346A1 (en) * 2018-01-15 2019-07-18 Microchip Technology Incorporated Safety Enhancement for Memory Controllers
CN110647436A (zh) * 2018-06-26 2020-01-03 北京自动化控制设备研究所 一种ddr2/ddr3存储器的快速检测方法
US10665319B1 (en) * 2018-09-20 2020-05-26 Amazon Technologies, Inc. Memory device testing
CN112000536A (zh) * 2020-09-29 2020-11-27 鹏城实验室 一种内存检测方法、系统及相关设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114968117A (zh) * 2022-05-31 2022-08-30 睿兴科技(南京)有限公司 存储器保护系统

Similar Documents

Publication Publication Date Title
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
US20190295675A1 (en) Multi Mode Memory Module with Data Handlers
US6243840B1 (en) Self-test ram using external synchronous clock
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
CN107430558A (zh) 半导体存储装置
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
CN116612803B (zh) 一种闪存的测试方法、系统、装置及存储介质
US20180233211A1 (en) Memory device and test method of the same
US8868991B2 (en) Memory devices, testing systems and methods
US7757134B2 (en) Test apparatus for testing a memory and electronic device housing a circuit
CN113628670A (zh) 一种ddr sdram的自检方法
CN107516545A (zh) 一种mram芯片及其自测试方法
US20150227461A1 (en) Repairing a memory device
CN110444243A (zh) 存储设备读错误纠错能力的测试方法、系统及存储介质
CN101853198B (zh) 地址总线的检测方法、设备和系统
CN103257905A (zh) 一种嵌入式计算机系统内存数据校验电路及方法
CN110956998B (zh) 一种存储器测试装置与系统
US8553488B2 (en) Performing stuck-at testing using multiple isolation circuits
CN102591762B (zh) 一种自诊断plc存储芯片的方法、自诊断plc
CN110648715B (zh) 一种低电压sram写半选择故障的测试方法
CN109147860B (zh) 存储器存储装置及其测试方法
TWI502350B (zh) 快閃記憶體的存取裝置及方法
CN112486516A (zh) 由nand闪存控制器实现的电镜像
US7719908B1 (en) Memory having read disturb test mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211109

RJ01 Rejection of invention patent application after publication