CN113626375B - 一种八路服务器的i2c管理电路和八路服务器 - Google Patents
一种八路服务器的i2c管理电路和八路服务器 Download PDFInfo
- Publication number
- CN113626375B CN113626375B CN202110865634.3A CN202110865634A CN113626375B CN 113626375 B CN113626375 B CN 113626375B CN 202110865634 A CN202110865634 A CN 202110865634A CN 113626375 B CN113626375 B CN 113626375B
- Authority
- CN
- China
- Prior art keywords
- chip
- multiplexer
- arbitration
- master
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005192 partition Methods 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims description 13
- 230000009977 dual effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
- G06F11/326—Display of status information by lamps or LED's for error or online/offline status
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种八路服务器I2C管理电路，包括：管理板，管理板上设置有主BMC芯片；仲裁线路，仲裁线路设置有主仲裁芯片，主仲裁芯片的第一前端通道与主BMC芯片相连；切换线路，切换线路设置有第一多路复用器和第二多路复用器，第一多路复用器的前端与主仲裁芯片的后端相连，第二多路复用器的前端与主BMC芯片相连；以及四个计算节点，计算节点分别与第一多路复用器的后端或第二多路复用器的后端相连，其中，主BMC芯片配置为响应于接收到单分区管理指令，则通过主仲裁芯片和第一多路复用器对两个计算节点进行管理，通过第二多路复用器对另外两个计算节点进行管理。本发明还公开了一种八路服务器。本发明节省了BMC数量，降低了成本。
Description
技术领域
本发明涉及I2C管理技术领域，尤其涉及一种八路服务器I2C管理电路和八路服务器。
背景技术
随着信息技术的发展，服务器的应用越来越广泛。在政府、金融等行业中，对大型核心数据库、高性能计算的需求越来越高，8路服务器在这些领域以其优点得以广泛应用。
现有技术中，在一个八路服务器中，每个主板上有两颗CPU、一颗BMC，还需要一个总的BMC管理每个节点上的BMC。每个节点都有BMC芯片使得成本较高，占用面积大，导致资源的浪费，降低效率。
图1示出的是现有技术的电路拓扑示意图，如图1所示，每个计算节点与中背板相连。每个节点上的设备由BMC的I2C访问。中背板上各节点上BMC的I2C信号相互通信，管理板上BMC的I2C信号也与之相连。该电路共有5个BMC芯片，成本高；多个BMC需要在设计中占用更多的面积，导致资源浪费。
发明内容
现有的8路服务器设计中，大多采用四个节点，每个节点一个BMC的方法进行I2C设备的管理，这种方法至少需要4个BMC芯片，成本高，且占用更多的面积。
为解决上述问题，本发明实施例的目的在于提出一种八路服务器I2C管理电路和八路服务器，将BMC放到管理板上，通过仲裁线路和I2C切换线路，通过一个BMC芯片实现单分区的I2C管理，而通过两个BMC芯片实现双分区的I2C管理，节省了BMC数量，降低了成本，减少了BMC模块在主板上占用过多的面积。
基于上述目的，本发明实施例的一方面提供了一种八路服务器I2C管理电路，包括：管理板，所述管理板上设置有主BMC芯片；仲裁线路，所述仲裁线路设置有主仲裁芯片，所述主仲裁芯片的第一前端通道与所述主BMC芯片相连；切换线路，所述切换线路设置有第一多路复用器和第二多路复用器，所述第一多路复用器的前端与所述主仲裁芯片的后端相连，所述第二多路复用器的前端与所述主BMC芯片相连；以及四个计算节点，所述计算节点分别与所述第一多路复用器的后端或所述第二多路复用器的后端相连，其中，所述主BMC芯片配置为响应于接收到单分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理，通过所述第二多路复用器对另外两个所述计算节点进行管理。
在一些实施方式中，还包括：从管理板，所述从管理板上设置有从BMC芯片，所述从BMC芯片与所述主仲裁芯片的第二前端通道相连。
在一些实施方式中，所述从BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理。
在一些实施方式中，所述主BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过所述第二多路复用器对另外两个所述计算节点进行管理。
在一些实施方式中，所述仲裁线路还设置有：多个从仲裁芯片，所述从仲裁芯片的第一前端通道和第二前端通道分别与主BMC芯片和从BMC芯片相连，每个所述从仲裁芯片的后端分别与一个风扇相连。
在一些实施方式中，所述主BMC芯片和/或所述从BMC芯片进一步配置用于：通过所述从仲裁芯片单独控制对应的所述风扇。
在一些实施方式中，还包括：告警线路，所述告警线路与管理板相连，配置用于检测所述管理板上的所述主BMC芯片是否在位，若是不在位，则进行告警。
在一些实施方式中，所述仲裁线路和/或所述切换线路设置在所述计算节点上。
在一些实施方式中，所述主仲裁芯片包括PCA9641芯片，所述第一多路复用器和所述第二多路复用器包括PCA9546芯片。
本发明实施例的另一方面，还提供了一种八路服务器，包括如下所述的八路服务器I2C管理电路：管理板，所述管理板上设置有主BMC芯片；仲裁线路，所述仲裁线路设置有主仲裁芯片，所述主仲裁芯片的第一前端通道与所述主BMC芯片相连；切换线路，所述切换线路设置有第一多路复用器和第二多路复用器，所述第一多路复用器的前端与所述主仲裁芯片的后端相连，所述第二多路复用器的前端与所述主BMC芯片相连；以及四个计算节点，所述计算节点分别与所述第一多路复用器的后端或所述第二多路复用器的后端相连，其中，所述主BMC芯片配置为响应于接收到单分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理，通过所述第二多路复用器对另外两个所述计算节点进行管理。
在一些实施方式中，还包括：从管理板，所述从管理板上设置有从BMC芯片，所述从BMC芯片与所述主仲裁芯片的第二前端通道相连。
在一些实施方式中，所述从BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理。
在一些实施方式中，所述主BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过所述第二多路复用器对另外两个所述计算节点进行管理。
在一些实施方式中，所述仲裁线路还设置有：多个从仲裁芯片，所述从仲裁芯片的第一前端通道和第二前端通道分别与主BMC芯片和从BMC芯片相连，每个所述从仲裁芯片的后端分别与一个风扇相连。
在一些实施方式中，所述主BMC芯片和/或所述从BMC芯片进一步配置用于：通过所述从仲裁芯片单独控制对应的所述风扇。
在一些实施方式中，还包括：告警线路，所述告警线路与管理板相连，配置用于检测所述管理板上的所述主BMC芯片是否在位，若是不在位，则进行告警。
在一些实施方式中，所述仲裁线路和/或所述切换线路设置在所述计算节点上。
在一些实施方式中，所述主仲裁芯片包括PCA9641芯片，所述第一多路复用器和所述第二多路复用器包括PCA9546芯片。
本发明具有以下有益技术效果：将BMC放到管理板上，通过仲裁线路和I2C切换线路，通过一个BMC芯片实现单分区的I2C管理，而通过两个BMC芯片实现双分区的I2C管理，节省了BMC数量，降低了成本，减少了BMC模块在主板上占用过多的面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术的电路拓扑示意图；
图2为本发明提供的八路服务器I2C管理电路的实施例的示意图；
图3为本发明提供的八路服务器I2C管理电路的实施例的示意图；
图4为本发明提供的八路服务器I2C管理电路的实施例的示意图；
图5为本发明提供的八路服务器的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了八路服务器I2C管理电路的实施例。图2示出的是本发明提供的八路服务器I2C管理电路的实施例的示意图。如图2所示，本发明实施例包括：
管理板S100，管理板S100上设置有主BMC芯片S101；
仲裁线路S200，仲裁线路S200设置有主仲裁芯片S201，主仲裁芯片S201的第一前端通道与主BMC芯片S101相连；
切换线路S300，切换线路S300设置有第一多路复用器S301和第二多路复用器S302，第一多路复用器S301的前端与主仲裁芯片S201的后端相连，第二多路复用器S302的前端与主BMC芯片S101相连；以及
四个计算节点S401、S402、S403、S404，计算节点S401、S402、S403、S404分别与第一多路复用器S301的后端和第二多路复用器S302的后端相连，
其中，主BMC芯片S101配置为响应于接收到单分区管理指令，则通过主仲裁芯片S201和第一多路复用器S301对两个计算节点S401、S402进行管理，通过第二多路复用器S302对另外两个计算节点S403、S404进行管理。
在本实施例中，在单分区时，主BMC芯片S101在位，通过主仲裁芯片S201的第一前端通道和第一多路复用器S301对计算节点S401、S402进行管理；通过第二多路复用器S302对计算节点S403、S404进行管理。
图3示出的是本发明提供的八路服务器I2C管理电路的实施例的示意图。如图3所示，在本实施例中，主要包括：两张管理板，四张计算节点和一个中背板。其中，四张计算节点完全一致，每个计算节点上均可以连接管理板。管理板的BMC的I2C信号经计算节点到达中背板。单分区时，只需要计算节点0上的管理板在位，以单个BMC芯片管理八路服务器的全部设备；双分区时，计算节点0上的管理板需要在位，计算节点1、2、3上任意一个节点有接管理板即可。若计算节点0上的管理板不在位，则其在位指示灯熄灭。在中背板上设计仲裁线路，通过管理板上的BMC切换不同的仲裁通道，以顺利管控不同节点的设备。
在本发明的一些实施例中，图4示出的是本发明提供的八路服务器I2C管理电路的实施例的示意图。如图4所示，还包括：从管理板S110，从管理板S110上设置有从BMC芯片S111，从BMC芯片S111与主仲裁芯片S201的第二前端通道相连。
在本发明的一些实施例中，从BMC芯片S111进一步配置为：响应于接收到双分区管理指令，则通过主仲裁芯片S201和第一多路复用器S301对两个计算节点S401、S402进行管理。
在本实施例中，在双分区时，主仲裁芯片S201开启第二前端通道，从BMC芯片S111通过主仲裁芯片S201和第一多路复用器S301对计算节点S401、S402进行管理。
在本发明的一些实施例中，主BMC芯片S101进一步配置为：响应于接收到双分区管理指令，则通过第二多路复用器S302对另外两个计算节点S403、S404进行管理。
在本实施例中，在双分区时，主仲裁芯片S201开启第二前端通道，主BMC芯片S101通过第二多路复用器S302对计算节点S403、S404进行管理。
在本发明的一些实施例中，仲裁线路S200还设置有：多个从仲裁芯片，从仲裁芯片的第一前端通道和第二前端通道分别与主BMC芯片S101和从BMC芯片S111相连，每个从仲裁芯片的后端分别与一个风扇相连。
在本发明的一些实施例中，主BMC芯片S101和/或从BMC芯片S111进一步配置用于：通过从仲裁芯片单独控制对应的风扇。
在本发明的一些实施例中，还包括：告警线路，告警线路与管理板S100相连，配置用于检测管理板S100上的主BMC芯片S101是否在位，若是不在位，则进行告警。
在本实施例中，为了确保电路正常工作，主BMC芯片S101必须在位，因此需要检测当主BMC芯片S101不在位的情况并进行告警。告警线路由电阻和二极管组成。电阻一段接电压源，另一端分别连接二极管阳极和主BMC芯片S101，二极管阳极接地。当主BMC芯片S101在位时，二极管被短路，灯不亮；当主BMC芯片S101不在位时，二极管正常工作，灯亮发出告警。
在本发明的一些实施例中，仲裁线路S200和/或切换线路S300设置在计算节点上。
在本实施例中，仲裁线路S200可以设置在计算节点上或中背板上，切换线路S300也可以设置在计算节点上或中背板上。
在本发明的一些实施例中，主仲裁芯片S201包括PCA9641芯片，第一多路复用器S301和第二多路复用器S302包括PCA9546芯片。
在本实施例中，主仲裁芯片S201和从仲裁芯片为PCA9641芯片，第一多路复用器S301和第二多路复用器S302包括PCA9546芯片。
其中，PCA9641芯片是一个2对1的I2C主器件解复用器，具有仲裁功能，它专为高可靠性双主器件I2C总线应用而设计，其中需要正确的系统操作，即使两个I2C总线主器件同时发出命令。仲裁功能将选择一个获胜者，让它不间断地工作，失败的主器件将在获胜主器件完成命令后控制I2C总线。PCA9641芯片可以支持到1MHz的数据传输速率，同时兼容SMBus接口协议。PCA9546是具有复位功能的4通道I2C和SMBus多路复用器。
基于上述目的，本发明实施例的第二个方面，提出了一种八路服务器。图5示出的是本发明提供的八路服务器的实施例的示意图。如图5所示，八路服务器S11包括如下的八路服务器I2C管理电路S12：管理板，管理板上设置有主BMC芯片；仲裁线路，仲裁线路设置有主仲裁芯片，主仲裁芯片的第一前端通道与主BMC芯片相连；切换线路，切换线路设置有第一多路复用器和第二多路复用器，第一多路复用器的前端与主仲裁芯片的后端相连，第二多路复用器的前端与主BMC芯片相连；以及四个计算节点，计算节点分别与第一多路复用器的后端或第二多路复用器的后端相连，其中，主BMC芯片配置为响应于接收到单分区管理指令，则通过主仲裁芯片和第一多路复用器对两个计算节点进行管理，通过第二多路复用器对另外两个计算节点进行管理。
在本发明的一些实施例中，还包括：从管理板，从管理板上设置有从BMC芯片，从BMC芯片与主仲裁芯片的第二前端通道相连。
在本发明的一些实施例中，从BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过主仲裁芯片和第一多路复用器对两个计算节点进行管理。
在本发明的一些实施例中，主BMC芯片进一步配置为：响应于接收到双分区管理指令，则通过第二多路复用器对另外两个计算节点进行管理。
在本发明的一些实施例中，仲裁线路还设置有：多个从仲裁芯片，从仲裁芯片的第一前端通道和第二前端通道分别与主BMC芯片和从BMC芯片相连，每个从仲裁芯片的后端分别与一个风扇相连。
在本发明的一些实施例中，主BMC芯片和/或从BMC芯片进一步配置用于：通过从仲裁芯片单独控制对应的风扇。
在本发明的一些实施例中，还包括：告警线路，告警线路与管理板相连，配置用于检测管理板上的主BMC芯片是否在位，若是不在位，则进行告警。
在本发明的一些实施例中，仲裁线路和/或切换线路设置在计算节点上。
在本发明的一些实施例中，主仲裁芯片包括PCA9641芯片，第一多路复用器和第二多路复用器包括PCA9546芯片。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (7)
1.一种八路服务器I2C管理电路，其特征在于，包括：
管理板，所述管理板上设置有主BMC芯片；
仲裁线路，所述仲裁线路设置有主仲裁芯片和多个从仲裁芯片，所述主仲裁芯片的第一前端通道与所述主BMC芯片相连，所述从仲裁芯片的第一前端通道和第二前端通道分别与主BMC芯片和从BMC芯片相连，每个所述从仲裁芯片的后端分别与一个风扇相连；
从管理板，所述从管理板上设置有从BMC芯片，所述从BMC芯片与所述主仲裁芯片的第二前端通道相连；
切换线路，所述切换线路设置有第一多路复用器和第二多路复用器，所述第一多路复用器的前端与所述主仲裁芯片的后端相连，所述第二多路复用器的前端直接与所述主BMC芯片相连；以及
四个计算节点，所述计算节点上未设置BMC芯片并分别与所述第一多路复用器的后端或所述第二多路复用器的后端相连，
其中，所述主BMC芯片配置为响应于接收到单分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理，通过所述第二多路复用器对另外两个所述计算节点进行管理，
其中所述第一多路复用器连接两个计算节点并且所述第二多路复用器连接另外两个计算节点，
所述第一多路复用器和所述第二多路复用器包含PCA9546芯片，所述PCA9641芯片是2对1的I2C主器件解复用器，具有仲裁功能并在两个I2C总线主器件同时发出命令时仲裁功能将选择一个获胜者，让其不间断地工作，失败的主器件将在获胜主器件完成命令后控制I2C总线，并且所述 PCA9546 是具有复位功能的 4 通道 I2C 和 SMBus 多路复用器，
仲裁线路和/或切换线路设置在计算节点上。
2.根据权利要求1所述的八路服务器I2C管理电路，其特征在于，所述从BMC芯片进一步配置为：
响应于接收到双分区管理指令，则通过所述主仲裁芯片和所述第一多路复用器对两个所述计算节点进行管理。
3.根据权利要求2所述的八路服务器I2C管理电路，其特征在于，所述主BMC芯片进一步配置为：
响应于接收到双分区管理指令，则通过所述第二多路复用器对另外两个所述计算节点进行管理。
4.根据权利要求1所述的八路服务器I2C管理电路，其特征在于，所述主BMC芯片和/或所述从BMC芯片进一步配置用于：
通过所述从仲裁芯片单独控制对应的所述风扇。
5.根据权利要求1所述的八路服务器I2C管理电路，其特征在于，还包括：
告警线路，所述告警线路与管理板相连，配置用于检测所述管理板上的所述主BMC芯片是否在位，若是不在位，则进行告警。
6.根据权利要求1所述的八路服务器I2C管理电路，其特征在于，所述主仲裁芯片包括PCA9641芯片。
7.一种八路服务器，其特征在于，包括如权利要求1-6任意一项所述的八路服务器I2C管理电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865634.3A CN113626375B (zh) | 2021-07-29 | 2021-07-29 | 一种八路服务器的i2c管理电路和八路服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865634.3A CN113626375B (zh) | 2021-07-29 | 2021-07-29 | 一种八路服务器的i2c管理电路和八路服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113626375A CN113626375A (zh) | 2021-11-09 |
| CN113626375B true CN113626375B (zh) | 2023-07-14 |
Family
ID=78381935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110865634.3A Active CN113626375B (zh) | 2021-07-29 | 2021-07-29 | 一种八路服务器的i2c管理电路和八路服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113626375B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111124968A (zh) * | 2019-12-05 | 2020-05-08 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga与risc-v的互联交换方法 |
-
2021
- 2021-07-29 CN CN202110865634.3A patent/CN113626375B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111124968A (zh) * | 2019-12-05 | 2020-05-08 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga与risc-v的互联交换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113626375A (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417302A (en) | Bypass for prioritizing interrupts among microprocessors | |
| CN112000501A (zh) | 一种多节点分区服务器访问i2c设备的管理系统 | |
| CN104657317A (zh) | 服务器 | |
| CN111209241A (zh) | 整机柜服务器的管理系统 | |
| CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
| CN112286857A (zh) | 一种支持多背板级联的服务器i2c总线分配方法与系统 | |
| CN104035849A (zh) | 一种防止Rack机柜风扇管理失效的方法 | |
| CN111367392B (zh) | 一种动态电源管理系统 | |
| KR101875171B1 (ko) | 칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들 | |
| CN113626375B (zh) | 一种八路服务器的i2c管理电路和八路服务器 | |
| CN109116934B (zh) | 可扩展组合的服务器存储背板 | |
| US20170142190A1 (en) | Blade server | |
| US11954056B2 (en) | PECI signal interconnection method and system for server, device, and medium | |
| CN112612741B (zh) | 一种多路服务器 | |
| CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
| CN113434445A (zh) | 一种i3c访问dimm的管理系统和服务器 | |
| US10715596B2 (en) | Server system and control method for storage unit | |
| CN216719089U (zh) | 一种服务器 | |
| CN112988636A (zh) | 用于数据加速处理的系统、板卡和电子设备 | |
| CN117591378B (zh) | 一种服务器的温度控制方法、系统、设备及存储介质 | |
| CN114020661B (zh) | 一种存储设备及其配置方法 | |
| US7346674B1 (en) | Configurable fibre channel loop system | |
| CN217157283U (zh) | 一种双路服务器自适应电路和电子设备 | |
| CN100478932C (zh) | 电子设备 | |
| CN107483290B (zh) | 基于交换机的主引擎选举方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |