CN113611795B - 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法 - Google Patents

垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法 Download PDF

Info

Publication number
CN113611795B
CN113611795B CN202110659779.8A CN202110659779A CN113611795B CN 113611795 B CN113611795 B CN 113611795B CN 202110659779 A CN202110659779 A CN 202110659779A CN 113611795 B CN113611795 B CN 113611795B
Authority
CN
China
Prior art keywords
material layer
spin
magnetic
logic device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110659779.8A
Other languages
English (en)
Other versions
CN113611795A (zh
Inventor
张昆
何宇
张悦
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN202110659779.8A priority Critical patent/CN113611795B/zh
Publication of CN113611795A publication Critical patent/CN113611795A/zh
Application granted granted Critical
Publication of CN113611795B publication Critical patent/CN113611795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供了一种垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法,该磁旋逻辑器件包括:输入电极、输出电极、多铁性材料层、磁性材料层、自旋注入材料层以及强自旋轨道耦合材料层;所述多铁性材料层设置有所述输入电极与所述磁性材料层之间,所述自旋注入材料层设置于所述磁性材料层与所述强自旋轨道耦合材料层之间,所述强自旋轨道耦合材料层与所述输出电极连接。本申请的垂直堆叠结构消除了横向桥连结构所导致的底部中空结构,可以极大的简化微纳加工流程,降低微纳加工成本,提高磁旋逻辑器件的加工成功率。

Description

垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法
技术领域
本申请涉及磁性存储技术,特别涉及一种垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法。
背景技术
基于补偿金属氧化物半导体(complementary metal oxide semiconductor,CMOS)晶体管的大规模集成电路在过去的几十年时间里取得了空前的成功。随着应变硅技术、新型HfO2介电层以及鱼鳍式调控门等新技术或者材料的引入,CMOS的晶体管尺寸不断微缩,大规模集成电路的集成密度遵循摩尔定律(Moore’s Law)不断提高,计算机性能也不断突破。然而,随着晶体管尺寸来到5nm节点,量子隧穿效应日益明显,其所引起的漏电流也越来越大,除此之外电流控制的玻尔兹曼极限也限制了器件工作电压的进一步降低,摩尔定律即将失效。在后摩尔时代,众多解决方案被提出,一种为利用电子自旋的操控进行信息存储的自旋逻辑器件,例如基于自旋转移矩(STT)和自旋轨道矩(SOT)效应的存储和逻辑器件;另一种为利用磁电耦合效应和逆自旋霍尔效应进行信息存取的磁旋逻辑器件。
然而,现有的基于STT和SOT效应的自旋逻辑器件仍然需要较高的电荷流,依旧存在功耗较高的问题;现有的磁旋逻辑器件结构复杂,制作难度大,且使用其进行信息写入时,纳米磁体的翻转时间较长,进而使得磁旋逻辑器件的功耗增加。
发明内容
本发明提供一种垂直结构堆叠的磁旋逻辑器件,包括:输入电极、输出电极、多铁性材料层、磁性材料层、自旋注入材料层以及强自旋轨道耦合材料层;
所述多铁性材料层设置于所述输入电极与所述磁性材料层之间,所述自旋注入材料层设置于所述磁性材料层与所述强自旋轨道耦合材料层之间,所述强自旋轨道耦合材料层与所述输出电极连接。
在一实施例中,所述多铁性材料层可以为铁酸铋、镧元素掺杂后的铁酸铋、锰酸铽、六角铁氧体或氧化铪。
在一实施例中,所述磁性材料层可以为铁、钴、镍或包含铁、钴、镍、锰中的至少一种的合金或包含铁、钴、镍、锰中的至少一种的化合物。
在一实施例中,所述自旋注入材料层可以为氧化镁、氧化铝、氧化钽或二氧化硅。
在一实施例中,所述强自旋轨道耦合材料层可以为拓扑绝缘体、外尔半金属、复杂氧化物界面、氧化物/金属界面或重金属材料。
本申请还提供一种实现信息存取的方法,应用于本申请提供的垂直结构堆叠的磁旋逻辑器件,该方法包括:
所述输入电极接收一携带有待写入信息的写入电压;
所述多铁性材料层及所述磁性材料层组成的信息写入单元在所述写入电压的作用下实现信息的写入;
所述自旋注入材料层、强自旋轨道耦合材料层及所述磁性材料层组成的信息读取单元在一工作电压的作用下实现信息的读取;
所述输出电极将所述信息读取单元读取的信息输出。
在一实施例中,当所述写入电压大于所述多铁性材料层的翻转阈值时,所述多铁性材料层的铁电序、铁磁序/反铁磁序发生翻转;
所述磁性材料层的磁化方向随所述多铁性材料层翻转,使所述待写入信息写入所述磁性材料层。
在一实施例中,所述工作电压被施加于所述磁性材料层以及所述强自旋轨道耦合材料层之间;
在所述工作电压的作用下,所述磁性材料层内产生一携带有所述磁性材料层的磁化方向信息的自旋流;
所述自旋流经过所述自旋注入材料层注入所述强自旋轨道耦合材料层;
所述强自旋轨道耦合材料层将所述自旋流转化为具有与所述磁化方向信息对应的电压的电荷流;
所述输出电极将所述电荷流输出。
在一实施例中,所述输出电极可与另一个垂直结构堆叠的磁旋逻辑器件的输入电极连接。
在一实施例中,所述实现信息存取的方法还包括:
所述输出电极输出的读取电压可作为与所述输出电极连接的另一垂直结构堆叠的磁旋逻辑器件的输入电极的写入电压。
本申请还提供一种垂直结构堆叠的磁旋逻辑器件的制备方法,包括:
在衬底上依次制备底电极层、多铁性材料层、磁性材料层、自旋注入材料层、强自旋轨道耦合材料层;
将所述底电极层以及各材料层的形状加工为至少一组长条状堆叠结构,且每组中的底电极层的面积大于各材料层的面积;
填充二氧化硅,以覆盖所述衬底以及所述底电极层,所述二氧化硅顶面与所述强自旋轨道耦合材料层顶面齐平;
将各材料层进行图形化,并对直接覆盖于所述底电极层上的二氧化硅进行刻蚀,使所述底电极层部分暴露;
在暴露的底电极层上设置输入电极,以及在所述强自旋轨道耦合材料层上设置输出电极。
本申请的垂直堆叠的结构消除了横向桥连结构所导致的底部中空结构,可以极大的简化微纳加工流程,降低微纳加工成本,提高磁旋逻辑器件的加工成功率。本发明中信息写入单元和信息读取单元使用同一位置的磁性材料,无需再通过畴壁位移和磁畴长大的方式扩散至整个磁性材料,可以极大的提高器件的可靠性和速度。同时本发明的信息写入单元和信息读取单元是垂直排列,可以降低器件所需的横向面积,提高器件阵列集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为垂直结构堆叠的磁旋逻辑器件的结构示意图。
图2为本申请的实现信息存取的方法的示意图。
图3至图7为垂直结构堆叠的磁旋逻辑器件的制备效果图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明提供一种垂直结构堆叠的磁旋逻辑器件,包括:输入电极1、输出电极2、多铁性材料层3、磁性材料层4、自旋注入材料层5以及强自旋轨道耦合材料层6。
各层之间的连接关系为:所述多铁性材料层3设置于所述输入电极1与所述磁性材料层4之间,所述自旋注入材料层5设置于所述磁性材料层4与所述强自旋轨道耦合材料层6之间,所述强自旋轨道耦合材料层6与所述输出电极2连接。
其中,多铁性材料层3和磁性材料层4构成一个信息写入单元,磁性材料层4、自旋注入材料层5以及强自旋轨道耦合材料层6构成一个信息读取单元。信息写入单元与信息读取单元共用同一个磁性材料层。
在一实施例中,所述多铁性材料层3包括但不限于铁酸铋(BiFeO3)、各种元素(如镧元素)掺杂后的铁酸铋(BiFeO3)、锰酸铽(TbMnO3)、六角铁氧体或氧化铪(HfOx)等材料。
在一实施例中,所述磁性材料层4包括但不限于铁(Fe)、钴(Co)、镍(Ni),或包含铁、钴、镍、锰(Mn)中的至少一种的合金(例如钴铁(CoFe)合金、镍铁(NiFe)合金、钐钴(SmCo)合金等),或包含铁、钴、镍、锰中的至少一种的化合物(例如钴铁硼(CoFeB)、钕铁硼(NdFeB)、钙钛矿稀土锰氧化物)等材料。
在一实施例中,所述自旋注入材料层5包括但不限于氧化镁(MgO)、氧化铝(AlOx)、氧化钽(TaOx)或二氧化硅(SiO2)等绝缘体材料。
在一实施例中,所述强自旋轨道耦合材料层6包括但不限于拓扑绝缘体、外尔半金属、复杂氧化物界面、氧化物/金属界面或重金属材料(例如铂、钽、钨等重金属)。
由于自旋注入材料层5作用是降低磁性材料层4和强自旋轨道耦合材料层6的电阻失配,提高自旋注入效率,提高器件性能。因此,在另一实施例中,本申请的垂直结构堆叠的磁旋逻辑器件中可以仅包括输入电极1、输出电极2、多铁性材料层3、磁性材料层4以及强自旋轨道耦合材料层6,不包括自旋注入材料层5,这样并不会对器件的功能产生影响。实际应用中,可根据需求选择是否设置自旋注入材料层5,本申请不以此为限。
图1所示的垂直结构堆叠的磁旋逻辑器件由于具备各材料层垂直堆叠的结构消除了横向桥连结构所导致的底部中空结构,可以极大的简化微纳加工流程,降低微纳加工成本,提高磁旋逻辑器件的加工成功率。
同时,由于信息写入单元和信息读取单元使用同一位置的磁性材料,无需再通过畴壁位移和磁畴长大的方式扩散至整个磁性材料,可以极大的提高器件的可靠性和速度。且由于信息写入单元和信息读取单元是垂直排列的,可以降低器件所需的横向面积,提高器件阵列的集成度。
本申请还提供一种实现信息存取的方法,应用于本申请提供的垂直结构堆叠的磁旋逻辑器件,请同时参见图1和图2,该方法包括以下步骤:
步骤S201,输入电极1接收一携带有待写入信息的写入电压。
写入电压可由其他电路产生并传输至输入电极1,写入电压携带有待写入信息。
步骤S202,所述多铁性材料层3及所述磁性材料层4组成的信息写入单元在所述写入电压的作用下实现信息的写入。
具体地,信息的写入是通过多铁性材料层3和磁性材料层4中磁化方向的翻转实现的。因此,当写入电压的值大于多铁性材料层3的翻转阈值时,才能实现信息的写入。
步骤S203,所述自旋注入材料层5、强自旋轨道耦合材料层6及所述磁性材料层4组成的信息读取单元在一工作电压的作用下实现信息的读取。
其中,工作电压施加于磁性材料层4与强自旋轨道耦合材料层6之间。在工作电压的作用下,一携带有磁性材料层4的磁化方向信息的自旋流产生并注入强自旋轨道耦合材料层6中。
步骤S204,所述输出电极2将所述信息读取单元读取的信息输出。
具体地,携带有磁性材料层4的磁化方向信息的自旋流通过输出电极2输出至另一磁旋逻辑器件的输入电极或者外接电路或设备,外接电路或设备可将自旋流中的磁化方向信息转换为数字信息。
本实施例中,步骤S201和步骤S202实现了信息的写入,步骤S203和步骤S204实现信息的读取。尽管本实施例中列出了步骤S201-204,但实际应用中,可以包含更多或更少的步骤,例如在一实施例中,仅包含步骤S201和步骤S202,在另一实施例中,仅包含步骤S203和步骤S204。同时,步骤的执行顺序也可根据实际需要进行调整,例如可以先执行步骤S203和步骤S204,再执行步骤S201和步骤S202。本申请不以此为限。
在一实施例中,在进行信息写入的过程中,当写入电压大于多铁性材料层3的翻转阈值时,多铁性材料层3的铁电序、铁磁序/反铁磁序发生翻转;
由于磁性材料层4的铁磁序和多铁材料层3的铁磁序/反铁磁序通过交换作用耦合在一起,因此磁性材料层4的磁化方向随多铁性材料层3的铁电序、铁磁序/反铁磁序的翻转而变化,以使所述待写入信息写入磁性材料层4中。信息被写入后,即以磁化方向的形式存储在磁性材料层4中。
在一实施例中,在进行信息读取的过程中,所述工作电压被施加于磁性材料层4以及强自旋轨道耦合材料层6之间;
在工作电压的作用下,磁性材料层4内产生一携带有磁性材料层4的磁化方向信息的自旋流;
该自旋流经过自旋注入材料层5注入强自旋轨道耦合材料层6;
强自旋轨道耦合材料层6将自旋流转化为具有与磁化方向信息对应的电压的电荷流,以实现磁化方向到电荷电压的转换;
输出电极2将所述电荷流输出至外接电路或设备,实现信息的读取。
在一实施例中,所述输出电极可与另一个垂直结构堆叠的磁旋逻辑器件的输入电极连接。
所述输出电极输出的读取电压可作为与所述输出电极连接的另一垂直结构堆叠的磁旋逻辑器件的输入电极的写入电压。
本实施例实现了至少两个垂直结构堆叠的磁旋逻辑器件的级联。实际应用中,级联的垂直结构堆叠的磁旋逻辑器件的数量可根据需要设置,本申请不以此为限。
本申请还提供一种垂直结构堆叠的磁旋逻辑器件的制备方法,包括:
1)在衬底7上依次制备底电极层8、多铁性材料层3、磁性材料层4、自旋注入材料层5、强自旋轨道耦合材料层6。
其中,衬底可选用硅衬底;多铁性材料层、磁性材料层、自旋注入材料层、强自旋轨道耦合材料层的材料可参见前述实施例的描述,此处不再赘述。本步骤可利用磁控溅射或原子层沉积等方法在硅衬底上依次制备各材料层。执行本步骤时,需处于超高真空环境中,以有效保障界面质量。图3为本步骤完成时的效果示意图。
2)将所述底电极层8以及各材料层的形状加工为至少一组长条状堆叠结构,且每组中的底电极层的面积大于各材料层的面积。
具体地,本步骤可利用光刻和刻蚀工艺对各材料层进行加工,加工后的效果示意图可参照图4。图4中示出了两组长条状堆叠结构,每组长条状堆叠结构的尺寸可根据实际需要进行加工。后续的步骤加工完成后,每组长条状堆叠结构均可形成一个具有垂直结构堆叠的磁旋逻辑器件。
3)填充二氧化硅9,以覆盖所述衬底7以及所述底电极层8,所述二氧化硅顶面与所述强自旋轨道耦合材料层6顶面齐平。
图5即为填充二氧化硅后的效果示意图。由图5可知,二氧化硅完全覆盖整个衬底以及底电极层,并将其余各材料层完全包裹起来。二氧化硅的顶面与位于最上层的强自旋轨道耦合材料层的顶面齐平。
4)将各材料层进行图形化,并对直接覆盖于所述底电极层上的二氧化硅进行刻蚀,使所述底电极层部分暴露。
具体地,本步骤可利用光刻和刻蚀工艺以及开口工艺对各材料层进行加工,依次去除强自旋轨道耦合材料层和自旋注入材料层的一部分,使位于自旋注入材料层下方的磁性材料层暴露出来。同时,去除二氧化硅层的一部分,使被其覆盖的底电极层和衬底部分暴露。本步骤完成后的效果示意图如图6所示。
5)在暴露的底电极层上设置输入电极1,以及在所述强自旋轨道耦合材料层上设置输出电极2。
至此,垂直结构堆叠的磁旋逻辑器件的制备完成,最终效果示意图可参见图7。当有至少两个垂直结构堆叠的磁旋逻辑器件时,可将一个垂直结构堆叠的磁旋逻辑器件的输出电极与另一个垂直结构堆叠的磁旋逻辑器件的输入电极连接,使前一个垂直结构堆叠的磁旋逻辑器件的输出电压直接作为后一个垂直结构堆叠的磁旋逻辑器件的写入电压,以实现垂直结构堆叠的磁旋逻辑器件的级联。
实际应用中,可按照上述方法实现更多的垂直结构堆叠的磁旋逻辑器件的级联,本申请不以此为限。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处,相关之处参见方法实施例的部分说明即可。虽然本说明书实施例提供了如实施例或流程图所述的方法操作步骤,但基于常规或者无创造性的手段可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式,不代表唯一的执行顺序。
本领域技术人员应明白,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书实施例的至少一个实施例或示例中。
在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。以上所述仅为本说明书实施例的实施例而已,并不用于限制本说明书实施例。对于本领域技术人员来说,本说明书实施例可以有各种更改和变化。凡在本说明书实施例的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本说明书实施例的权利要求范围之内。

Claims (11)

1.一种垂直结构堆叠的磁旋逻辑器件,其特征在于,包括依次堆叠的输入电极、多铁性材料层、磁性材料层、自旋注入材料层、强自旋轨道耦合材料层以及输出电极;
所述多铁性材料层设置于所述输入电极与所述磁性材料层之间,所述自旋注入材料层设置于所述磁性材料层与所述强自旋轨道耦合材料层之间,所述强自旋轨道耦合材料层与所述输出电极连接;
所述自旋注入材料层采用绝缘体材料。
2.根据权利要求1所述的垂直结构堆叠的磁旋逻辑器件,其特征在于,所述多铁性材料层可以为铁酸铋、镧元素掺杂后的铁酸铋、锰酸铽、六角铁氧体或氧化铪。
3.根据权利要求1所述的垂直结构堆叠的磁旋逻辑器件,其特征在于,所述磁性材料层可以为铁、钴、镍或包含铁、钴、镍、锰中的至少一种的合金或包含铁、钴、镍、锰中的至少一种的化合物。
4.根据权利要求1所述的垂直结构堆叠的磁旋逻辑器件,其特征在于,所述自旋注入材料层可以为氧化镁、氧化铝、氧化钽或二氧化硅。
5.根据权利要求1所述的垂直结构堆叠的磁旋逻辑器件,其特征在于,所述强自旋轨道耦合材料层可以为拓扑绝缘体、外尔半金属、复杂氧化物界面、氧化物/金属界面或重金属材料。
6.一种实现信息存取的方法,应用于权利要求1所述的垂直结构堆叠的磁旋逻辑器件,其特征在于,包括:
所述输入电极接收一携带有待写入信息的写入电压;
所述多铁性材料层及所述磁性材料层组成的信息写入单元在所述写入电压的作用下实现信息的写入;
所述自旋注入材料层、强自旋轨道耦合材料层及所述磁性材料层组成的信息读取单元在一工作电压的作用下实现信息的读取;
所述输出电极将所述信息读取单元读取的信息输出。
7.根据权利要求6所述的实现信息存取的方法,其特征在于,当所述写入电压大于所述多铁性材料层的翻转阈值时,所述磁性材料层的磁化方向随所述多铁性材料层翻转,使所述待写入信息写入所述磁性材料层。
8.根据权利要求6所述的实现信息存取的方法,其特征在于,所述工作电压被施加于所述磁性材料层与所述强自旋轨道耦合材料层之间;
在所述工作电压的作用下,所述磁性材料层内产生一携带有所述磁性材料层的磁化方向信息的自旋流;
所述自旋流经过所述自旋注入材料层注入所述强自旋轨道耦合材料层;
所述强自旋轨道耦合材料层将所述自旋流转化为具有与所述磁化方向信息对应的电压的电荷流;
所述输出电极将所述电荷流输出。
9.根据权利要求6所述的实现信息存取的方法,其特征在于,所述输出电极可与另一个垂直结构堆叠的磁旋逻辑器件的输入电极连接。
10.根据权利要求9所述的实现信息存取的方法,其特征在于,还包括:
所述输出电极输出的读取电压可作为与所述输出电极连接的另一垂直结构堆叠的磁旋逻辑器件的输入电极的写入电压。
11.一种如权利要求1所述的垂直结构堆叠的磁旋逻辑器件的制备方法,其特征在于,包括:
在衬底上依次制备底电极层、多铁性材料层、磁性材料层、自旋注入材料层、强自旋轨道耦合材料层;
将所述底电极层以及各材料层的形状加工为至少一组长条状堆叠结构,且每组中的底电极层的面积大于各材料层的面积;
填充二氧化硅,以覆盖所述衬底以及所述底电极层,所述二氧化硅顶面与所述强自旋轨道耦合材料层顶面齐平;
将各材料层进行图形化,并对直接覆盖于所述底电极层上的二氧化硅进行刻蚀,使所述底电极层部分暴露;
在暴露的底电极层上设置输入电极,以及在所述强自旋轨道耦合材料层上设置输出电极。
CN202110659779.8A 2021-06-15 2021-06-15 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法 Active CN113611795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110659779.8A CN113611795B (zh) 2021-06-15 2021-06-15 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110659779.8A CN113611795B (zh) 2021-06-15 2021-06-15 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法

Publications (2)

Publication Number Publication Date
CN113611795A CN113611795A (zh) 2021-11-05
CN113611795B true CN113611795B (zh) 2023-09-26

Family

ID=78336504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110659779.8A Active CN113611795B (zh) 2021-06-15 2021-06-15 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法

Country Status (1)

Country Link
CN (1) CN113611795B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129863A (zh) * 2010-12-17 2011-07-20 北京科技大学 一种可电场调节磁电阻的自旋阀结构及其制备工艺
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法
CN103119654A (zh) * 2010-09-17 2013-05-22 美光科技公司 自旋扭矩转移存储器单元结构及方法
CN104779342A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种基于自旋波干涉及多铁性材料的逻辑器件
WO2017214628A1 (en) * 2016-06-10 2017-12-14 Cornell University Semiconductor circuits and devices based on low-energy consumption semiconductor structures exhibiting multi-valued magnetoelectric spin hall effect
WO2018118095A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Multiferroic recording media and readout sensor
WO2018125105A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Templating of complex oxides for ferroelectric and magnetoelectric integration
JP2019067900A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 積層構造体、スピン変調素子及び磁気記録システム
CN110112287A (zh) * 2019-05-17 2019-08-09 华中科技大学 一种基于多铁异质结交换偏置效应的电写磁读存储器
CN110265479A (zh) * 2019-05-27 2019-09-20 叶建国 逻辑器件、逻辑组件及其制造方法
CN110335938A (zh) * 2019-06-28 2019-10-15 叶建国 逻辑器件及其制造方法
CN112701216A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁多层结构及sot-mram

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032574A1 (ja) * 2008-09-22 2010-03-25 株式会社日立製作所 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
US9076953B2 (en) * 2012-05-09 2015-07-07 Qualcomm Incorporated Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods
US9379162B2 (en) * 2014-11-18 2016-06-28 Virginia Commonwealth University Magneto-elastic non-volatile multiferroic logic and memory with ultralow energy dissipation
US11374163B2 (en) * 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314927A (zh) * 2010-07-06 2012-01-11 中国科学院物理研究所 一种磁性随机存储单元阵列、存储器及其读写方法
CN103119654A (zh) * 2010-09-17 2013-05-22 美光科技公司 自旋扭矩转移存储器单元结构及方法
CN102129863A (zh) * 2010-12-17 2011-07-20 北京科技大学 一种可电场调节磁电阻的自旋阀结构及其制备工艺
CN104779342A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种基于自旋波干涉及多铁性材料的逻辑器件
WO2017214628A1 (en) * 2016-06-10 2017-12-14 Cornell University Semiconductor circuits and devices based on low-energy consumption semiconductor structures exhibiting multi-valued magnetoelectric spin hall effect
WO2018118095A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Multiferroic recording media and readout sensor
WO2018125105A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Templating of complex oxides for ferroelectric and magnetoelectric integration
JP2019067900A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 積層構造体、スピン変調素子及び磁気記録システム
CN110112287A (zh) * 2019-05-17 2019-08-09 华中科技大学 一种基于多铁异质结交换偏置效应的电写磁读存储器
CN110265479A (zh) * 2019-05-27 2019-09-20 叶建国 逻辑器件、逻辑组件及其制造方法
CN110335938A (zh) * 2019-06-28 2019-10-15 叶建国 逻辑器件及其制造方法
CN112701216A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁多层结构及sot-mram

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Zengyao Ren."Spin Logical and Memory Device Based on the Nonvolatile Ferroelectric Control of the Perpendicular Magnetic Anisotropy in PbZr0.2Ti0.8O3/Co/Pt Heterostructure".《Adv. Electron. Mater》.2020,全文. *
段纯刚 ; .磁电效应研究进展.物理学进展.2009,(第03期), *
段纯刚 ; .磁电效应研究进展.物理学进展.2009,(第03期),全文. *

Also Published As

Publication number Publication date
CN113611795A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
US8963579B2 (en) Spin torque magnetic integrated circuits and devices therefor
US9419210B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
JP4455558B2 (ja) スピンmosfet
US7839675B2 (en) Magnetic memory device and method for reading magnetic memory cell using spin hall effect
CN110349608A (zh) 用于改进磁存储器中的基于自旋轨道耦合的切换的设备
US8982600B2 (en) Magnetic memory including magnetic nanowire and write method therein
JP2008066606A (ja) スピンメモリ及びスピンfet
EP1689006A2 (en) Multi-bit magnetic memory device using spin-polarized current and methods of manufacturing and operating the same
WO2012064395A1 (en) Non-volatile magnetic tunnel junction transistor
EP3800643A1 (en) Magnetic device with a hybrid free layer stack
KR102302781B1 (ko) 스핀-전하 변환 기반의 스핀 로직 소자 및 그를 이용한 스핀 로직 어레이
CN116472797A (zh) 高密度自旋轨道矩磁性随机存取存储器
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
CN113611795B (zh) 垂直结构堆叠的磁旋逻辑器件及实现信息存取的方法
JP5633729B2 (ja) 磁壁移動素子及びその製造方法
JP3566148B2 (ja) スピン依存スイッチング素子
CN111244266A (zh) 磁存储器
CN113224232B (zh) 基于底电极垂直向电压控制的sot-mram及制造、写入方法
US20200403147A1 (en) Spintronic device with synthetic antiferromagnet hybrid storage layer
JP5058236B2 (ja) スピンメモリ
KR20210150961A (ko) 자기저항 소자, 자기 메모리 및 자기저항 소자의 제조 방법
CN112885961B (zh) 一种sot-mram器件及其制作方法
KR100465600B1 (ko) 엠.티.제이. 셀 및 그 제조방법
CN115036416A (zh) 基于core-shell的MTJ、磁存储器件及方法
WO2019187800A1 (ja) 磁気抵抗効果素子及び磁気メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant