CN113594136A - 半导体装置及其指纹感测装置 - Google Patents

半导体装置及其指纹感测装置 Download PDF

Info

Publication number
CN113594136A
CN113594136A CN202110823248.8A CN202110823248A CN113594136A CN 113594136 A CN113594136 A CN 113594136A CN 202110823248 A CN202110823248 A CN 202110823248A CN 113594136 A CN113594136 A CN 113594136A
Authority
CN
China
Prior art keywords
metal
layer
dielectric layer
disposed
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110823248.8A
Other languages
English (en)
Inventor
刘士豪
方略
廖志成
魏云洲
罗宗仁
吕武羲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202110823248.8A priority Critical patent/CN113594136A/zh
Publication of CN113594136A publication Critical patent/CN113594136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例关于一种半导体装置及其指纹感测装置。该半导体装置包括半导体基板、设置于上述半导体基板上的第一金属线路层、设置于上述第一金属线路层上的层间介电层、设置于上述层间介电层上的第二金属线路层以及设置于上述层间介电层中的第一导孔(via)及第二导孔。上述第二导孔位于第一导孔上且上述层间介电层中不包括任何金属线路层。本发明在不增加导孔宽度的前提下即可增加层间介电层的厚度，可应用于指纹感测装置而得到较佳的指纹辨识的敏感性。

Description

半导体装置及其指纹感测装置
本发明为申请日为2017年7月4日，申请号为“201710535750.2”，发明名称为“半导体装置及其指纹感测装置”的发明专利的分案申请。
技术领域
本发明实施例有关于一种半导体装置，且特别有关于一种可用于指纹感测装置的半导体装置。
背景技术
半导体装置已广泛地使用于各种电子产品中，举例而言，诸如指纹感测装置、个人电脑、手机、以及数码相机等。半导体装置的制造通常是通过在半导体基板上沉积绝缘层或介电层材料、导电层材料以及半导体层材料，并使用光刻工艺图案化所形成的各种材料层，藉以在此半导体基板之上形成电路零件及组件。
其中，指纹感测装置可通过电容值的差异来感测指纹。技术的进步使得指纹感测装置的错误率减少且成本也降低，因而提高了指纹感测装置的吸引力。然而，现有的指纹感测装置仍存在许多待改善的问题(例如：敏感度不佳)。
发明内容
本发明实施例提供一种半导体装置，包括：半导体基板；第一金属线路层，设置于上述半导体基板上；层间介电层，设置于上述第一金属线路层上；第二金属线路层，设置于上述层间介电层上；以及第一导孔(via)及第二导孔，设置于上述层间介电层中，其中上述第二导孔位于第一导孔上且上述层间介电层中不包括任何金属线路层。
本发明实施例亦提供一种指纹感测装置，包括：半导体基板，包括感应电路；第一金属线路层，设置于上述半导体基板上；层间介电层，设置于上述第一金属线路层上；第二金属线路层，设置于上述层间介电层上；以及第一导孔及第二导孔，设置于上述层间介电层中，其中上述第二导孔位于第一导孔上且上述层间介电层中不包括任何金属线路层，其中上述第二金属线路层经由上述第二导孔、第一导孔以及第一金属线路层电连接至上述感应电路。
本发明在不增加导孔宽度的前提下即可增加层间介电层的厚度，可应用于指纹感测装置而得到较佳的指纹辨识的敏感性。
附图说明
以下将配合所附图式详述本发明的实施例。应注意的是，各种特征并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本发明实施例的技术特征。
图1-图6为一系列剖面图，其根据本发明一实施例绘示出一半导体装置的形成方法。
图7A为本发明一实施例的半导体装置。
图7B为本发明一实施例的半导体装置。
图7C为本发明一实施例的半导体装置。
图8为本发明一实施例的指纹感测装置。
附图标号
10、10’、10”～半导体装置；
20～指纹感测装置；
100～半导体基板；
102～下方金属线路层；
104～下方层间介电层；
106～导孔；
108～感应电路；
200～第一金属线路层；
300～第一介电层；
400～开口；
500～第一导孔；
502～金属垫；
600～第二介电层；
602～第二导孔；
700～第二金属线路层；
702～层间介电层；
704～感应电极；
800～钝化层；
802～盖板；
804～手指；
D1、D2～厚度；
W1、W2、W3～宽度。
具体实施方式
以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本发明实施例叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下揭露书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
下文描述实施例的各种变化。为了方便说明起见，类似的元件标号可用于标示类似的元件。应可理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
本发明实施例的半导体装置的形成方法以分开的工艺分别形成层间介电层中的第一导孔及设置于第一导孔上的第二导孔，因此在不增加导孔宽度的前提下即可增加层间介电层的厚度。
图1绘示出本发明一实施例的起始步骤。首先，提供半导体基板100。举例而言，半导体基板100可包括硅。在一些实施例中，半导体基板100可包括硅以外的元素半导体，例如：锗；化合物半导体，例如：碳化硅(silicon carbide,SiC)、砷化镓(gallium arsenic,GaAs)、砷化铟(indium arsenide,InAs)或磷化铟(indium phosphide,InP)；合金半导体，例如：硅锗(Silicon germanium,SiGe)、硅碳化锗(silicon germanium carbide,SiGeC)、砷磷化镓(gallium arsenic phosphide,GaAsP)或磷化镓铟(gallium indium phosphide,GaInP)。在另一些实施例中。半导体基板100亦可包括绝缘层上半导体(semiconductorlayer on insulator，SOI)基板，上述绝缘层上半导体基板可包括底板、设于上述底板上的埋藏氧化层以及设于上述埋藏氧化层上的半导体层。
半导体基板100可包括各种半导体元件。举例而言，上述半导体元件可为各种主动元件、被动元件、其他合适的半导体元件或上述的组合。上述主动元件可为各类型的晶体管(例如：金属氧化物半导体场效晶体管、互补金属氧化物半导体晶体管、双极界面晶体管、高压晶体管、高频晶体管或水平扩散金属氧化物场效应晶体管)或二极管，上述的被动元件可为电阻或电容器。可进行各种工艺(例如：沉积、刻蚀、注入、光刻工艺、退火及/或其他合适的工艺)以形成上述半导体元件。此部分工艺由于非关本案特征，为简化说明起见，在此予以省略。
接着，如图2所示，形成第一金属线路层200于半导体基板100上。举例而言，金属线路层200可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合。在一些实施例中，金属线路层200包括TiN/AlCu/TiN的堆叠结构。举例而言，可先以物理气相沉积法(Physical vapor deposition，PVD，例如：蒸发或溅射)、原子层沉积法(ALD)、电镀、其他适当的方法或上述的组合形成一金属毯覆层(未绘示)于半导体基板100之上，接着进行图案化工艺以形成金属线路层200。举例而言，上述图案化工艺可包括光刻工艺(例如：光刻胶涂布、软烘烤、曝光、曝光后烘烤、显影、其他适当的工艺或上述的组合)、刻蚀工艺(例如：湿式刻蚀、干式刻蚀、其他适当的工艺或上述的组合)、其他适当的工艺或上述的组合。
接着，如图3所示，形成第一介电层300于金属线路层200之上。举例而言，第一介电层300可包括氧化硅、氮化硅、氮氧化硅、四乙基硅氧烷(tetraethoxysilane，TEOS)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、氟硅玻璃(Fluorinated Silicate Glass，FSG)、碳掺杂氧化硅(carbon doped siliconoxide)、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、苯环丁烯(bis-benzocyclobutenes，BCB)、或聚乙酰胺(polyimide)、其他适当的介电材料或上述的组合。在一些实施例中，可以旋转涂布法(spin-on coating)、化学气相沉积法(chemicalvapor deposition，简称CVD)、高密度等离子化学气相沉积法(High-density plasmachemical vapor deposition，简称HDPCVD)、等离子辅助化学气相沉积法(plasma-enhanced CVD，简称PECVD)、其他适当的方法或上述的组合形成第一介电层300于金属线路层200之上。
接着，如图4所示，形成一个或多个开口400于第一介电层300中。于后续工艺中，将于开口400中填入导电材料以形成导孔(via)，于后文将详细说明。在一些实施例中，如图4所示，开口400具有向半导体基板100渐尖的侧壁，而使得后续形成于开口400中的导孔亦具有向半导体基板100渐尖的侧壁。举例而言，可以光刻工艺(例如：光刻胶涂布、软烘烤、曝光、曝光后烘烤、显影、其他适当的工艺或上述的组合)、刻蚀工艺(例如：湿式刻蚀、干式刻蚀、其他适当的工艺或上述的组合)、其他适当的工艺或上述的组合形成开口400于第一介电层300中。
接着，如图5所示，填入导电材料于开口400中以形成第一导孔500。举例而言，上述导电材料可包括金属材料(例如：钨、铝或铜)、金属合金、多晶硅、其他适当的导电材料或上述的组合。在一些实施例中，可以物理气相沉积法(例如蒸发或溅射)、原子层沉积法、电镀、其他适当的方法或上述的组合填入导电材料于开口400中以形成第一导孔500。另外，在沉积导电材料后，可视需求进行化学机械研磨工艺或回刻蚀工艺，以移除多余的导电材料。在一些实施例中，如图5所示，由于开口400具有向半导体基板100渐尖的侧壁，使得第一导孔500亦具有向半导体基板100渐尖的侧壁。在一些实施例中，第一导孔500可包括阻挡层或粘着层(未绘示)，但并不依此为限。
接着，如图6所示，形成第二介电层600于第一介电层300之上，并于第二介电层600中形成一个或多个第二导孔602。由于第二介电层600及第二导孔602的材料、结构及形成方法类似于前述的第一介电层300及第一导孔500，于此将不再赘述。应注意的是，第二导孔602及第一导孔500用来电连接第一金属线路层200至后续将形成的第二金属线路层700。如图6所示，第一导孔500的底部可具有第一宽度W1(例如：0.23μm至0.31μm)，第二导孔602的底部可具有第二宽度W2(例如：0.23μm至0.31μm)。举例而言，第一宽度W1可实质上等于第二宽度W2，以简化工艺。在一些实施例中，第一导孔500及第二导孔602皆具有向半导体基板100渐尖的侧壁，因此第一导孔500的顶表面的面积可大于第二导孔602的底表面的面积。
在一些实施例中，第二导孔602直接接触第一导孔500(例如：第二导孔602的底表面直接接触第一导孔500的顶表面)。然而，在一些其他的实施例中，第二导孔602及第一导孔500之间亦可包括金属垫，于后文将对此详细叙述。
接着，如图7A所示，形成第二金属线路层700于第二介电层600上以形成半导体装置10。由于第二金属线路层700的材料、结构及形成方法类似于前述的第一金属线路层200，于此将不再赘述。在一些实施例中，第二金属线路层700可为半导体装置10的最顶金属线路层，且可包括一个或多个电极。
如图7A所示，第一介电层300及第二介电层600共同形成了位于第一金属线路层200及第二金属线路层700之间的层间介电层702，且层间介电层702中不包括任何金属线路层。在一些实施例中，层间介电层702中未设置除了导孔以外的导电元件。
应注意的是，若以单一工艺沉积较厚的层间介电层并直接于其中形成连接两相邻金属线路层的导孔，受限于刻蚀工艺的能力，所形成的导孔将具有较大的宽度而不利于其应用。相较之下，前述实施例的半导体装置的形成方法以分开的工艺分别形成层间介电层702中的第一导孔500及第二导孔602，因此在不增加导孔宽度的前提下即可增加层间介电层702的厚度(例如：D1＝1.8μm至2.4μm)而降低电容值。
应理解的是，虽然前文以层间介电层包括两层介电层(例如：第一介电层300及第二介电层600)为例进行说明，在一些其他的实施例中，亦可视需求在形成第二金属线路层700之前重复前述形成介电层及导孔的工艺，而得到包括三层或更多介电层的层间介电层以及形成于上述层间介电层中的导孔。
另外，第一金属线路层200及半导体基板100之间可包括一个或多个其他的金属线路层及设置于金属线路层之间的层间介电层。举例而言，于图7B所绘示的实施例中，半导体装置10’的第一金属线路层200及半导体基板100之间更设置有下方金属线路层102、设置于下方金属线路层102及第一金属线路层200之间的下方层间介电层104及导孔106。由于使用前述本发明实施例的方法来形成厚度较大的层间介电层702，在一些实施例中，半导体装置10’的层间介电层702的厚度D1可为下方层间介电层104的厚度的3倍至6倍，而层间介电层702中的导孔宽度(例如：W1)与下方层间介电层104中的导孔宽度(例如：W3)则可维持在相同或相近的数值(例如：W1/W3约为1.58至1.65)。
图7C绘示出本发明一实施例的半导体装置10”。如图7C所示，半导体装置10”的第一导孔500及第二导孔602之间更设置有一个或多个金属垫502。举例而言，金属垫502可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合。在一些实施例中，金属垫502可包括TiN或AlCu。举例而言，可先以物理气相沉积法(例如：蒸发或溅射)、原子层沉积法、电镀、其他适当的方法或上述的组合形成一金属毯覆层(未绘示)于第一介电层300及第一导孔500之上，接着进行图案化工艺(例如：光刻工艺、刻蚀工艺、其他适当的工艺或上述的组合)以形成金属垫502。在一些实施例中，可使用同一沉积工艺形成第一导孔500及上述的金属毯覆层而可降低生产成本，在该些实施例中，第一导孔500及金属垫502可包括相同的材料。
举例而言，如图7C所示，金属垫502的底表面的面积可大于第一导孔500的顶表面的面积，而可避免在形成金属垫502的刻蚀工艺中损害第一导孔500。举例而言，如图7C所示，金属垫502的顶表面的面积可大于第二导孔602的底表面的面积而可增加第二导孔602对位上的弹性。
本发明实施例的半导体装置(例如：半导体装置10、10’、10”)可应用于指纹辨识装置中，以下将举例说明。
图8绘示出包括本发明一实施例的半导体装置的指纹感测装置20。如图8所示，指纹感测装置20的半导体基板100可包括一个或多个感应电路108，其经由第一金属线路层200、第一导孔500及第二导孔602电连接至第二金属线路层700。举例而言，感应电路108可包括各类型的晶体管(例如：金属氧化物半导体场效晶体管、互补金属氧化物半导体晶体管、双极界面晶体管、高压晶体管、高频晶体管或水平扩散金属氧化物场效应晶体管)、其他适当的半导体元件或上述的组合。在一些实施例中，第二金属线路层700可为指纹感测装置20的最顶金属线路层(亦即，最靠近使用者手指的金属线路层)且可包括一个或多个感应电极704(例如：排列成阵列的多个感应电极704)。举例而言，可设置钝化层800及盖板802(例如：玻璃盖板)于第二金属线路层700上，其可用来保护第二金属线路层700及其下方的其他膜层。
举例而言，使用者可将手指804接触盖板802以充当电极，指纹感测装置20可通过手指804的不同部位与感应电极704之间的电容的差异感应出使用者的指纹。在一些实施例中，由于层间介电层702具有较大的厚度(例如：D1＝1.8μm至2.4μm)，因此可降低电容值而提高指纹感测的敏感性。此外，由于本发明实施例的方法可在不增加导孔宽度的前提下增厚层间介电层702，因而有利于装置的微型化。
综合上述，本发明实施例的半导装置的形成方法以分开的工艺分别形成层间介电层中的第一导孔及设置于第一导孔上的第二导孔，因此在不增加导孔宽度的前提下即可增加层间介电层的厚度。此外，本发明实施例的半导体装置可应用于指纹感测装置而得到较佳的指纹辨识的敏感性。
前述内文概述了许多实施例的特征，使本技术领域中相关技术人员可以从各个方面更佳地了解本发明实施例。本技术领域中相关技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中相关技术人员也应了解这些相等的结构并未背离本发明实施例的发明精神与范围。在不背离本发明实施例的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。
另外，虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，且并非所有优点都已于此详加说明。任何所属技术领域中相关技术人员，在不脱离本发明实施例的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (17)

1.一种半导体装置，其特征在于，包括：
一半导体基板；
一第一金属线路层，设置于该半导体基板上；
一层间介电层，设置于该第一金属线路层上，其中该层间介电层的底表面高于该第一金属线路层的顶表面；
一第二金属线路层，设置于该层间介电层上；
一第一导孔及一第二导孔，设置于该层间介电层中，其中该第二导孔位于该第一导孔上且该层间介电层中不包括任何金属线路层；以及
一金属垫，设置于该第一导孔与该第二导孔之间。
2.如权利要求1所述的半导体装置，其特征在于，该第一导孔的顶表面直接接触该金属垫。
3.如权利要求1所述的半导体装置，其特征在于，该第一导孔与该第二导孔之间仅设置该金属垫。
4.如权利要求1所述的半导体装置，其特征在于，该金属垫的一底表面的面积大于该第一导孔的一顶表面的面积。
5.如权利要求1所述的半导体装置，其特征在于，该金属垫的一顶表面的面积大于该第二导孔的一底表面的面积。
6.如权利要求1所述的半导体装置，其特征在于，该第二金属线路层为该半导体装置的一最顶金属线路层。
7.如权利要求6所述的半导体装置，其特征在于，该第二金属线路层包括一电极。
8.如权利要求1所述的半导体装置，其特征在于，该第一导孔具有朝向该半导体基板渐尖的侧壁。
9.如权利要求1所述的半导体装置，其特征在于，该第一导孔的一顶表面的面积大于该第二导孔的一底表面的面积。
10.一种指纹感测装置，其特征在于，包括：
一半导体基板，包括一感应电路；
一第一金属线路层，设置于该半导体基板上；
一层间介电层，设置于该第一金属线路层上，其中该层间介电层的底表面高于该第一金属线路层的顶表面；
一第二金属线路层，设置于该层间介电层上；
一第一导孔及一第二导孔，设置于该层间介电层中，其中该第二导孔位于该第一导孔上且该层间介电层中不包括任何金属线路层，其中该第二金属线路层经由该第二导孔、该第一导孔以及该第一金属线路层电连接至该感应电路；以及
一金属垫，设置于该第一导孔与该第二导孔之间。
11.如权利要求10所述的指纹感测装置，其特征在于，该感应电路包括一晶体管。
12.如权利要求10所述的指纹感测装置，其特征在于，该第二金属线路层包括多个感应电极。
13.如权利要求10所述的指纹感测装置，其特征在于，该第二金属线路层为该指纹感测装置的一最顶金属线路层。
14.如权利要求10所述的指纹感测装置，其特征在于，该第一导孔的顶表面直接接触该金属垫。
15.如权利要求10所述的指纹感测装置，其特征在于，该第一导孔与该第二导孔之间仅设置该金属垫。
16.如权利要求10所述的指纹感测装置，其特征在于，更包括：
一盖板，设置于该第二金属线路层上。
17.如权利要求16所述的指纹感测装置，其特征在于，该盖板包括玻璃。
CN202110823248.8A 2017-07-04 2017-07-04 半导体装置及其指纹感测装置 Pending CN113594136A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110823248.8A CN113594136A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110823248.8A CN113594136A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置
CN201710535750.2A CN109216319A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710535750.2A Division CN109216319A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置

Publications (1)

Publication Number Publication Date
CN113594136A true CN113594136A (zh) 2021-11-02

Family

ID=64992755

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110823248.8A Pending CN113594136A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置
CN201710535750.2A Pending CN109216319A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710535750.2A Pending CN109216319A (zh) 2017-07-04 2017-07-04 半导体装置及其指纹感测装置

Country Status (1)

Country Link
CN (2) CN113594136A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969770B2 (en) * 2007-08-03 2011-06-28 International Business Machines Corporation Programmable via devices in back end of line level
TWI528212B (zh) * 2015-05-21 2016-04-01 速博思股份有限公司 具偏向電極之生物辨識裝置及生物辨識裝置之偵測控制方法
CN106865486B (zh) * 2015-12-10 2019-04-26 中芯国际集成电路制造(上海)有限公司 电容式指纹传感器及其形成方法和电子产品

Also Published As

Publication number Publication date
CN109216319A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US11581250B2 (en) Package with metal-insulator-metal capacitor and method of manufacturing the same
US7381642B2 (en) Top layers of metal for integrated circuits
US7416971B2 (en) Top layers of metal for integrated circuits
US7265047B2 (en) Post passivation interconnection schemes on top of the IC chips
US11177355B2 (en) Semiconductor structure and manufacturing method thereof
CN103985696A (zh) 具有金属-绝缘体-金属电容器的封装件及其制造方法
US9281234B2 (en) WLCSP interconnect apparatus and method
US10395085B2 (en) Semiconductor device and fingerprint sensor device thereof
US11456267B2 (en) Fet construction with copper pillars or bump directly over the fet
CN113594136A (zh) 半导体装置及其指纹感测装置
TWI629763B (zh) 半導體裝置及其指紋感測裝置
KR20200042658A (ko) 반도체 패키지 및 그 제조 방법
JP5429764B2 (ja) チップ及びチップの製造方法
JP5701835B2 (ja) 相互接続構造体を有するチップ
JP2012129570A (ja) チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination