CN113591426A - 一种集成电路版图设计中创建线网标识的方法 - Google Patents

一种集成电路版图设计中创建线网标识的方法 Download PDF

Info

Publication number
CN113591426A
CN113591426A CN202110892239.4A CN202110892239A CN113591426A CN 113591426 A CN113591426 A CN 113591426A CN 202110892239 A CN202110892239 A CN 202110892239A CN 113591426 A CN113591426 A CN 113591426A
Authority
CN
China
Prior art keywords
net
creating
integrated circuit
target signal
circuit layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110892239.4A
Other languages
English (en)
Other versions
CN113591426B (zh
Inventor
张建军
洪姬铃
李起宏
肖薇
刘伟平
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202110892239.4A priority Critical patent/CN113591426B/zh
Publication of CN113591426A publication Critical patent/CN113591426A/zh
Application granted granted Critical
Publication of CN113591426B publication Critical patent/CN113591426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路版图设计中创建线网标识的方法，包括以下步骤：选择目标信号点并创建需要的图形；连接所述图形与所述目标信号点；为所述图形赋予线网标识；确认所述图形的线网标识与所述的目标信号点的线网标识的一致性。本发明的集成电路版图设计中创建线网标识的方法，通过对图形进行创建或者编辑的同时创建与目标信号点相同的线网标识，减少错误，提高集成电路版图工程师的设计效率。

Description

一种集成电路版图设计中创建线网标识的方法
技术领域
本发明涉及EDA设计技术领域，特别涉及一种集成电路版图设计中创建线网标识的方法。
背景技术
集成电路版图是集成电路与集成电路工艺之间的中间环节，通过集成电路版图的设计，可以将立体的电路系统变为二维平面图形，再经过工艺加工还原为基于硅材料的立体结构。因此，集成电路版图是一个上承集成电路，下接集成电路芯片制造的桥梁。所以，在集成电路设计正确的前提下，集成电路版图的正确性是电路芯片制造成功的重要保证。
为了确保集成电路版图的正确性，集成电路版图设计工程师会在集成电路版图中至上向下的功能模块的内部线网以及功能模块接口处添加标记，其中线网标识(Net)是一种重要标记。
版图工程师会在集成电路版图中的Rectangle(矩形)、Polygon(多边形)、Paths(线)等Shapes创建与集成电路图中相同的Net。首先，可以保证集成电路版图中的模块、线网按照集成电路设计完成；其次，在集成电路版图完成后利用TraceNet(线网追踪)和ERC(Electrical Rules Checker)(电学规则检查)工具检查线路短路、线路开路和Floating(浮点)结点；再次，可以利用LVS(Layout Versus Schematic)(LE和SE比较)检查电路版图和电路原理图的不一致。所以集成电路版图设计工程师对如何给Shapes快速添加Net非常关注。
目前在EDA工具中，只能选择Shapes，然后通过该Property Form(属性界面)添加Net，对于大量Shapes Net的添加耗时耗力且容易出错，极大影响集成电路版图工程师的设计效率。
在原先的EDA设计工具中，没有简单快速的方法给Shapes添加Net，这就迫切需要EDA工具可以支持对集成电路版图设计中的Shapes快速创建Net。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供集成电路版图设计中创建线网标识的方法，通过将创建的图形(Shapes)与已有线网的信号点(Pins)连接，自动给创建的Shapes赋予与Pins相同的Net信息。
为实现上述目的，本发明提供的集成电路版图设计中创建线网标识的方法，包括以下步骤：
选择目标信号点并创建需要的图形；
连接所述图形与所述目标信号点；
为所述图形赋予线网标识；
确认所述图形的线网标识与所述的目标信号点的线网标识的一致性。
进一步地，所述选择目标信号点并创建需要的图形的步骤，还包括，通过EDA工具中的Create命令自动检测到目标信号点的边并创建图形。
进一步地，所述连接所述图形与所述目标信号点的步骤，还包括，通过EDA工具中的编辑命令将所述图形与所述目标信号点连接。
进一步地，还包括，通过EDA工具中的编辑命令将所述图形的边或内部与所述目标信号点连接。
更进一步地，所述为所述图形赋予线网标识的步骤，还包括，为所述图形赋予与所述目标信号点的线网标识相同的线网标识。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的集成电路版图设计中创建线网标识的方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图设计中创建线网标识的方法的步骤。
有益效果：本发明的一种集成电路版图设计中创建线网标识的方法，在集成电路版图设计中，将创建的Shape(图形)和已有Net的Pin(信号点)连接，给创建的Shape赋予与Pin相同的Net，添加Net后可以对层次图形进行标注和追踪，确保集成电路版图在设计过程的正确性；同时，通过Shapes上添加的Net方便后期利用Debug工具检查集成电路版图和集成电路设计的一致性。本发明通过对Shapes进行创建或者编辑的同时创建相同Name的Net，减少错误，提高集成电路版图工程师的设计效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的集成电路版图设计中创建线网标识的方法的流程图；
图2为根据本发明的赋有Net Name的Pin的示意图；
图3为根据本发明的Detect(识别)到Pin的边并创建Shape的Cartoon(动画)的示意图；
图4为创建Shape完成后赋予Shape Net的示意图；
图5为未赋予Net的Shape和赋予Net的Pin的示意图；
图6为通过Move(移动)或Stretch(拉伸)等编辑命令使Shape和Pin连接后赋予Shape的Net的示意图；
图7为不同长度或者角度的Shape与Net的数量关系的示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的集成电路版图设计中创建线网标识的方法流程图，下面将参考图1，对本发明的集成电路版图设计中创建线网标识的方法进行详细描述。
在步骤101，在EDA工具中的Layout中选择目标Pin。
本发明实施例中，需要确定已有Net且符合待连接图形要求的Pin，并在EDA工具中的Layout中进行选择。
在步骤102，创建需要的Shape。
本发明实施例中，通过EDA工具中的Create命令自动Detect到Pin的边并创建Shape。
在步骤103，将Shape与目标Pin连接。
本发明实施例中，通过Move(移动)，Stretch(拉伸)等编辑命令将创建的Shape与目标Pin连接。在编辑命令编辑的Shape与Pin连接可以是边，也可以是内部。
在步骤104，为Shape赋予线网标识(Net Name)并确认。
本发明实施例中，确认Shape上赋予的Net与Pin的一致性，需要确认Shape的NetName和目标Pin的Net Name保持一致。
在创建线网标识过程中，重复步骤101至步骤104，直至完成所有Shapes的线网标识的创建。
需要注意的是，Net的位置和相同Net Name的数量随着Shape大小的不同而不同。
下面结合图2至图7对本发明的实施方式进行进一步的阐述。
图2为赋有Net Name的Pin的示意图，从图2可以看出，Pin的Net Name为in1。
然后，启动Create命令，Detect到Pin的边并创建Shape，如图3所示。从图3可以看出，创建完成的Shape邻接目标Pin的一条边。
创建Shape完成之后，通过连接Shape和Pin，对Shape赋予Net，如图4所示。
为了更好地对比，本文给出了图5，图5为未赋予Net的Shape和赋予Net的Pin的示意图。
通过图4和图5的对比可以发现，当Shape与目标Pin未连接时，无法为Shape赋予Net，其上也就无法显示Net Name。
图6为通过Move(移动)或Stretch(拉伸)等编辑命令使Shape和pin连接后赋予Shape的Net的示意图，从图6可以看出，Shape与目标Pin连接，Shape上已经显示了赋予的Net Name，即in1。经确认，in1与目标Pin的Net Name一致，该Shape的线网标识创建成功。
图7为不同长度或者角度的Shape与Net的数量关系的示意图。从图7可以看出，Net的位置和相同Net Name的数量随着Shape大小的不同而不同。
本发明还提供一种电子设备，包括存储器和处理器，存储器上储存有在处理器上运行的程序，处理器运行所述程序时执行上述集成电路版图设计中创建线网标识的方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图设计中创建线网标识的方法的步骤，所述集成电路版图设计中创建线网标识的方法参见前述部分的介绍，不再赘述。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种集成电路版图设计中创建线网标识的方法，其特征在于，包括以下步骤：
选择目标信号点并创建需要的图形；
连接所述图形与所述目标信号点；
为所述图形赋予线网标识；
确认所述图形的线网标识与所述的目标信号点的线网标识的一致性。
2.根据权利要求1所述的集成电路版图设计中创建线网标识的方法，其特征在于，所述选择目标信号点并创建需要的图形的步骤，还包括，通过EDA工具中的Create命令自动检测到目标信号点的边并创建图形。
3.根据权利要求1所述的集成电路版图设计中创建线网标识的方法，其特征在于，所述连接所述图形与所述目标信号点的步骤，还包括，通过EDA工具中的编辑命令将所述图形与所述目标信号点连接。
4.根据权利要求3所述的集成电路版图设计中创建线网标识的方法，其特征在于，还包括，通过EDA工具中的编辑命令将所述图形的边或内部与所述目标信号点连接。
5.根据权利要求1所述的集成电路版图设计中创建线网标识的方法，其特征在于，所述为所述图形赋予线网标识的步骤，还包括，为所述图形赋予与所述目标信号点的线网标识相同的线网标识。
6.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1-5任一项所述的集成电路版图设计中创建线网标识的方法的步骤。
7.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-5任一项所述的集成电路版图设计中创建线网标识的方法的步骤。
CN202110892239.4A 2021-08-04 2021-08-04 一种集成电路版图设计中创建线网标识的方法 Active CN113591426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110892239.4A CN113591426B (zh) 2021-08-04 2021-08-04 一种集成电路版图设计中创建线网标识的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110892239.4A CN113591426B (zh) 2021-08-04 2021-08-04 一种集成电路版图设计中创建线网标识的方法

Publications (2)

Publication Number Publication Date
CN113591426A true CN113591426A (zh) 2021-11-02
CN113591426B CN113591426B (zh) 2022-05-24

Family

ID=78255083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110892239.4A Active CN113591426B (zh) 2021-08-04 2021-08-04 一种集成电路版图设计中创建线网标识的方法

Country Status (1)

Country Link
CN (1) CN113591426B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452227A (en) * 1991-11-13 1995-09-19 Westinghouse Elec. Corp. Method and apparatus for converting a programmable logic device designed into a selectable target gate array design
US20020023107A1 (en) * 2000-08-09 2002-02-21 Semiconductor Insights Inc. Schematic organization tool
CN101211376A (zh) * 2006-12-26 2008-07-02 北京中电华大电子设计有限责任公司 一种寄生参数提取工具专用的版图数据格式
US8924913B1 (en) * 2013-06-20 2014-12-30 Altera Corporation Schematic display of connectivity in an integrated circuit design
CN105633058A (zh) * 2015-12-31 2016-06-01 上海安路信息科技有限公司 器件标识结构及其制造方法
CN108304614A (zh) * 2017-12-27 2018-07-20 苏州中晟宏芯信息科技有限公司 集成电路版图引脚的设置方法及装置
CN109460611A (zh) * 2018-11-12 2019-03-12 北京华大九天软件有限公司 一种根据线网名自动创建端口的方法
CN110210102A (zh) * 2019-05-27 2019-09-06 中国人民解放军国防科技大学 仿生自修复硬件分布式全局动态布线系统
CN111125981A (zh) * 2019-12-26 2020-05-08 北京华大九天软件有限公司 一种集成电路vlsi的布线方法
CN112989749A (zh) * 2021-03-11 2021-06-18 上海伴芯科技有限公司 一种集成电路版图布线中引脚访问方法及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452227A (en) * 1991-11-13 1995-09-19 Westinghouse Elec. Corp. Method and apparatus for converting a programmable logic device designed into a selectable target gate array design
US20020023107A1 (en) * 2000-08-09 2002-02-21 Semiconductor Insights Inc. Schematic organization tool
CN101211376A (zh) * 2006-12-26 2008-07-02 北京中电华大电子设计有限责任公司 一种寄生参数提取工具专用的版图数据格式
US8924913B1 (en) * 2013-06-20 2014-12-30 Altera Corporation Schematic display of connectivity in an integrated circuit design
CN105633058A (zh) * 2015-12-31 2016-06-01 上海安路信息科技有限公司 器件标识结构及其制造方法
CN108304614A (zh) * 2017-12-27 2018-07-20 苏州中晟宏芯信息科技有限公司 集成电路版图引脚的设置方法及装置
CN109460611A (zh) * 2018-11-12 2019-03-12 北京华大九天软件有限公司 一种根据线网名自动创建端口的方法
CN110210102A (zh) * 2019-05-27 2019-09-06 中国人民解放军国防科技大学 仿生自修复硬件分布式全局动态布线系统
CN111125981A (zh) * 2019-12-26 2020-05-08 北京华大九天软件有限公司 一种集成电路vlsi的布线方法
CN112989749A (zh) * 2021-03-11 2021-06-18 上海伴芯科技有限公司 一种集成电路版图布线中引脚访问方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阴世琦: "PCB设计中DFR自动审查系统研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Also Published As

Publication number Publication date
CN113591426B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
US20080115102A1 (en) System and method for automatic elimination of connectivity mismatches during construction of a mask layout block, maintaining process design rule correctness
CN109299503B (zh) 一种基于布线阻塞的lef文件的生成方法
US7096447B1 (en) Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
US20070283307A1 (en) Layout making equipment of semiconductor integrated circuit, method of making layout of semiconductor integrated circuit and process of manufacture of semiconductor device
US20090291512A1 (en) Semiconductor device pattern verification method, semiconductor device pattern verification program, and semiconductor device manufacturing method
US10289793B1 (en) System and method to generate schematics from layout-fabrics with a common cross-fabric model
CN110222381B (zh) 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端
CN113591426B (zh) 一种集成电路版图设计中创建线网标识的方法
CN104715092A (zh) 一种层次版图验证中快速建立Label与图形连接关系的方法
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
CN112800716B (zh) 一种集成电路版图布线中线网开路检测方法
US8756048B2 (en) Method for technology porting of CAD designs, and computer program product therefor
CN103310037A (zh) 版图设计规则检测文件验证图形库及其建立方法
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
CN112685991B (zh) 一种满足约束的布线方法
US8726208B2 (en) DFM improvement utility with unified interface
US8316331B1 (en) Method and mechanism for implementing extraction for an integrated circuit design
US20050081167A1 (en) Systems and processes for asymmetrically shrinking a VLSI layout
US11763059B2 (en) Net-based wafer inspection
US11182530B1 (en) Automatic routing system workflow
CN111199133B (zh) 一种自动布线绕线的方法
CN117151020B (zh) 基于四叉树的覆铜形状相交状态快速判断方法及装置
WO2014106040A1 (en) Pattern-based power-and-ground (pg) routing and via creation
US11586799B1 (en) Systems and methods of eliminating connectivity mismatches in a mask layout block
CN116681010B (zh) 芯片基板网表校对方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant