CN113569517A - 一种减小列冗余替换电路面积的电路及芯片 - Google Patents
一种减小列冗余替换电路面积的电路及芯片 Download PDFInfo
- Publication number
- CN113569517A CN113569517A CN202110730401.2A CN202110730401A CN113569517A CN 113569517 A CN113569517 A CN 113569517A CN 202110730401 A CN202110730401 A CN 202110730401A CN 113569517 A CN113569517 A CN 113569517A
- Authority
- CN
- China
- Prior art keywords
- circuit
- control unit
- unit
- module
- column redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/10—Processors
Abstract
本发明公开了一种减小列冗余替换电路面积的电路及芯片,所述电路包括电路单元、控制单元和电路解码单元,电路单元与控制单元连接,控制单元与电路解码单元连接;所述电路单元包括至少两个电路;所述控制单元包括次级电路、判断模块和电路切换模块,所述次级电路的输入端分别与电路单元中的任意两个电路连接,次级电路的输出端分别与判断模块的输入端和电路切换模块的第一输入端连接,判断模块的输出端与电路切换模块的第二输入端连接;电路解码单元用于对冗余信息进行替换和解码。本发明通过任意两个电路与次级电路连接,在电路发生损坏的时候,仅对损坏的电路进行替换,减小了列冗余替换电路的面积,降低了芯片的成本,提高了电力应用的效率。
Description
技术领域
本发明涉及电力芯片技术领域,尤其涉及一种减小列冗余替换电路面积的电路及芯片。
背景技术
随着电力系统的发展和逐渐复杂化,各种终端在电力系统中的重要性愈发凸显,然而国内电力芯片的核心技术长期被国外垄断,基于通用处理器的电力应用方案安全性和效率不足,因此我国自主研发电力终端芯片的需求尤为迫切。芯片组是一组共同工作的集成电路“芯片”,并作为一个产品销售,它负责将计算机的核心——微处理器和机器的其它部分相连接,是决定主板级别的重要部件,以往芯片组通常由多个芯片组成,目前慢慢地简化为两个芯片。
芯片在使用的时候一般会设置多个冗余替换电路,在某一电路发生损坏的时候,使用冗余替换电路进行替换,从而保证芯片的正常运行。但是,随着半导体芯片制作工艺日益缩小,减少列冗余替换电路的面积十分重要,因此,本发明提出一种减小列冗余替换电路面积的电路及芯片。
发明内容
本发明实施例所要解决的技术问题在于,提供一种减小列冗余替换电路面积的电路及芯片,能够在电路发生损坏的时候,仅对损坏的电路进行替换,减小了列冗余替换电路的面积,降低了芯片的成本,提高了电力应用的效率。
为了实现上述目的,本发明实施例提供了一种减小列冗余替换电路面积的电路,包括电路单元、控制单元和电路解码单元,所述电路单元与所述控制单元连接,所述控制单元与所述电路解码单元连接;
所述电路单元包括至少两个电路;
所述控制单元包括次级电路、判断模块和电路切换模块,所述次级电路的输入端分别与所述电路单元中的任意两个电路连接,所述次级电路的输出端分别与所述判断模块的输入端和所述电路切换模块的第一输入端连接,所述判断模块的输出端与所述电路切换模块的第二输入端连接;
所述电路解码单元与所述次级电路连接,所述电路解码单元用于对列冗余信息进行替换和解码。
作为上述方案的改进,所述电路单元包括电路N1、电路N2、电路N3、电路N4、电路N5和电路N6,则所述次级电路的输入端分别与所述电路N1、所述电路N2、所述电路N3、所述电路N4、所述电路N5和所述电路N6中的任意两个电路连接。
作为上述方案的改进,所述电路还包括主电路,所述电路解码单元和所述控制单元分别与所述主电路连接;其中,所述控制单元的次级电路与所述主电路连接。
作为上述方案的改进,所述控制单元还包括故障储存器,所述故障储存器的输入端分别与所述判断模块的输出端和所述电路切换模块的输出端连接,所述故障储存器用于对替换电路信息进行进行储存。
作为上述方案的改进,所述控制单元还连接有控制模块和电路数据库,所述控制模块的输入端与所述判断模块的输出端连接,所述控制模块的输出端与所述电路数据库的输入端连接,所述电路数据库的输入端还与所述电路切换模块的输出端连接。
作为上述方案的改进,所述控制单元还连接有结果储存器,所述结果储存器的输入端与所述电路切换模块的输出端连接,所述结果储存器用于对电路切换结果进行储存。
本发明实施例还提供了一种芯片,包括上述任意一项所述的减小列冗余替换电路面积的电路。
相对于现有技术,本发明实施例提供的一种减小列冗余替换电路面积的电路及芯片的有益效果在于:通过电路单元与控制单元连接,控制单元与电路解码单元连接;电路单元包括至少两个电路;控制单元包括次级电路、判断模块和电路切换模块,次级电路的输入端分别与电路单元中的任意两个电路连接,次级电路的输出端分别与判断模块的输入端和电路切换模块的第一输入端连接,判断模块的输出端与电路切换模块的第二输入端连接;电路解码单元与次级电路连接,电路解码单元用于对冗余信息进行替换和解码。本发明实施例通过任意两个电路与次级电路连接,在电路发生损坏的时候,仅对损坏的电路进行替换,明显减小了列冗余替换电路的面积,降低了芯片的成本,提高了电力应用的效率。并且,本实施例中多个电路相互连接,能够使用较少的电路形成多个连通电路。
附图说明
图1是本发明提供的一种减小列冗余替换电路面积的电路的一个优选实施例的电路示意图;
其中,1、电路单元;11、电路N1;12、电路N2;13、电路N3;14、电路N4;15、电路N5;16、电路N6;2、控制单元;21、次级电路;22、判断模块;23、电路切换模块;24、故障储存器;3、电路解码单元;4、主电路;5、控制模块;6、电路数据库;7、结果储存器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,图1是本发明提供的一种减小列冗余替换电路面积的电路的一个优选实施例的电路示意图。所述减小列冗余替换电路面积的电路,包括电路单元1、控制单元2和电路解码单元3,所述电路单元1与所述控制单元2连接,所述控制单元2与所述电路解码单元连3接;
所述电路单元1包括至少两个电路;
所述控制单元2包括次级电路21、判断模块22和电路切换模块23,所述次级电路21的输入端分别与所述电路单元中的任意两个电路连接,所述次级电路21的输出端分别与所述判断模块22的输入端和所述电路切换模块23的第一输入端连接,所述判断模块22的输出端与所述电路切换模块23的第二输入端连接;
所述电路解码单元3与所述次级电路21连接,所述电路解码单元3用于对冗余信息进行替换和解码。
具体的,本发明提供的一种减小列冗余替换电路面积的电路,包括电路单元、控制单元和电路解码单元,所述电路单元与所述控制单元连接,所述控制单元与所述电路解码单元连接。所述电路单元包括至少两个电路;所述控制单元包括次级电路、判断模块和电路切换模块,在正常使用时,所述次级电路的输入端始终与所述电路单元中的任意两个电路连接。所述次级电路的输出端分别与所述判断模块的输入端和所述电路切换模块的第一输入端连接,所述判断模块的输出端与所述电路切换模块的第二输入端连接,在判断模块判断出与次级电路连接的两个电路其中的一个电路发生故障时,通过电路切换模块对与次级电路连接的电路进行切换。所述电路解码单元与所述次级电路连接,电路解码单元能够对整体电路的列冗余信息进行替换以及对列冗余信息进行预解码。
本实施例将任意两个电路与次级电路连接,在判断模块判断出其中一个电路发生故障时,通过电路切换模块对次级电路连接的电路进行切换,实现在电路发生损坏的时候,仅对损坏的电路进行替换,明显减小了列冗余替换电路的面积,降低了芯片的成本,提高了电力应用的效率。并且,本实施例中多个电路相互连接,能够使用较少的电路形成多个连通电路。
在另一个优选实施例中,所述电路单元1包括电路N1、电路N2、电路N3、电路N4、电路N5和电路N6,则所述次级电路21的输入端分别与所述电路N1、所述电路N2、所述电路N3、所述电路N4、所述电路N5和所述电路N6中的任意两个电路连接。
例如,电路N1和电路N2与次级电路21连接、电路N1和电路N3与次级电路21连接、电路N1和电路N4与次级电路21连接、电路N1和电路N5与次级电路21连接、电路N1和电路N6与次级电路21连接、电路N2和电路N3与次级电路21连接、电路N2和电路N4与次级电路21连接、电路N2和电路N5与次级电路21连接、电路N2和电路N6与次级电路21连接、电路N3和电路N4与次级电路21连接、电路N3和电路N5与次级电路21连接、电路N3和电路N6与次级电路21连接、电路N4和电路N5与次级电路21连接、电路N4和电路N6与次级电路21连接及电路N5和电路N6与次级电路21连接。在正常使用时,所述次级电路21的输入端始终与所述电路单元1中的任意两个电路连接。
在另一个优选实施例中,所述电路还包括主电路4,所述电路解码单元3和所述控制单元2分别与所述主电路4连接;其中,所述控制单元2的次级电路21与所述主电路4连接。
具体的,电路解码单元和控制单元还分别与主电路连接;其中,控制单元的次级电路与主电路连接。电路解码单元用于对电路进行解码,控制单元用于对电路进行控制。在数字电路中,必须将模拟量转换成数字信号,有一个编码的过程,或者是对数字信号进行加密处理。在接收端,就必须将数字信号还原成模拟信号,或者将被加密的数字信号解密,这都要用到解码电路。
在另一个优选实施例中,所述控制单元2还包括故障储存器24,所述故障储存器24的输入端分别与所述判断模块22的输出端和所述电路切换模块23的输出端连接,所述故障储存器24用于对替换电路信息进行进行储存。
具体的,控制单元还包括故障储存器,故障储存器的输入端分别与判断模块的输出端和电路切换模块的输出端连接,判断模块在判定电路故障的时候将故障信息传输至故障储存器进行储存,故障储存器还用于对替换电路信息进行进行储存。
在又一个优选实施例中,所述控制单元还连接有控制模块5和电路数据库6,所述控制模块5的输入端与所述判断模块22的输出端连接,所述控制模块5的输出端与所述电路数据库6的输入端连接,所述电路数据库6的输入端还与所述电路切换模块23的输出端连接。
具体的,控制单元还连接有控制模块和电路数据库,控制模块的输入端与判断模块的输出端连接,控制模块的输出端与电路数据库的输入端连接,电路数据库的输入端还与电路切换模块的输出端连接。控制模块用于控制切换电路,电路数据库中储存有多种电路连接关系,在本发明实施例中指电路N1和电路N2与次级电路21连接、电路N1和电路N3与次级电路21连接、电路N1和电路N4与次级电路21连接、电路N1和电路N5与次级电路21连接、电路N1和电路N6与次级电路21连接、电路N2和电路N3与次级电路21连接、电路N2和电路N4与次级电路21连接、电路N2和电路N5与次级电路21连接、电路N2和电路N6与次级电路21连接、电路N3和电路N4与次级电路21连接、电路N3和电路N5与次级电路21连接、电路N3和电路N6与次级电路21连接、电路N4和电路N5与次级电路21连接、电路N4和电路N6与次级电路21连接及电路N5和电路N6与次级电路21连接。
在又一个优选实施例中,所述控制单元2还连接有结果储存器7,所述结果储存器7的输入端与所述电路切换模块23的输出端连接,所述结果储存器7用于对电路切换结果进行储存。
具体的,控制单元还连接有结果储存器,结果储存器的输入端与电路切换模块的输出端连接,在判断模块判断出与次级电路连接的两个电路其中的一个电路发生故障时,通过电路切换模块对与次级电路连接的电路进行切换,结果储存器用于对电路切换结果进行储存。
相应地,本发明还提供一种芯片,包括上述任意一项所述的减小列冗余替换电路面积的电路。
本发明实施例提供了一种减小列冗余替换电路面积的电路及芯片,通过电路单元与控制单元连接,控制单元与电路解码单元连接;电路单元包括至少两个电路;控制单元包括次级电路、判断模块和电路切换模块,次级电路的输入端分别与电路单元中的任意两个电路连接,次级电路的输出端分别与判断模块的输入端和电路切换模块的第一输入端连接,判断模块的输出端与电路切换模块的第二输入端连接;电路解码单元与次级电路连接,电路解码单元用于对冗余信息进行替换和解码。本发明实施例通过任意两个电路与次级电路连接,在电路发生损坏的时候,仅对损坏的电路进行替换,明显减小了列冗余替换电路的面积,降低了芯片的成本,提高了电力应用的效率。并且,本实施例中多个电路相互连接,能够使用较少的电路形成多个连通电路。
需说明的是,以上所描述的系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外,本发明提供的系统实施例附图中,模块之间的连接关系表示它们之间具有通信连接,具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (7)
1.一种减小列冗余替换电路面积的电路,其特征在于,包括电路单元、控制单元和电路解码单元,所述电路单元与所述控制单元连接,所述控制单元与所述电路解码单元连接;
所述电路单元包括至少两个电路;
所述控制单元包括次级电路、判断模块和电路切换模块,所述次级电路的输入端分别与所述电路单元中的任意两个电路连接,所述次级电路的输出端分别与所述判断模块的输入端和所述电路切换模块的第一输入端连接,所述判断模块的输出端与所述电路切换模块的第二输入端连接;
所述电路解码单元与所述次级电路连接,所述电路解码单元用于对列冗余信息进行替换和解码。
2.如权利要求1所述的减小列冗余替换电路面积的电路,其特征在于,所述电路单元包括电路N1、电路N2、电路N3、电路N4、电路N5和电路N6,则所述次级电路的输入端分别与所述电路N1、所述电路N2、所述电路N3、所述电路N4、所述电路N5和所述电路N6中的任意两个电路连接。
3.如权利要求1所述的减小列冗余替换电路面积的电路,其特征在于,所述电路还包括主电路,所述电路解码单元和所述控制单元分别与所述主电路连接;其中,所述控制单元的次级电路与所述主电路连接。
4.如权利要求3所述的减小列冗余替换电路面积的电路,其特征在于,所述控制单元还包括故障储存器,所述故障储存器的输入端分别与所述判断模块的输出端和所述电路切换模块的输出端连接,所述故障储存器用于对替换电路信息进行储存。
5.如权利要求4所述的减小列冗余替换电路面积的电路,其特征在于,所述控制单元还连接有控制模块和电路数据库,所述控制模块的输入端与所述判断模块的输出端连接,所述控制模块的输出端与所述电路数据库的输入端连接,所述电路数据库的输入端还与所述电路切换模块的输出端连接。
6.如权利要求5所述的减小列冗余替换电路面积的电路,其特征在于,所述控制单元还连接有结果储存器,所述结果储存器的输入端与所述电路切换模块的输出端连接,所述结果储存器用于对电路切换结果进行储存。
7.一种芯片,其特征在于,包括如权利要求1至6中任意一项所述的减小列冗余替换电路面积的电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110730401.2A CN113569517B (zh) | 2021-06-29 | 2021-06-29 | 一种减小列冗余替换电路面积的电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110730401.2A CN113569517B (zh) | 2021-06-29 | 2021-06-29 | 一种减小列冗余替换电路面积的电路及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113569517A true CN113569517A (zh) | 2021-10-29 |
CN113569517B CN113569517B (zh) | 2024-02-23 |
Family
ID=78163168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110730401.2A Active CN113569517B (zh) | 2021-06-29 | 2021-06-29 | 一种减小列冗余替换电路面积的电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113569517B (zh) |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1168947A1 (ru) * | 1983-12-02 | 1985-07-23 | Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Марашала Советского Союза Крылова Н.И. | Устройство дл резервировани |
US5255226A (en) * | 1990-06-01 | 1993-10-19 | Nec Corporation | Semiconductor memory device with a redundancy circuit bypassing failed memory cells |
US5392247A (en) * | 1991-09-19 | 1995-02-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device including redundancy circuit |
JPH0916498A (ja) * | 1995-06-28 | 1997-01-17 | Chubu Nippon Denki Software Kk | 自動回線切替装置 |
JPH09148544A (ja) * | 1995-11-24 | 1997-06-06 | Hitachi Ltd | 半導体装置 |
JPH1168581A (ja) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | サイクリック・リダンダンシ・チェックコード付け替え回路 |
KR19990073672A (ko) * | 1998-03-02 | 1999-10-05 | 김영환 | 반도체 메모리 소자의 칼럼 리던던시 회로 |
US5978291A (en) * | 1998-09-30 | 1999-11-02 | International Business Machines Corporation | Sub-block redundancy replacement for a giga-bit scale DRAM |
US6144591A (en) * | 1997-12-30 | 2000-11-07 | Mosaid Technologies Incorporated | Redundancy selection circuit for semiconductor memories |
US6191984B1 (en) * | 1999-04-28 | 2001-02-20 | Samsung Electronics Co., Ltd. | Redundancy circuit capable of disabling use of redundant memory cells that are defective |
KR20010018207A (ko) * | 1999-08-18 | 2001-03-05 | 박종섭 | 로오 리던던시 회로 |
US6272056B1 (en) * | 1999-03-30 | 2001-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of implementing redundancy-based repair efficiently in relation to layout and operating speed and semiconductor integrated circuit device having such semiconductor memory device |
US20030026129A1 (en) * | 2001-08-02 | 2003-02-06 | Stmicroelectronics, Inc. | Redundancy circuit and method for flash memory devices |
US20030235092A1 (en) * | 2002-04-26 | 2003-12-25 | Stmicroelectronics S.R.L. | Self-repair method for nonvolatile memory devices using a supersecure architecture, and nonvolatile memory device |
US20040240282A1 (en) * | 2003-06-02 | 2004-12-02 | Macronix International Co., Ltd. | Memory device with built-in error-correction capabilities |
KR20100002965A (ko) * | 2008-06-30 | 2010-01-07 | 현대중공업 주식회사 | 이중화 시스템 및 제어방법 |
CN111968692A (zh) * | 2020-10-22 | 2020-11-20 | 深圳市芯天下技术有限公司 | 一种减小列冗余替换电路面积的电路及芯片 |
-
2021
- 2021-06-29 CN CN202110730401.2A patent/CN113569517B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1168947A1 (ru) * | 1983-12-02 | 1985-07-23 | Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Марашала Советского Союза Крылова Н.И. | Устройство дл резервировани |
US5255226A (en) * | 1990-06-01 | 1993-10-19 | Nec Corporation | Semiconductor memory device with a redundancy circuit bypassing failed memory cells |
US5392247A (en) * | 1991-09-19 | 1995-02-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device including redundancy circuit |
JPH0916498A (ja) * | 1995-06-28 | 1997-01-17 | Chubu Nippon Denki Software Kk | 自動回線切替装置 |
JPH09148544A (ja) * | 1995-11-24 | 1997-06-06 | Hitachi Ltd | 半導体装置 |
JPH1168581A (ja) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | サイクリック・リダンダンシ・チェックコード付け替え回路 |
US6144591A (en) * | 1997-12-30 | 2000-11-07 | Mosaid Technologies Incorporated | Redundancy selection circuit for semiconductor memories |
KR19990073672A (ko) * | 1998-03-02 | 1999-10-05 | 김영환 | 반도체 메모리 소자의 칼럼 리던던시 회로 |
US5978291A (en) * | 1998-09-30 | 1999-11-02 | International Business Machines Corporation | Sub-block redundancy replacement for a giga-bit scale DRAM |
US6272056B1 (en) * | 1999-03-30 | 2001-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of implementing redundancy-based repair efficiently in relation to layout and operating speed and semiconductor integrated circuit device having such semiconductor memory device |
US6191984B1 (en) * | 1999-04-28 | 2001-02-20 | Samsung Electronics Co., Ltd. | Redundancy circuit capable of disabling use of redundant memory cells that are defective |
KR20010018207A (ko) * | 1999-08-18 | 2001-03-05 | 박종섭 | 로오 리던던시 회로 |
US20030026129A1 (en) * | 2001-08-02 | 2003-02-06 | Stmicroelectronics, Inc. | Redundancy circuit and method for flash memory devices |
US20030235092A1 (en) * | 2002-04-26 | 2003-12-25 | Stmicroelectronics S.R.L. | Self-repair method for nonvolatile memory devices using a supersecure architecture, and nonvolatile memory device |
US20040240282A1 (en) * | 2003-06-02 | 2004-12-02 | Macronix International Co., Ltd. | Memory device with built-in error-correction capabilities |
KR20100002965A (ko) * | 2008-06-30 | 2010-01-07 | 현대중공업 주식회사 | 이중화 시스템 및 제어방법 |
CN111968692A (zh) * | 2020-10-22 | 2020-11-20 | 深圳市芯天下技术有限公司 | 一种减小列冗余替换电路面积的电路及芯片 |
Non-Patent Citations (2)
Title |
---|
TAO, KY: "Analysis and implementation of 3D bandpass frequency selective structure with high frequency selectivity", 《ELECTRONICS LETTERS》, vol. 53, no. 5, pages 324 - 325 * |
陈群: "工业微控制器安全容错技术", 万方学术期刊, pages 1 - 104 * |
Also Published As
Publication number | Publication date |
---|---|
CN113569517B (zh) | 2024-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0120384B1 (en) | Self-checking computer circuitry | |
US9952579B2 (en) | Control device | |
US20120159241A1 (en) | Information processing system | |
US10274534B2 (en) | Chip and reading circuit for die ID in chip | |
CN105607974A (zh) | 高可靠性多核处理系统 | |
JP3189886B2 (ja) | 半導体記憶装置 | |
CN113569517A (zh) | 一种减小列冗余替换电路面积的电路及芯片 | |
CN210776573U (zh) | 一种多电源平面供电装置 | |
US7089484B2 (en) | Dynamic sparing during normal computer system operation | |
CN211349235U (zh) | 一种bios冗余的飞腾服务器主板 | |
CN111381660A (zh) | 一种基于cpld的多节点服务器的电源控制系统及方法 | |
CN101299205A (zh) | 基于表决的优先排队仲裁系统总线控制方法 | |
CN101697094A (zh) | 双电源供电装置及双电源供电方法 | |
CN115905096A (zh) | 基于spi的数据通信系统及方法 | |
US6934203B2 (en) | Semiconductor memory device for improving redundancy efficiency | |
US7547991B2 (en) | Redundancy power for communication devices | |
CN110825666B (zh) | 基于arinc659协议的故障切换方法及其系统 | |
CN110928217A (zh) | 一种应用于航空电热控制系统的cpu三余度表决电路 | |
CN101118459A (zh) | 丛集计算机的电源切换装置与方法 | |
CN114488897B (zh) | 一种功能安全芯片及其工作方法 | |
CN115498757B (zh) | 一种电源管理芯片、电源管理方法、电子设备及车辆 | |
JPH08509585A (ja) | 電気及びデータ通信システム | |
CN100549969C (zh) | 一种时钟总线的驱动方法 | |
CN220457170U (zh) | Ups及供电系统 | |
CN218181837U (zh) | 一种存储盘及存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |