CN113568347A - 一种基于adc的高速数字逻辑采集电路及采集方法 - Google Patents

一种基于adc的高速数字逻辑采集电路及采集方法 Download PDF

Info

Publication number
CN113568347A
CN113568347A CN202110848337.8A CN202110848337A CN113568347A CN 113568347 A CN113568347 A CN 113568347A CN 202110848337 A CN202110848337 A CN 202110848337A CN 113568347 A CN113568347 A CN 113568347A
Authority
CN
China
Prior art keywords
adc
digital logic
signals
serial
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110848337.8A
Other languages
English (en)
Inventor
杨江涛
田万里
贺增昊
吕增强
邵成华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CLP Kesiyi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CLP Kesiyi Technology Co Ltd filed Critical CLP Kesiyi Technology Co Ltd
Priority to CN202110848337.8A priority Critical patent/CN113568347A/zh
Publication of CN113568347A publication Critical patent/CN113568347A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于ADC的高速数字逻辑采集电路及采集方法，属于电路技术领域。本发明中的多路数字逻辑信号经过整形电路整形后，先通过并行到串行转换器，转换为串行信号，串行信号再通过ADC器件完成采样，最后采样的数字信号通过ADC器件送到FPGA进行处理与分析；本发明电路结构简单，调试难度小，可以较容易实现逻辑分析仪的采样速率、通道数量指标的提升。

Description

一种基于ADC的高速数字逻辑采集电路及采集方法
技术领域
本发明属于电路技术领域，具体涉及一种基于ADC的高速数字逻辑采集电路及采集方法。
背景技术
现有数字逻辑分析仪中，数字逻辑信号的采集是通过现场可编辑逻辑器件(FPGA)实现的，即数字逻辑信号经过整形后生成的高低电平信号由FPGA进行接收，接收后的数据成为数字信号，再进行处理与分析。受到FPGA的端口接收速率(接口速率通常为几百MHz)、输入输出(I/O)端口资源及内部资源容量的限制，数字逻辑分析仪的采样速率、通道数量的提升难度越来越大。
现有数字逻辑信号采集电路如图2所示，这种电路能够实现多路数据逻辑信号的采集，但也存明显的缺点与不足：采样速率受限于FPGA器件的I/O端口接收速率；通道数量受限于FPGA器件的I/O端口数量。目前，现有数字逻辑信号采集电路的主流采样速率为几百兆赫兹，通道数量8路或16路。
现有技术基础上，为了提升数字逻辑信号采样速率和通道数量，通常采用两种方式实现：
第一种方式使用性能更高的FPGA器件，FPGA的I/O端口接收速率会更高，FPGA的I/O端口数量更多，这样就可以实现数字逻辑分析仪采样速率的提升和测试通道数量的增加，通过高性能FPGA实现数字逻辑信号采集，采样速率不能大幅提升，因为目前主流FPGA器件的最快接口速率通常为几百兆赫兹，并且端口数量有限。高性能FPGA器件的价格相对普通FPGA要高很多，因此这种方式会大幅度地增加电路成本。
第二种方式是将各路数字逻辑信号功分为若干路，通过FPGA进行多路并行交叉采样，从而提升采样速率。如图3中，一路信号功分为3路，进行采样，可以实现采样速率提升至原来的3倍。这种方式信号调理电路将变得复杂和庞大，需要确保功分后信号的一致性；需要FPGA内部各路采样时钟进行精确延迟控制，才能实现采样速率提升。这种方式要求FPGA的I/O端口的数量会成倍增加，如果同时需要增加逻辑分析仪通道数量，FPGA器件的I/O端口数量必需大量增加。
通过多路并行交叉采样方式，可以通过低速FPGA实现数字逻辑信号采样速率的提升，但是实际实现过程中并不能大幅提升，随着功分信号路数的增加，前端模拟电路将会更加复杂，同步精度将无法保证，并且需要FPGA内部的多路采样时钟具有精密延迟精度、采样后数据进行恢复与误差修正等，这些方面均存在很大的难点。因此目前较为成熟的方案是实现两路信号交叉采样，再多路数的交叉采样，会受到环境温度等较大影响，性能指标已经很难保证实用化了。
发明内容
针对现有技术中存在的上述技术问题，本发明提出了一种基于ADC的高速数字逻辑采集电路及采集方法，设计合理，克服了现有技术的不足，具有良好的效果。
为了实现上述目的，本发明采用如下技术方案：
一种基于ADC的高速数字逻辑采集电路，包括若干数字逻辑信号整形电路、并行到串行转换器、ADC以及FPGA；数字逻辑信号整形电路、并行到串行转换器、ADC、FPGA通过线路依次连接；
若干数字逻辑信号整形电路，被配置为用于对多路数字逻辑信号进行整形；
并行到串行转换器，被配置为用于对整形后的信号进行转换，得到串行信号；
ADC，被配置为用于对串行信号进行采样，得到采样数字信号；
FPGA，被配置为用于对采样数字信号进行处理与分析；
多路数字逻辑信号经过若干数字逻辑信号整形电路整形后，通过并行到串行转换器，转换为串行信号，串行信号通过ADC完成采样，得到采样数字信号，最后采样数字信号传输至FPGA，进行处理与分析。
优选地，并行到串行转化器的采样时钟为CLK1，ADC的采样时钟为CLK2，为了实现无丢失采样，ADC的采样时钟CLK2的频率是并行到串行转化器的采样时钟CLK1的频率的n倍，n为数字逻辑通道数量，即：fCLK2＝n fCLK1。
此外，本发明还提到一种基于ADC的高速数字逻辑采集方法，该方法采用如上所述的一种基于ADC的高速数字逻辑采集电路，具体包括如下步骤：
步骤1：通过若干数字逻辑信号整形电路，对多路数字逻辑信号进行整形；
步骤2：通过并行到串行转换器，对整形后的信号进行转换，得到串行信号；
步骤3：通过ADC，对串行信号进行采样，得到采样数字信号；
步骤4：通过FPGA，对采样数字信号进行处理与分析。
本发明所带来的有益技术效果：
本发明提出的一种基于模数转换器的高速数字逻辑信号采集电路，电路结构简单，调试难度小，可以较容易实现逻辑分析仪的采样速率、通道数量指标的提升；
本发明具有很好的应用场景，如在混合信号示波器中，可以直接使用模拟信号采集系统中的ADC器件进行数字逻辑信号的采集，这样能够有效降低仪器的成本(减少FPGA器件的使用)，同时也提高了混合信号示波器的集成度。
附图说明
图1为一种基于ADC的高速数字逻辑信号采集电路图。
图2为现有数字逻辑采集电路图。
图3为现有数字逻辑采样速率提升实现电路图。
图4为本发明采集方法流程图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
本发明提出的一种基于ADC的高速数字逻辑采集电路，数字逻辑信号通过并行到串行转换器和ADC器件完成采样，采样后的数字信号送给FPGA进行处理与分析，具体如图1所示。多路数字逻辑信号经过整形电路整形后，先通过并行到串行转换器，转换为串行信号，串行信号再通过ADC器件完成采样，最后采样的数字信号通过ADC器件送到FPGA进行处理与分析。工作流程如图4所示。
具体工作流程如下：
电路中，并行到串行转化器的采样时钟频率时CLK1，ADC的采样时钟是CLK2，为了实现无丢失采样，ADC采样时钟(CLK2)的频率是并行到串行转化器的采样时钟(CLK1)频率的n倍，n为数字逻辑通道数量，即：fCLK2＝n fCLK1。
多路数字逻辑信号首先经过整形电路整形，并行到串行转换器在T1时刻将D0、D1、D2、Dn转换为串行的D0＇、D1＇、D2＇、Dn＇，转换后的串行信号送到ADC器件进行采样；T2时刻并行到串行转换器将D0、D1、D2、Dn再转换为第二组串行数据D0＇＇、D1＇＇、D2＇＇、Dn＇＇送给ADC采样，T2时刻到T1时刻之间的时间差即为并行到串行转换器的采样周期(1/fCLK1)。
因此本电路中，数字逻辑信号的采样速率主要由并行到串行转换器采样速率和ADC的采样速率决定，并且要确保ADC采样时钟的频率是并行到串行转化器的采样时钟频率的n倍，n为数字逻辑通道数量。
目前ADC器件的采样率能够达到几十吉赫兹(如60GHz)，并行到串行转换器的采样速率也可以达到几吉赫兹，因此可以很容易实现高速数字逻辑信号采样速率的提升以及通道数量的增加。
本发明的关键点是通过并行到串行转换器及ADC器件实现数字逻辑信号的高速采集。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (3)

1.一种基于ADC的高速数字逻辑采集电路，其特征在于：包括若干数字逻辑信号整形电路、并行到串行转换器、ADC以及FPGA；数字逻辑信号整形电路、并行到串行转换器、ADC、FPGA通过线路依次连接；
若干数字逻辑信号整形电路，被配置为用于对多路数字逻辑信号进行整形；
并行到串行转换器，被配置为用于对整形后的信号进行转换，得到串行信号；
ADC，被配置为用于对串行信号进行采样，得到采样数字信号；
FPGA，被配置为用于对采样数字信号进行处理与分析；
多路数字逻辑信号经过若干数字逻辑信号整形电路整形后，通过并行到串行转换器，转换为串行信号，串行信号通过ADC完成采样，得到采样数字信号，最后采样数字信号传输至FPGA，进行处理与分析。
2.根据权利要求1所述的基于ADC的高速数字逻辑采集电路，其特征在于：并行到串行转化器的采样时钟为CLK1，ADC的采样时钟为CLK2，为了实现无丢失采样，ADC的采样时钟CLK2的频率是并行到串行转化器的采样时钟CLK1的频率的n倍，n为数字逻辑通道数量，即：fCLK2＝n fCLK1。
3.一种基于ADC的高速数字逻辑采集方法，其特征在于：采用如权利要求1所述的一种基于ADC的高速数字逻辑采集电路，具体包括如下步骤：
步骤1：通过若干数字逻辑信号整形电路，对多路数字逻辑信号进行整形；
步骤2：通过并行到串行转换器，对整形后的信号进行转换，得到串行信号；
步骤3：通过ADC，对串行信号进行采样，得到采样数字信号；
步骤4：通过FPGA，对采样数字信号进行处理与分析。
CN202110848337.8A 2021-07-27 2021-07-27 一种基于adc的高速数字逻辑采集电路及采集方法 Pending CN113568347A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110848337.8A CN113568347A (zh) 2021-07-27 2021-07-27 一种基于adc的高速数字逻辑采集电路及采集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110848337.8A CN113568347A (zh) 2021-07-27 2021-07-27 一种基于adc的高速数字逻辑采集电路及采集方法

Publications (1)

Publication Number Publication Date
CN113568347A true CN113568347A (zh) 2021-10-29

Family

ID=78167770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110848337.8A Pending CN113568347A (zh) 2021-07-27 2021-07-27 一种基于adc的高速数字逻辑采集电路及采集方法

Country Status (1)

Country Link
CN (1) CN113568347A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024512A1 (en) * 2003-02-17 2005-02-03 Silverbrook Research Pty Ltd Pixel sensor
CN101158856A (zh) * 2007-12-17 2008-04-09 江苏金智科技股份有限公司 多通道串行模拟量的串并处理装置及方法
CN101197654A (zh) * 2006-12-08 2008-06-11 硅谷数模半导体（北京）有限公司 使用半频时钟实现双倍速率数据采样的采样方法和系统
CN103618551A (zh) * 2013-10-18 2014-03-05 中国电子科技集团公司第十研究所 基于jesd204传输协议实现串行ad采样的方法及其装置
CN103647913A (zh) * 2013-12-24 2014-03-19 中国科学院半导体研究所 基于fpga的多通道高速图像数据采集和存储系统
CN104062937A (zh) * 2014-07-09 2014-09-24 哈尔滨诺信科技有限公司 64路低速高精度模拟采集实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024512A1 (en) * 2003-02-17 2005-02-03 Silverbrook Research Pty Ltd Pixel sensor
CN101197654A (zh) * 2006-12-08 2008-06-11 硅谷数模半导体（北京）有限公司 使用半频时钟实现双倍速率数据采样的采样方法和系统
CN101158856A (zh) * 2007-12-17 2008-04-09 江苏金智科技股份有限公司 多通道串行模拟量的串并处理装置及方法
CN103618551A (zh) * 2013-10-18 2014-03-05 中国电子科技集团公司第十研究所 基于jesd204传输协议实现串行ad采样的方法及其装置
CN103647913A (zh) * 2013-12-24 2014-03-19 中国科学院半导体研究所 基于fpga的多通道高速图像数据采集和存储系统
CN104062937A (zh) * 2014-07-09 2014-09-24 哈尔滨诺信科技有限公司 64路低速高精度模拟采集实现方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384400A (zh) * 2022-01-13 2022-04-22 集睿致远(厦门)科技有限公司 一种芯片异常信号的定位系统及定位方法

Similar Documents

Publication Publication Date Title
CN111736517A (zh) 一种基于多通道adc和fpga的同步采集处理卡系统
EP2899570B1 (en) Method and device for digitalizing scintillation pulse
CN109683137A (zh) 一种应用于相控阵雷达的多通道同步方法
CN110557121B (zh) 一种基于fpga实现的多通道高速采样数据同步校准方法
CN113568347A (zh) 一种基于adc的高速数字逻辑采集电路及采集方法
CN108347245B (zh) 时钟分频器
CN115022148A (zh) 一种四通道单比特测频系统及方法
CN101980446B (zh) 一种高性能低功耗流水线模数转换器
CN112698094B (zh) 一种多通道多采集模式高速采集系统和方法
CN104298149A (zh) 色谱仪自适应量程信号采集电路
CN103618551A (zh) 基于jesd204传输协议实现串行ad采样的方法及其装置
CN205670191U (zh) 一种激光测风雷达的回波信号采集装置
CN108227540B (zh) 一种可配置多通道高精度模拟量采集系统及方法
CN102946251B (zh) 一种多通道异步采样adc实现多通道同步采样的方法
CN110445727B (zh) 一种用于高速adc性能测试的数据缓存传输装置
Tiwari A low power high speed dual data rate acquisition system using FPGA
CN115001494B (zh) 一种交织采样的后台自适应自校准方法
CN115483929A (zh) Dac采样系统传输路径延时误差的通用校准系统及方法
CN113835021A (zh) 基于fpga高速serdes接口的高精度脉宽采集器及测量方法
CN211826966U (zh) 一种载荷数字处理板
CN109104168B (zh) 一种细时间测量的电路
CN112326050A (zh) 用于高超声速高温风洞大面积温度分布的测试系统及方法
Wang et al. High-speed ADC interface design based on JESD204B protocol
Chen et al. Design of a 40GSPS Broadband High-Speed Data Acquisition System
Bai et al. Loss waveform interval for the data buffering of a multiple-channel microcomputer-based oscilloscope system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211029

RJ01 Rejection of invention patent application after publication