CN104035124A - 一种具有稳谱功能的多通道数字化谱仪 - Google Patents

Abstract

本发明涉及核辐射探测技术领域，提供一种具有稳谱功能的多通道数字化谱仪，包括前端模拟电路、高速高精度ADC电路、高速FPGA电路和通信模块，上述各部分之间以串行方式连接，核脉冲信号由前端模拟电路进入谱仪，经过信号调理之后进入ADC转化电路，由ADC转化电路完成模拟信号的数字化转换，之后信号进入FPGA电路进行数字信号处理，处理结果经通信模块传输到计算机之中；所述FPGA电路根据计算结果向前端模拟电路提供增益控制信号，并接受前端模拟电路中高速比较器的比较结果。本发明利用了全新的前端模拟电路设计和高速高精度ADC，大大提高了数字化谱仪的处理速度，并且最多能够同时连接四个能谱型探测器，应用范围更加广泛。

Description

一种具有稳谱功能的多通道数字化谱仪

技术领域

本发明涉及核辐射探测技术领域，具体涉及核辐射探测装置后端电子学中的核脉冲信号数字化谱仪。

背景技术

在核辐射探测技术领域，能谱测量是一项关键测量技术，由于射线能谱中包含有丰富的核素信息，用户能够利用这些信息分辨核素种类，并确定各种核素的含量，因此能谱测量正越来越广泛地应用于各种辐射监测应用中。在实际使用中，能谱测量由各种类型的能谱仪器实现，这些仪器的功能和性能指标直接决定了所测量能谱的优劣。

目前国内外所使用的谱仪装置仍然以模拟多道谱仪居多，在这种类型的谱仪中模拟电路所占的比例比较大，信号调理、堆积拒绝、基线恢复和峰值保持等功能的实现都由模拟电路来完成，最后才由模数转换器（ADC）转换为数字信号供后端电路处理。由于响应慢，这种类型的谱仪难以处理高计数率的核脉冲信号，而且由于模拟电路的限制，各种复杂的滤波器也难于在其中实现。

数字化谱仪是一种相对较新的谱仪类型，其电路组成主要以数字电路为主，模拟脉冲信号由ADC转换为数字信号后，原有的各种处理功能由后端的数字电路来实现，谱仪所具有的功能和性能指标取决于ADC的前端设计和后端数字电路的性能。

发明内容

为了克服模拟多道谱仪的不足，扩充已有谱仪的功能和性能指标，本发明提供了一种具有稳谱功能的多通道数字化谱仪，主要应用于核辐射探测中各种类型能谱的数据采集。本发明利用了全新的前端模拟电路设计和高速高精度ADC，具有四个相互独立的能谱分析通道，大大提高了数字化谱仪的处理速度，并且最多能够同时连接四个能谱型探测器，使其应用范围更加广泛。

本发明的目的是通过如下技术措施来实现的：一种具有稳谱功能的多通道数字化谱仪，包括前端模拟电路、高速高精度ADC电路、高速FPGA电路和通信模块四个部分。四部分之间以串行方式连接，核脉冲信号由前端模拟电路进入谱仪，经过信号调理之后进入ADC转化电路，由ADC转化电路完成模拟信号的数字化转换，之后数字信号进入FPGA电路进行数字信号处理，处理结果经通信模块传输到计算机之中； 所述FPGA电路根据计算结果向前端模拟电路提供增益控制信号，并接受前端模拟电路中高速比较器的比较结果。四个部分相互配合，使整套谱仪在已有谱仪的基础之上具有五项功能：（1）能够以12位精度、100M采样率连续不断采样脉冲信号；（2）具有多量程输入范围；（3）能够同时接收四个通道的能谱信号；（4）每个通道都能够根据后端数据处理自动稳谱；（5）必要时每个通道都能够进入休眠模式以降低功耗。

在上述技术方案中，所述前端模拟电路是整个设计的主要创新之处，稳峰功能也主要由该部分实现。前端模拟电路由四个独立的输入通道构成，每两个通道在模拟电路后端共用一个差分放大器和高速比较器。每个通道主要由衰减器、VGA（可调增益放大器）、差分放大器和高速比较器构成。核脉冲信号由衰减器输入谱仪，VGA的增益受后端FPGA电路的控制，高速比较器的比较信号输出给后端FPGA电路，差分放大器的输出信号直接输入到ADC。

在上述技术方案中，所述高速高精度ADC用于将模拟信号转换为数字信号供后端数字电路使用，该ADC为100M采样率12位精度双通道流水线型ADC，能够持续不断地输出100MHz的数据流，ADC的精度决定了谱仪的道数为4096道。

在上述技术方案中，所述FPGA电路主要由高性能FPGA及其外围电路构成，高性能FPGA是整个谱仪的高速数据处理单元，并向其它模块提供控制信号。为了实时处理ADC的输出数据流，FPGA内部的部分逻辑运行在100MHz时钟频率。高性能FPGA内部丰富的逻辑资源使得传统谱仪设计中所使用的外部FIFO不再必要，信号处理所需要的平滑滤波器、梯形滤波器、存储器、采样时钟发生器以及各种外部模块控制逻辑也都由FPGA内部的Verilog HDL程序实现。

在上述技术方案中，所述通信模块主要由USB2.0芯片及其外围电路构成，FPGA通过并行总线与通信模块连接，通信模块通过USB协议连接计算机。

本发明具有稳谱功能的多通道数字化谱仪，结构简单、使用方便，利用了全新的前端模拟电路设计和高速高精度ADC，具有四个相互独立的能谱分析通道，大大提高了数字化谱仪的处理速度，并且最多能够同时连接四个能谱型探测器，使其应用范围更加广泛。

附图说明

图1是本发明多通道数字化谱仪的结构示意图。

图2是本发明中前端模拟电路的结构示意图。

图3是本发明中FPGA内部Verilog HDL程序的结构示意图。

具体实施方式

下面结合附图对本发明作进一步的描述。

如图1所示，本发明主要由前端模拟电路、高速高精度ADC电路、FPGA电路和通信模块四部分组成，四部分之间以串行方式连接，核脉冲信号由前端模拟电路进入谱仪，经过信号调理之后进入ADC，由ADC完成模拟信号的数字化工作，之后数字信号进入高性能FPGA进行数字信号处理，处理结果经通信模块传输到计算机之中。在工作过程中，FPGA根据计算结果向前端模拟电路提供增益控制信号，并接受高速比较器的比较结果。

如图2所示，前端模拟电路主要由衰减器、VGA、差分放大器和高速比较器四部分构成。前端模拟电路包含四个输入通道，从而使谱仪能够同时接收四个通道的能谱信号。为减少所使用的元器件数量，高速比较器和差分放大器均为两个通道共用一个芯片。脉冲信号进入谱仪之后，经衰减器按固定比例衰减，同时衰减器为连接电缆提供阻抗匹配，之后衰减信号进入VGA，由VGA按照FPGA所控制的增益放大输入信号。VGA的增益精细且自动可调，当能谱发生漂移时，后端FPGA电路根据已知峰位的移动，计算出补偿能谱漂移所需调整的增益量，由FPGA直接控制VGA进行增益调整，从而自动实现稳谱功能。衰减器和VGA的配合使用使脉冲信号能够以0.5V到5V之间的任意量程范围输入，后端FPGA电路根据输入信号范围自动调整VGA增益，使ADC输入信号适合其输入范围，从而使谱仪具有多量程输入范围功能，简化了前置放大器的设计。VGA输出信号分为两路，一路进入差分放大器，经差分放大器缓冲之后直接驱动ADC的输入端，另一路进入高速比较器与特定阈值进行比较。比较结果输入到FPGA之中，当输入信号长期低于所需阈值或输入通道闲置时，FPGA控制ADC进入休眠状态，从而使整个通道进入休眠模式以降低功耗。

本发明所使用的高速高精度ADC为100M采样率12位精度双通道流水线型ADC，为了满足四通道输入的需求，谱仪内部使用了两个ADC芯片，每个ADC的采样时钟均是由FPGA所提供的100MHz时钟信号，在该时钟信号下ADC连续不断地采样输入信号，并通过数据总线将转换结果输出到FPGA中。ADC的12位精度决定了谱仪的道数为4096道。

FPGA模块是整个谱仪的数据处理和控制单元，数字信号由ADC输入到FPGA后，由FPGA完成数字信号处理工作，同时FPGA控制着VGA的增益以及通讯模块与计算机之间的通讯。FPGA内部的程序框图如图3所示，FPGA内部具有采样时钟发生器，用以根据已有时钟产生ADC采样所需的100MHz时钟信号，采样时钟发生器的工作参数受FPGA内部逻辑控制。数字信号进入FPGA后，首先经过平滑滤波器进行平滑处理，减小高频噪声的影响，之后数据流分为两路，分别进入快慢两种时间参数的梯形滤波器，快时间参数的梯形滤波器能够准确保留脉冲信号中的时间信息，经后端的数据处理后将时间信息提取出来，慢时间参数的梯形滤波器能够准确保留脉冲信号中的幅度信息，经后端数据处理后将幅值信息提取出来。这两类提取出来的重要信息经双口RAM缓冲之后被送往通信模块，双口RAM的工作状态受FPGA内部逻辑的控制。FPGA内部具有外围模块控制逻辑，能够接收比较器的输出信号，向VGA提供增益控制信号，并通过通信控制信号控制通信模块的工作状态。上述信号处理所需要的平滑滤波器、梯形滤波器、存储器、采样时钟发生器以及各种外部模块控制逻辑均由FPGA内部的Verilog HDL程序实现。

通信模块负责谱仪与计算机之间的接口，谱仪与计算机之间通过USB2.0总线连接，因此通信模块主要由USB2.0芯片及其外围电路构成。通信模块按照USB2.0协议，将由并行总线输入而来的能谱信息转化为通用串行信号与计算机进行通信。

本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (6)

1.一种具有稳谱功能的多通道数字化谱仪，其特征是：该数字化谱仪由前端模拟电路、ADC转化电路、FPGA电路和通信模块四个部分组成，四部分之间以串行方式连接，核脉冲信号由前端模拟电路进入谱仪，经过信号调理之后进入ADC转化电路，由ADC转化电路完成模拟信号的数字化转换，之后数字信号进入FPGA电路进行数字信号处理，处理结果经通信模块传输到计算机之中； 所述FPGA电路根据计算结果向前端模拟电路提供增益控制信号，并接受前端模拟电路中高速比较器的比较结果。

2.根据权利要求1所述的具有稳谱功能的多通道数字化谱仪，其特征是：所述前端模拟电路由衰减器、VGA、差分放大器和高速比较器四部分构成，前端模拟电路包含四个输入通道，高速比较器和差分放大器均为两个通道共用一个芯片；脉冲信号进入谱仪之后，经衰减器按固定比例衰减，同时衰减器为连接电缆提供阻抗匹配，之后衰减信号进入VGA，由VGA按照FPGA提供的增益控制信号放大输入信号，VGA输出信号分为两路，一路进入差分放大器，经差分放大器缓冲之后直接驱动ADC的输入端，另一路进入高速比较器与特定阈值进行比较，比较结果输入到FPGA之中。

3.根据权利要求2所述的具有稳谱功能的多通道数字化谱仪，其特征是：当高速比较器的输入信号长期低于特定阈值或输入通道闲置时，FPGA控制ADC进入休眠状态，从而使整个通道进入休眠模式。

4.根据权利要求1所述的具有稳谱功能的多通道数字化谱仪，其特征是：所述ADC电路采用两个100M采样率12位精度双通道流水线型ADC芯片，每个ADC芯片的采样时钟均是由FPGA所提供的100MHz时钟信号，在该时钟信号下ADC连续不断地采样输入信号，并通过数据总线将转换结果输出到FPGA中。

5.根据权利要求1所述的具有稳谱功能的多通道数字化谱仪，其特征是：所述FPGA电路是整个谱仪的数据处理和控制单元，数字信号由ADC电路输入到FPGA电路后，由FPGA完成数字信号处理工作，同时FPGA控制着VGA的增益以及通讯模块与计算机之间的通讯；所述 FPGA芯片内部具有采样时钟发生器，用以根据已有时钟产生ADC采样所需的100MHz时钟信号；数字信号进入FPGA后，经过平滑滤波器进行平滑处理，之后数据流分为两路，分别进入快慢两种时间参数的梯形滤波器，快时间参数的梯形滤波器能够准确保留脉冲信号中的时间信息，经后端的数据处理后将时间信息提取出来，慢时间参数的梯形滤波器能够准确保留脉冲信号中的幅度信息，经后端数据处理后将幅值信息提取出来，这两类提取出来的重要信息经双口RAM缓冲之后被送往通信模块；FPGA内部具有外围模块控制逻辑，接收高速比较器的输出信号，向VGA提供增益控制信号，并通过通信控制信号控制通信模块的工作状态；上述信号处理所需要的平滑滤波器、梯形滤波器、存储器、采样时钟发生器以及各种外部模块控制逻辑均由FPGA内部的Verilog HDL程序实现。

6.根据权利要求1所述的具有稳谱功能的多通道数字化谱仪，其特征是：所述通信模块为谱仪与计算机之间的接口，通信模块主要由USB2.0芯片及其外围电路构成，通信模块按照USB2.0协议，将由并行总线输入而来的能谱信息转化为通用串行信号与计算机进行通信。