CN113540127A - 一种背板、显示面板、显示装置及其制备方法 - Google Patents

一种背板、显示面板、显示装置及其制备方法 Download PDF

Info

Publication number
CN113540127A
CN113540127A CN202110815642.7A CN202110815642A CN113540127A CN 113540127 A CN113540127 A CN 113540127A CN 202110815642 A CN202110815642 A CN 202110815642A CN 113540127 A CN113540127 A CN 113540127A
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
via hole
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110815642.7A
Other languages
English (en)
Other versions
CN113540127B (zh
Inventor
倪柳松
赵策
崔容豪
王明
胡迎宾
仵康康
王庆贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110815642.7A priority Critical patent/CN113540127B/zh
Publication of CN113540127A publication Critical patent/CN113540127A/zh
Application granted granted Critical
Publication of CN113540127B publication Critical patent/CN113540127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，具体涉及一种背板、显示面板、显示装置及其制备方法。该背板的制备方法包括：制备出背板主体；在所述背板主体的其中一部分有源层上从下至上依次图案形成栅绝缘层和栅极层；在另一部分所述有源层上图案化形成平坦层，以使所述平坦层与所述栅极层相平齐；在所述栅极层以及所述平坦层外侧图案化形成层间介质层；在所述层间介质层上形成与所述有源层相连通的过孔；在所述层间介质层以及栅绝缘层上图案化形成用于连接所述过孔的源漏金属层；综上所述，采用本申请的设计可以保证在远离基板的一侧图案化形成层间介质层后，该层间介质层的各处膜层厚度均相等，也就是说各处受力均相等，从而有效避免出现裂痕的情况。

Description

一种背板、显示面板、显示装置及其制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种背板、显示面板、显示装置及其制备方法。
背景技术
现有的液晶显示面板通常由上基板(CF，ColorFilter)、下基板(TFT，ThinFilmTransistor)、夹于上基板与下基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列基板制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段阵列基板制程主要用于形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像，但是现有的背板远离基板的一侧容易出现裂痕等技术问题。
发明内容
本申请的目的在于提供一种背板、显示面板、显示装置及其制备方法，以解决现有技术中背板远离基板的一侧容易出现裂痕的技术问题。
(一)技术方案
为实现上述目的，本发明第一方面提供了一种背板的制备方法，所述方法包括：
制备出背板主体；
在所述背板主体的其中一部分有源层上从下至上依次图案形成栅绝缘层和栅极层；
在另一部分所述有源层上图案化形成平坦层，以使所述平坦层与所述栅极层相平齐；
在所述栅极层以及所述平坦层外侧图案化形成层间介质层；
在所述层间介质层上形成与所述有源层相连通的过孔；
在所述层间介质层以及栅绝缘层上图案化形成用于连接所述过孔的源漏金属层。
作为本技术方案的可选方案之一，所述平坦层的膜层厚度与所述栅极层的膜层厚度与所述栅绝缘层的膜层厚度之和相等。
作为本技术方案的可选方案之一，所述制备出背板主体的步骤中，具体包括：
提供一个基板；
在所述基板上从下至上依次图案化形成遮光金属层、隔绝层以及有源层。
作为本技术方案的可选方案之一，所述在所述层间介质层上形成与所述有源层相连通的过孔的步骤具体为，
在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔。
作为本技术方案的可选方案之一，所述在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔的步骤中，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层，以及对待开设过孔的周围以及显示区域进行半曝光显影；
在所述全曝光显影处对所述层间介质层以及所述平坦层进行一次刻蚀，以形成与所述有源层相连通的过孔；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述层间介质层进行刻蚀，并去除残留的PR层。作为本技术方案的可选方案之一，所述在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔的步骤中，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层，以及对待开设过孔的位置的周围进行半曝光显影；
在所述全曝光显影处对所述层间介质层以及部分所述平坦层进行一次刻蚀，以形成与所述有源层相连通的过孔，其中，剩余所述平坦层作为有源层的保护层；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述层间介质层以及剩余所述平坦层进行一次刻蚀，并去除残留的PR层。
作为本技术方案的可选方案之一，所述在所述层间介质层上形成与所述有源层相连通的过孔的步骤，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔位置进行曝光显影，以露出所述层间介质层；
通过湿法刻蚀工艺去除部分所述层间介质层；
通过干法刻蚀工艺去除剩余所述层间介质层以及剩余所述PR层；
在所述栅极层和所述平坦层上涂覆PR层；
在所述PR层上与平坦层对应的位置进行曝光显影，以露出所述平坦层；
通过干法刻蚀工艺去除所述平坦层以及剩余所述PR层。
为实现上述目的，本发明第二方面提供了一种背板，采用如前述中任一项所述的制备方法制备得到。
为实现上述目的，本发明第三方面提供了一种显示面板，包括：如前述所述的背板。
为实现上述目的，本发明第四方面提供了一种显示装置，包括：如前述所述的显示面板。
(二)有益效果
本发明与现有技术相比，具有以下有益效果：
本发明提供了一种背板、显示面板、显示装置及其制备方法，该背板的制备方法包括：制备出背板主体；在所述背板主体的其中一部分有源层上从下至上依次图案形成栅绝缘层和栅极层；在另一部分所述有源层上图案化形成平坦层，以使所述平坦层与所述栅极层相平齐；在所述栅极层以及所述平坦层外侧图案化形成层间介质层；在所述层间介质层上形成与所述有源层相连通的过孔；在所述层间介质层以及栅绝缘层上图案化形成用于连接所述过孔的源漏金属层；综上所述，采用本申请的设计可以保证在远离基板的一侧图案化形成层间介质层后，该层间介质层的各处膜层厚度均相等，也就是说各处受力均相等，从而有效避免出现裂痕的情况，进而提高大尺寸产品良率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图，其中：
图1是现有技术中未开设过孔之前的背板结构示意图；
图2是图1的扫描电镜图；
图3是现有技术中开设过孔之后的背板结构示意图；
图4是图3的制备流程示意图；
图5是本发明中未开设过孔之前的背板结构示意图；
图6是本发明中开设过孔之后的背板结构示意图；
图7是本发明中背板的制备方法的流程图；
图8是本发明实施例一示出的背板制备流程示意图；
图9是本发明实施例二示出的背板制备流程示意图；
图10是本发明实施例三示出的背板制备流程示意图。
图中：1、有源层；2、栅绝缘层；3、栅极层；4、平坦层；5、层间介质层；6、源漏金属层；7、基板；8、遮光金属层；9、隔绝层；10、PR层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图和具体实施方式对本发明作进一步详细说明：
为了解决现有技术中背板远离基板的一侧容易出现裂痕的技术问题，本申请提供一种显示装置，包括：显示面板以及背板，优选的，背板设置为TFT背板。
下面结合附图对背板的具体结构以及制备方法进行举例说明：
实施例一
为实现上述目的，本发明提供了一种背板的制备方法，如图5-图8所示，所述方法包括：
S1:制备出背板主体；
在一个优选的实施例中，所述制备出背板主体的步骤中，如图5所示，具体包括：
提供一个基板7；
具体的，基板7可以为玻璃基材、透明塑料基材、可挠式基材等透光基材。当然，本实施例的基板7也可以设置有钝化保护层，例如基板7可以包括衬底基材和形成于衬底基材上的钝化保护层，衬底基材可以为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以保护基板7表面的结构稳定性。
在所述基板7上从下至上依次图案化形成遮光金属层8(Shiled层)、隔绝层9(Buffer层)以及有源层1。
具体的，在基板7上沉积一层金属薄膜，示例性的，可以沉积钼金属薄膜或者铝金属薄膜，并将沉积后的金属薄膜图案化形成遮光金属层8；之后在遮光金属层8上成绩一层绝缘薄膜，示例性的，可以沉积氧化硅或者氮化硅等，并将沉积后的绝缘薄膜图案化形成隔绝层9；最后在隔绝层9上沉积一层氧化物半导体薄膜，示例性的，可以沉积IGZO或者ITZO等，并将沉积后的氧化物半导体薄膜图案化形成有源层1。
S2:在所述基板7主体的其中一部分有源层1上从下至上依次图案形成栅绝缘层和栅极层；
优选的，在有源层1上一半区域图案化形成栅绝缘层，之后在栅绝缘层上图案化形成栅极层，其中，栅极层在基板7上的正投影与栅绝缘层在基板7上的正投影重合；具体的，在有源层1上沉积一层绝缘薄膜，示例性的，可以沉积一层氧化硅或者氮化硅，并将沉积后的绝缘薄膜图案化形成栅绝缘层；之后在栅绝缘层上沉积一层金属薄膜，示例性的，可以沉积一层铜金属薄膜或者铝金属薄膜等，并利用干刻技术将沉积后的金属薄膜图案化形成栅极层，之后采用重离子轰炸技术，将有源层1进行导体化。
S3:在另一部分所述有源层1上图案化形成平坦层4，以使所述平坦层4与所述栅极层相平齐。
更为具体的，在有源层1上另一半区域涂覆一侧SOG材料，并进行平坦化工艺构成平坦层4，其中，平坦层4的膜层厚度与所述栅极层的膜层厚度与所述栅绝缘层的膜层厚度之和相等，以使得平坦层4远离有源层1的壁面与栅极层远离有源层1的壁面相平齐，从而保证后续图案化形成层间介质层5的各处膜层厚度均相等，也就是说各处受力均相等，从而有效避免出现裂痕的情况，进而提高大尺寸产品良率；在一个优选的实施例中，栅极层可以采用Top-Gate结构设计，其中可以通过增大线宽以及增加走线厚度的方式来规避TFT背板IRDrop的问题，以开发出超大尺寸、高分辨率、高刷新率显示面板，但是为了保证显示面板的开口率，并且不牺牲显示面积，所以，优选的采用的是增加走线厚度的技术方案，其中，主要增加的是栅极层(Gate)走线厚度，但是采用本实施例的设计将会出现层间介质层需要爬坡设计，并且当栅极层走线厚度增加后，对应的层间介质层爬坡处弯折程度越大，覆盖性减弱，从而会出现如图2所示出的裂痕等问题，而采用本实施例设计通过所述平坦层远离所述有源层的壁面与所述栅极层远离所述有源层的壁面相平齐的设计，从而取消上述层间介质层5爬坡的设计，从而有效避免出现由于膜层厚度过薄引起的裂痕问题，提高大尺寸产品良率，尤其提高95寸8K产品良率；另外，在本实施例中，有源层1上涂覆栅绝缘层以及平坦层4的占比没有进行限定，可以根据显示产品需要进行设计，示例性的，可以栅绝缘层的涂覆区域为有源层1的三分之一，平坦层4的涂覆区域为三分之二，只要可以实现平坦层4与所述栅极层相平齐的设计均属于本实施例的保护范围。
S4:在所述栅极层以及所述平坦层4外侧图案化形成层间介质层5；
具体的，在栅极层以及所述平坦层4上沉积一层绝缘薄膜，示例性的，可以沉积氧化硅或者氮化硅等，并将沉积后的绝缘薄膜进行图案化构成层间介质层5。
S5:在所述层间介质层5上形成与所述有源层1相连通的过孔；
S6:在所述层间介质层5以及栅绝缘层上图案化形成用于连接所述过孔的源漏金属层6。
在一个优选的实施例中，所述在所述层间介质层5上形成与所述有源层1相连通的过孔的步骤具体为，在所述层间介质层5上采用半掩膜工艺形成与所述有源层1相连通的过孔，从而减少制备背板所需的掩膜板数量，进而有效提高工作效率，降低生产成本。
上述步骤具体包括：
如图8a所示，在所述层间介质层5上涂覆具有光敏效果的PR层10，使其作为掩膜；
如图8b所示，在所述PR层10上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层5；以及对待开设过孔的周围以及显示区域进行半曝光显影；
具体的，对待开设过孔的位置进行完全曝光操作，对待开设过孔的周围以及显示区域进行半曝光操作，此时，待开设过孔的位置的PR层10将被显影液去除，与此同时，待开设过孔的周围以及显示区域由于仅为半曝光，因此，此时PR层10将被显影液去除一部分。
如图8c所示，在所述全曝光显影处对所述层间介质层5以及所述平坦层4进行一次刻蚀，以形成与所述有源层1相连通的过孔；
具体的，采用湿法刻蚀对所述层间介质层5以及所述平坦层4进行一次刻蚀，以形成与所述有源层1相连通的过孔，综上所述，本实施例采用半掩膜工艺一方面将层间介质层5与平坦层4在一道掩膜板中完成，从而将用于形成平坦层4的掩膜板省略，另一个方面将过孔设计在层间介质层5的掩膜过程中完成，从而将现有技术中的过孔掩膜板省略，以减少制备背板所需的掩膜板数量，进而有效提高工作效率，降低生产成本。
如图8d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除PR层10；具体的，此时，仅去除无需层间介质层5位置的PR层10，而走线等位置对应的PR层10则需要保留，以对其进行保护，以免后续操作对其造成损害。
如图8e所示，在所述半曝光显影处对所述层间介质层5进行刻蚀，并去除残留的PR层10。具体的，本实施例通过干刻工艺对所述层间介质层5以及所述平坦层4进行一次刻蚀；综上所述，本实施例采用湿法刻蚀与干法刻蚀的相结合，可以有效避免单独采用干法刻蚀对PR层10损伤严重的技术问题；并且，本实施例利用平坦层4与栅极层相平齐使得层间介质层5上各个位置厚度相等，以使得各个位置的蚀刻速率均相等，进而保证过孔仅蚀刻到有源层1，以保证源漏金属层6与有源层1正常电性连通。
实施例二
如图9所示，与实施例一提供的背板的制备方法相比，本实施例的背板的制备方法具有以下区别：
所述在所述层间介质层5上采用半掩膜工艺形成与所述有源层1相连通的过孔的步骤中，具体包括：
如图9a所示，在所述层间介质层5上涂覆具有光敏效果的PR层10，使其作为掩膜；
如图9b所示，在所述PR层10上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层5，以及对待开设过孔的位置的周围进行半曝光显影；
具体的，对待开设过孔的位置进行完全曝光操作，对待开设过孔的周围以及显示区域进行半曝光操作，此时，待开设过孔的位置的PR层10将被显影液去除，与此同时，待开设过孔的周围以及显示区域由于仅为半曝光，因此，此时PR层10将被显影液去除一部分。
如图9c所示，在所述全曝光显影处对所述层间介质层5以及部分所述平坦层4进行一次刻蚀，以形成与所述有源层1相连通的过孔，其中，剩余所述平坦层4作为有源层1的保护层；具体的，采用湿法刻蚀对所述层间介质层5以及部分所述平坦层4进行一次刻蚀，以形成与所述有源层1相连通的过孔，综上所述，本实施例采用半掩膜工艺将过孔设计在层间介质层5的掩膜过程中完成，从而将现有技术中的过孔掩膜板省略，从而减少制备背板所需的掩膜板数量，进而有效提高工作效率，降低生产成本；另外，本实施例中，剩余平坦层4的设计可以对有源层1进行保护，以免后续灰化或者刻蚀操作时，会对有源层1造成损伤。
如图9d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除PR层10；具体的，此时，仅去除无需层间介质层5位置的PR层10，而走线等位置对应的PR层10则需要保留，以对其进行保护，以免后续操作对其造成损害。
如图9e所示，在所述半曝光显影处对所述层间介质层5以及剩余所述平坦层4进行一次刻蚀，并去除残留的PR层10；具体的，本实施例通过干刻工艺对所述层间介质层5以及剩余所述平坦层4进行一次刻蚀；综上所述，本实施例采用湿法刻蚀与干法刻蚀的相结合，可以有效避免单独采用干法刻蚀对PR层10损伤严重的技术问题。
并且如图4所示，对现有的基板7进行打孔流程如下：
如图4a所示，在所述层间介质层5上涂覆有PR层10；
如图4b所示，在所述PR层10上对待开设过孔位置进行曝光显影，以露出所述层间介质层5；
如图4c所示，通过湿法刻蚀工艺去除部分所述层间介质层5；
如图4d所示，通过干法刻蚀工艺去除剩余所述层间介质层5、剩余所述PR层10以及形成与所述有源层1相连通的过孔。
综上所述，采用上述制备流程进行打孔操作时，由于层间介质层5由于弯折程度较大，从而导致爬坡位置膜层较薄，进行导致爬坡位置在利用湿法刻蚀工艺进行刻蚀时速率大于其他位置的蚀刻速率，从而导致爬坡位置直接将隔绝层9穿透，以使得源漏金属层6经由过孔将直接与遮光金属层8相接触，从而导致源漏金属层6与遮光金属层8短路，进而导致显示面板频繁出现亮点或者亮线；而本实施例采用的过孔制备流程可以很好的规避上述问题，具体的，本实施例利用平坦层4与栅极层相平齐使得层间介质层5上各个位置厚度相等，以使得各个位置的蚀刻速率均相等，进而保证过孔仅蚀刻到有源层1，以保证源漏金属层6与有源层1正常电性连通；另外，本实施例通过遗留部分平坦层4的设计，可以对有源层1进行保护，一方面可以避免湿法刻蚀工艺中的氢氟酸对有源层1的腐蚀，而该部分平坦层4则通过后续干法刻蚀去除掉，以露出有源层1，进行保证源漏金属层6与有源层1正常电性连通。
实施例三
如图10所示，与实施例一提供的背板的制备方法相比，本实施例的背板的制备方法具有以下区别：
所述在所述层间介质层5上形成与所述有源层1相连通的过孔的步骤，具体包括：
如图10a所示，在所述层间介质层5上涂覆有PR层10；
如图10b所示，在所述PR层10上对待开设过孔位置进行曝光显影，以露出所述层间介质层5；具体的采用全曝光显影操作。
如图10c所示，通过湿法刻蚀工艺去除部分所述层间介质层5；
具体的，通过湿法刻蚀工艺减少层间介质层5厚度，以便于后续进行开设过孔操作。
如图10d所示，通过干法刻蚀工艺去除剩余所述层间介质层5以及剩余所述PR层10；
如图10e所示，在所述栅极层和所述平坦层4上涂覆PR层10；
如图10f所示，在所述PR层10上与平坦层4对应的位置进行曝光显影，以露出所述平坦层4；优选的，采用全曝光显影操作。
如图10g所示，通过干法刻蚀工艺去除所述平坦层4以及剩余所述PR层10。
本说明书中的各个实施例均采用递进的方式描述，若干个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
需要说明的是，本申请的说明书和权利要求书及上述附图中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。
而且，术语“包括”、“包含”和“具有”以及他们的任何变形或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改和变化对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。凡在本申请的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种背板的制备方法，其特征在于，所述方法包括：
制备出背板主体；
在所述背板主体的其中一部分有源层上从下至上依次图案形成栅绝缘层和栅极层；
在另一部分所述有源层上图案化形成平坦层，以使所述平坦层与所述栅极层相平齐；
在所述栅极层以及所述平坦层外侧图案化形成层间介质层；
在所述层间介质层上形成与所述有源层相连通的过孔；
在所述层间介质层以及栅绝缘层上图案化形成用于连接所述过孔的源漏金属层。
2.根据权利要求1所述的背板的制备方法，其特征在于，所述平坦层的膜层厚度，与所述栅极层的膜层厚度与所述栅绝缘层的膜层厚度之和相等。
3.根据权利要求1所述的背板的制备方法，其特征在于，所述制备出背板主体的步骤中，具体包括：
提供一个基板；
在所述基板上从下至上依次图案化形成遮光金属层、隔绝层以及有源层。
4.根据权利要求1所述的背板的制备方法，其特征在于，所述在所述层间介质层上形成与所述有源层相连通的过孔的步骤具体为，
在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔。
5.根据权利要求4所述的背板的制备方法，其特征在于，所述在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔的步骤中，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层，以及对待开设过孔的周围以及显示区域进行半曝光显影；
在所述全曝光显影处对所述层间介质层以及所述平坦层进行一次刻蚀，以形成与所述有源层相连通的过孔；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述层间介质层进行刻蚀，并去除残留的PR层。
6.根据权利要求4所述的背板的制备方法，其特征在于，所述在所述层间介质层上采用半掩膜工艺形成与所述有源层相连通的过孔的步骤中，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述层间介质层，以及对待开设过孔的位置的周围进行半曝光显影；
在所述全曝光显影处对所述层间介质层以及部分所述平坦层进行一次刻蚀，以形成与所述有源层相连通的过孔，其中，剩余所述平坦层作为有源层的保护层；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述层间介质层以及剩余所述平坦层进行一次刻蚀，并去除残留的PR层。
7.根据权利要求1所述的背板的制备方法，其特征在于，所述在所述层间介质层上形成与所述有源层相连通的过孔的步骤，具体包括：
在所述层间介质层上涂覆有PR层；
在所述PR层上对待开设过孔位置进行曝光显影，以露出所述层间介质层；
通过湿法刻蚀工艺去除部分所述层间介质层；
通过干法刻蚀工艺去除剩余所述层间介质层以及剩余所述PR层；
在所述栅极层和所述平坦层上涂覆PR层；
在所述PR层上与平坦层对应的位置进行曝光显影，以露出所述平坦层；
通过干法刻蚀工艺去除所述平坦层以及剩余所述PR层。
8.一种背板，采用如权利要求1-7中任一项所述的制备方法制备得到。
9.一种显示面板，其特征在于，包括：如权利要求8所述的背板。
10.一种显示装置，其特征在于，包括：如权利要求9所述的显示面板。
CN202110815642.7A 2021-07-19 2021-07-19 一种背板、显示面板、显示装置及其制备方法 Active CN113540127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110815642.7A CN113540127B (zh) 2021-07-19 2021-07-19 一种背板、显示面板、显示装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110815642.7A CN113540127B (zh) 2021-07-19 2021-07-19 一种背板、显示面板、显示装置及其制备方法

Publications (2)

Publication Number Publication Date
CN113540127A true CN113540127A (zh) 2021-10-22
CN113540127B CN113540127B (zh) 2023-09-19

Family

ID=78100268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110815642.7A Active CN113540127B (zh) 2021-07-19 2021-07-19 一种背板、显示面板、显示装置及其制备方法

Country Status (1)

Country Link
CN (1) CN113540127B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489790A (zh) * 2001-02-19 2004-04-14 �Ҵ���˾ 薄膜晶体管结构及其制造方法和使用它的显示器件
CN110164873A (zh) * 2019-05-30 2019-08-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板、显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489790A (zh) * 2001-02-19 2004-04-14 �Ҵ���˾ 薄膜晶体管结构及其制造方法和使用它的显示器件
CN110164873A (zh) * 2019-05-30 2019-08-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN113540127B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
CN100449388C (zh) 液晶显示器件及其制造方法
US7977176B2 (en) Flexible display device and fabricating method thereof
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
WO2013155845A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
US8551822B2 (en) Method for manufacturing array substrate
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2014015628A1 (zh) 阵列基板及其制作方法、显示装置
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
US9040230B2 (en) Resist ink and method of forming pattern using the same
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
WO2013185454A1 (zh) 阵列基板及其制造方法和显示装置
CN105977267A (zh) 阵列基板及其制作方法、显示装置
CN113540127A (zh) 一种背板、显示面板、显示装置及其制备方法
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
US20060160033A1 (en) Method for printing by printed pattern and production equipment for printing printed pattern
US8450160B2 (en) Flattening method of a substrate
US20070004069A1 (en) Liquid crystal display device and fabricating method thereof
KR20070121992A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN113161375B (zh) 一种阵列基板、显示装置及其制备方法
KR101096706B1 (ko) 액정표시소자의 제조방법
KR20080101534A (ko) 플렉서블 액정표시패널의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant