CN113534602A - 光罩的制备方法及光罩 - Google Patents
光罩的制备方法及光罩 Download PDFInfo
- Publication number
- CN113534602A CN113534602A CN202110808267.3A CN202110808267A CN113534602A CN 113534602 A CN113534602 A CN 113534602A CN 202110808267 A CN202110808267 A CN 202110808267A CN 113534602 A CN113534602 A CN 113534602A
- Authority
- CN
- China
- Prior art keywords
- alignment
- patterns
- region
- offset
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000012360 testing method Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 44
- 239000010410 layer Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 239000002346 layers by function Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000013598 vector Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241001442234 Cosa Species 0.000 description 1
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
Abstract
本申请实施例涉及一种光罩的制备方法及光罩,所述方法包括:提供测试光罩,所述测试光罩上设置有若干个芯片功能区,所述芯片功能区内形成有多个对准图形和芯片功能图形;获取所述对准图形的偏移数据;根据所述对准图形的偏移数据确定若干个聚类区域;根据所述聚类区域确定目标对准图形的位置及数量,以及根据所述目标对准图形和所述芯片功能图形制备目标光罩。本申请能够减少对准图形的数量同时又能保证光罩检测质量。
Description
技术领域
本申请实施例涉及半导体制造技术领域,具体涉及一种光罩的制备方法及光罩。
背景技术
随着集成电路制造工艺的快速发展,对半导体产品的集成度的要求越来越高,单位面积内分布的半导体器件的数量不断增加,导致图案对准的要求越来越高,需要在光罩上制作大量对准图形以检测光罩的质量,占用了大量的光罩面积。
发明内容
本申请实施例提供一种能够减少对准图形的数量同时又能保证光罩检测质量的光罩的制备方法及光罩。
根据一些实施例,本申请的一方面提供一种光罩的制备方法,包括:
提供测试光罩,所述测试光罩上设置有若干个芯片功能区,所述芯片功能区内形成有多个对准图形和芯片功能图形;
获取所述对准图形的偏移数据;
根据所述对准图形的偏移数据确定若干个聚类区域;
根据所述聚类区域确定目标对准图形的位置及数量,以根据所述目标对准图形和所述芯片功能图形制备目标光罩。
在上述实施例中的光罩的制备方法中,通过在测试光罩上设置若干个芯片功能区,芯片功能区内形成有多个对准图形和芯片功能图形,芯片功能图形用于限定制成半导体芯片功能层中的功能结构,其中,不同芯片功能区中的芯片功能图形与半导体芯片的不同功能层相对应;通过测试光罩获取各不同芯片功能区中对准图形的偏移数据;然后根据获取的对准图形的偏移数据确定若干个聚类区域,并在根据所述聚类区域确定目标对准图形的位置及数量之后,根据所述目标对准图形的位置及数量和所述芯片功能图形制备目标光罩,以有效地减少对准图形的数量,同时又能保证光罩的检测质量。
在其中一个实施例中,所述偏移数据包括偏移距离、横向偏移量、纵向偏移量及相对于预设方向的偏移角度中至少一种。
在其中一个实施例中,所述聚类区域内任意相邻两个所述对准图形的所述偏移角度的差值位于预设角度阈值范围内,且所述聚类区域内任意相邻两个所述对准图形的所述偏移距离的差值位于预设偏移距离阈值范围内。
在其中一个实施例中,所述聚类区域内所有所述对准图形的所述偏移角度的差值位于所述预设角度阈值范围内,且所述聚类区域内所有所述对准图形的所述偏移距离的差值位于所述预设偏移距离阈值范围内。
在其中一个实施例中,所述聚类区域内任意相邻两个所述对准图形的横向偏移量的差值位于第一预设阈值范围内;及/或所述聚类区域内任意相邻两个所述对准图形的纵向偏移量的差值位于第二预设阈值范围内。
在其中一个实施例中,所述聚类区域内所有所述对准图形的横向偏移量的差值位于所述第一预设阈值范围内;及/或所述聚类区域内所有所述对准图形的纵向偏移量的差值位于所述第二预设阈值范围内。
在其中一个实施例中,所述根据所述聚类区域确定目标对准图形的位置及数量,包括:获取所述聚类区域内对准图形的位置及数量;根据所述聚类区域内对准图形的数量确定对应的目标对准图形的位置及数量。
在其中一个实施例中,在所述聚类区域内选择一个对准图形作为所述目标对准图形。
在其中一个实施例中,所述目标对准图形位于所述聚类区域的中心部。
在其中一个实施例中,在所述聚类区域内选择两个对准图形作为所述目标对准图形,两个所述目标对准图形分别位于所述聚类区域相对的两侧部。
在其中一个实施例中,在所述聚类区域内选择三个对准图形作为所述目标对准图形,三个所述目标对准图形分别位于所述聚类区域的中心部以及相对的两侧部。
在其中一个实施例中,所述根据所述聚类区域内对准图形的数量确定对应的目标对准图形的位置及数量,包括:选择部分所述聚类区域中的部分对准图形作为所述目标对准图形;或,选择全部聚类区域中的部分对准图形作为所述目标对准图形。
在其中一个实施例中,所述对准图形还设置在所述芯片功能区的外周部。
在其中一个实施例中,所述外周部的所述对准图形为等间距排布。
在其中一个实施例中,所述测试光罩的各所述芯片功能区的所述芯片功能图形互不相同。
根据一些实施例,本申请另一方面提供一种光罩,采用本申请任一个实施例中所述的光罩的制备方法制成。
通过在测试光罩上设置若干个芯片功能区,芯片功能区内形成有多个对准图形和芯片功能图形,芯片功能图形用于限定制成半导体芯片功能层中的功能结构,其中,不同芯片功能区中的芯片功能图形与半导体芯片的不同功能层相对应;通过测试光罩获取各不同芯片功能区中对准图形的偏移数据;然后根据获取的对准图形的偏移数据确定若干个聚类区域,并在根据所述聚类区域确定目标对准图形的位置及数量之后,根据所述目标对准图形的位置及数量和所述芯片功能图形制备目标光罩,有效地减少对准图形的数量,同时又能保证光罩的检测质量。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获取其他实施例的附图。
图1为本申请一实施例中提供的一种光罩的制备方法的流程示意图;
图2为本申请一实施例中提供的一种测试光罩的示意图;
图3为本申请一实施例中提供的测试光罩的芯片功能区和对准图形的示意图;
图4为本申请一实施例根据对准图形的偏移数据确定的聚类区域示意图;
图5为本申请一实施例中提供的一种目标对准图形和芯片功能区的示意图;
图6为本申请另一实施例中提供的一种目标对准图形和芯片功能区的示意图;
图7为本申请一实施例中提供的一种目标光罩的示意图。
具体实施方式
为了便于理解本申请,下面将参考相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本申请的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图7。需要说明的是,本实施例中所提供的图示仅以示意方式说明本申请的基本构想,虽图示中仅显示与本申请实施例中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,在本申请的一个实施例中,提供了一种光罩的制备方法,包括如下步骤:
步骤S1,提供测试光罩,所述测试光罩上设置有若干个芯片功能区,所述芯片功能区内形成有多个对准图形和芯片功能图形;
步骤S2,获取所述对准图形的偏移数据;
步骤S3,根据所述对准图形的偏移数据确定若干个聚类区域;
步骤S4,根据所述聚类区域确定目标对准图形的位置及数量,以及根据所述目标对准图形和所述芯片功能图形制备目标光罩。
通过在测试光罩上设置若干个芯片功能区,芯片功能区内形成有多个对准图形和芯片功能图形,芯片功能图形用于限定制成半导体芯片功能层中的功能结构,其中,不同芯片功能区中的芯片功能图形与半导体芯片的不同功能层相对应;通过测试光罩获取各不同芯片功能区中对准图形的偏移数据;然后根据获取的对准图形的偏移数据确定若干个聚类区域,并在根据所述聚类区域确定目标对准图形的位置及数量之后,根据所述目标对准图形的位置及数量和所述芯片功能图形制备目标光罩,以有效地减少对准图形的数量,同时又能保证光罩的检测质量。
在一些实施例中,如图2所示,测试光罩100上设置有若干个芯片功能区200,例如,六个芯片功能区,分别为芯片功能区A、芯片功能区B、芯片功能区C、芯片功能区D、芯片功能区E和芯片功能区F;六个芯片功能区可以整齐地排列在测试光罩100上,各芯片功能区200之间以及芯片功能区200与测试光罩100的边缘之间具有间隔300。芯片功能区200内可以形成有芯片功能图形(图中未示出)。不同芯片功能区中的芯片功能图形与半导体芯片的不同功能层相对应,六个芯片功能区可以分别表示不同的光刻图案层,测试光罩100的各芯片功能区200的芯片功能图形互不相同。例如,芯片功能区A上的芯片功能图形为制作有源区的光刻图案;芯片功能区B上的芯片功能图形为制作栅极的光刻图案;芯片功能区C上的芯片功能图形为制作接触插塞的光刻图案;芯片功能区D上的芯片功能图形为制作第一导电插塞的光刻图案;芯片功能区E上的芯片功能图形为制作第一互连线的光刻图案;芯片功能区F上的芯片功能图形为制作顶层金属层的光刻图案。
在一些实施例中,如图2和图3所示,芯片功能区200内可以形成有多个对准图形201。对准图形201可以设置在芯片功能区200中的芯片功能图形之间,例如,对准图形201“米”字形的分布在芯片功能区200中。
在一些实施例中,如图2和图3所示,对准图形201还设置在芯片功能区200的外周部。例如,外周部的对准图形201为等间距排布。外周部可以位于各芯片功能区200之间以及芯片功能区200与测试光罩100的边缘之间的间隔300中。
需要说明的是,图3中的对准图形201仅为对准图形的摆放位置示意图,实际中的对准图形可以为常用的光罩质量检测的对准标记,例如对准标记可以包括横向矩形与纵向矩形垂直相交的L形。其中,可以设置所述横向矩形与所述纵向矩形的尺寸相同。例如,可以设置所述横向矩形的宽度范围为0.01um-0.15um且长度范围为1um-3um,例如,可以设置所述横向矩形的宽度为0.01um、0.05um、0.09um、0.10um或0.15um,且长度为1um、2um或3um。可以设置所述纵向矩形的宽度范围为0.01um-0.15um且长度范围为1um-3um。例如,可以设置所述纵向矩形的宽度为0.01um、0.05um、0.09um、0.10um或0.15um,且长度为1um、2um或3um。作为示例,可以通过测量对准图形的实际位置坐标与设计位置坐标的偏差获取对准图形的偏移数据。
在一些实施例中,如图4所示,为便于说明,图4示例性的显示了部分对准图形201的偏移矢量202。可以用偏移矢量202来表示对准图形的偏移数据,偏移数据可以包括但不限于偏移距离d、横向偏移量Δx、纵向偏移量Δy及相对于第一预设方向例如X方向的偏移角度a。在一示例中,测试光罩100为矩形,芯片功能区200为矩形,且芯片功能区200的两垂直边与测试光罩100的两垂直边分别平行,可以设置沿测试光罩100的短边方向为X方向,沿测试光罩100的长边方向为Y方向。如图4所示,偏移矢量202的长度可以表示偏移距离d,横向偏移量Δx可以表示为Δx=d*cosa,纵向偏移量Δy可以表示为Δy=d*sina。示例的,在测试光罩100制作完成后,可以通过测量对准图形201的实际位置坐标和设计位置坐标之间的差异获得偏移数据。例如,设置测试光罩的左下顶点位置为坐标原点,对准图形201设计位置坐标为(x1,y1);对准图形201量测到的实际位置坐标为(x2,y2);则对准图形201的X方向偏移量为x2-x1,Y方向偏移量为y2-y1。
在一些实施例中,如图4所示,为便于说明,图4示例性的显示了部分聚类区域。本实施例中,示例性的示出了3个聚类区域,包括第一聚类区域401、第二聚类区域402及第三聚类区域403。第一聚类区域401包括5个对准标记201,分别位于芯片功能区200左上拐角的外侧;第二聚类区域402包括9个对准标记201,阵列的排布于芯片功能区200的中部;第三聚类区域403包括2个对准标记201,位于芯片功能区200内的右下部。示例的,聚类区域内任意相邻两个对准图形201的偏移角度的差值位于预设角度阈值范围内,以获取其中任意相邻两个对准图形的偏移方向相同或相似的聚类区域。例如,第二聚类区域402中任意两个相邻对准图形201的偏移矢量202相对于X方向上的夹角a的差值位于第一预设角度阈值范围内,可以设置第一预设角度阈值范围为±1°。第一预设角度阈值范围可以根据实际工艺需求具体设定。在其他示例中,聚类区域内所有对准图形201的偏移角度的差值位于预设角度阈值范围内。例如,第二聚类区域402中所有对准图形201的偏移矢量202相对于X方向上的夹角a的差值位于±1°。
在一些实施例中,聚类区域内任意相邻两个对准图形201的偏移距离的差值位于预设偏移距离阈值范围内。例如,如图4所示,第二聚类区域402中任意两个相邻对准图形201的偏移距离差值位于±1nm内。在其他示例中,聚类区域内所有对准图形201的偏移距离的差值位于预设偏移距离阈值范围内。例如,如图4所示,第二聚类区域402中所有对准图形201的偏移距离差值位于±1nm内。
在一些实施例中,请继续参阅图4,聚类区域内任意相邻两个对准图形的横向偏移量Δx的差值位于第一预设阈值范围内,例如±1nm;例如,第三聚类区域403内相邻两个对准图形201的横向偏移量Δx的差值在±1nm内。使得获取的聚类区域内相邻两个对准图形201的横向偏移量相同或相似。在其他示例中,聚类区域内所有对准图形201的横向偏移量Δx的差值位于预设角度阈值范围内。
在一些实施例中,请继续参阅图4,聚类区域内任意相邻两个对准图形的纵向偏移量Δy的差值位于第二预设阈值范围内,例如±1nm;例如,第一聚类区域401内任意相邻两个对准图形201的纵向偏移量Δy的差值可以为±1nm。使得获取的聚类区域内相邻两个对准图形的纵向偏移量相同或相似。在其他示例中,聚类区域内所有对准图形201的纵向偏移量Δy的差值位于所述第二预设阈值范围内。
在一些实施例中,根据聚类区域确定目标对准图形的位置及数量,包括:
获取聚类区域内对准图形的位置及数量;
根据所述聚类区域内对准图形的数量确定对应的目标对准图形的位置及数量。
在一个实施例中,可以在聚类区域内选择一个对准图形作为目标对准图形。请参阅图4和图5,例如,可以在每个聚类区域内选择一个对准图形作为目标对准图形,以降低获取目标对准图形的数量。第一聚类区域401中可以选择正对芯片功能区域200拐角的对准图形201作为目标对准图形301;第二聚类区域402中可以选择中心部的对准图形201为目标对准图形301;第三聚类区域403中可以选择靠近芯片功能区域200边界的对准图形201为目标对准图形301。
在其他实施例中,请参考图4和图6,可以在聚类区域内选择多个对准图形作为目标对准图形。例如,第一聚类区域401选择三个对准图形201作为目标对准图形301,分别位于第一聚类区域401的中心部和相对的两侧部;第二聚类区域402选择三个对准图形201作为目标对准图形301,分别位于第二聚类区域的402的中心部和相对的两侧部;第三聚类区域403选择二个对准图形201作为目标对准图形301,分别位于第二聚类区域的403的两侧部。
在一些实施例中,根据聚类区域内对准图形201的数量确定对应的目标对准图形301的位置及数量,包括:选择部分聚类区域中的部分对准图形201作为目标对准图形301;或,选择全部聚类区域中的部分对准图形201作为目标对准图形301。例如,为节约目标对准标记的数量,可以仅在第一聚类区域401和第二聚类区域的402中分别选择一个对准标记201作为目标对准标记301。在其他示例中,可以在每个聚类区域中分别选择一个对准标记201作为目标对准标记301。
在一些实施例中,根据聚类区域确定好目标对准图形301的位置及数量之后,可以根据目标对准图形和芯片功能图形制备目标光罩。如图7所示,根据芯片功能区A中的芯片功能图形和目标对准图形制作目标光罩101。目标光罩101的可以包括多个阵列排布的芯片功能区A,每个芯片功能区A中的芯片功能图形均相同,同时,目标光罩101上还包括目标对准图形301,其中,目标对准图形301可以分布在芯片功能区A内,也还可以分布在芯片功能区A的外周部。目标对准图形301的数量和分布位置可以根据前述实施例中方式确定。作为示例,所述目标光罩可用于制作有源区的光刻图案。利用同样的方式,也可以根据芯片功能区B中的芯片功能图形和目标对准图形制作目标光罩,例如,所述目标光罩用于制作栅极的光刻图案。
本申请的实施例另一方面提供一种光罩,采用本申请任一个实施例中所述的光罩的制备方法制成。通过在测试光罩上设置若干个芯片功能区,芯片功能区内形成有多个对准图形和芯片功能图形,芯片功能图形用于限定制成半导体芯片功能层中的功能结构,其中,不同芯片功能区中的芯片功能图形与半导体芯片的不同功能层相对应;通过测试光罩获取各不同芯片功能区中对准图形的偏移数据;然后根据获取的对准图形的偏移数据确定若干个聚类区域,并在根据所述聚类区域确定目标对准图形的位置及数量之后,根据所述目标对准图形的位置及数量和所述芯片功能图形制备目标光罩,有效地减少对准图形的数量,同时又能保证光罩的检测质量。
虽然图1的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的依次限制,这些步骤可以以其它的依次执行。而且,虽然图1中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行依次也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。
请注意,上述实施例仅出于说明性目的而不意味对本发明的限制。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (16)
1.一种光罩的制备方法,其特征在于,包括:
提供测试光罩,所述测试光罩上设置有若干个芯片功能区,所述芯片功能区内形成有多个对准图形和芯片功能图形;
获取所述对准图形的偏移数据;
根据所述对准图形的偏移数据确定若干个聚类区域;
根据所述聚类区域确定目标对准图形的位置及数量,以及根据所述目标对准图形和所述芯片功能图形制备目标光罩。
2.根据权利要求1所述的方法,其特征在于,所述偏移数据包括偏移距离、横向偏移量、纵向偏移量及相对于预设方向的偏移角度中至少一种。
3.根据权利要求2所述的方法,其特征在于,所述聚类区域内任意相邻两个所述对准图形的所述偏移角度的差值位于预设角度阈值范围内,且所述聚类区域内任意相邻两个所述对准图形的所述偏移距离的差值位于预设偏移距离阈值范围内。
4.根据权利要求3所述的方法,其特征在于,所述聚类区域内所有所述对准图形的所述偏移角度的差值位于所述预设角度阈值范围内,且所述聚类区域内所有所述对准图形的所述偏移距离的差值位于所述预设偏移距离阈值范围内。
5.根据权利要求2所述的方法,其特征在于:
所述聚类区域内任意相邻两个所述对准图形的横向偏移量的差值位于第一预设阈值范围内;及/或
所述聚类区域内任意相邻两个所述对准图形的纵向偏移量的差值位于第二预设阈值范围内。
6.根据权利要求5所述的方法,其特征在于:
所述聚类区域内所有所述对准图形的横向偏移量的差值位于所述第一预设阈值范围内;及/或
所述聚类区域内所有所述对准图形的纵向偏移量的差值位于所述第二预设阈值范围内。
7.根据权利要求1-6任一项所述的方法,其特征在于,所述根据所述聚类区域确定目标对准图形的位置及数量,包括:
获取所述聚类区域内对准图形的位置及数量;
根据所述聚类区域内对准图形的数量确定对应的目标对准图形的位置及数量。
8.根据权利要求7所述的方法,其特征在于,在所述聚类区域内选择一个对准图形作为所述目标对准图形。
9.根据权利要求8所述的方法,其特征在于,所述目标对准图形位于所述聚类区域的中心部。
10.根据权利要求7所述的方法,其特征在于,在所述聚类区域内选择两个对准图形作为所述目标对准图形,两个所述目标对准图形分别位于所述聚类区域相对的两侧部。
11.根据权利要求7所述的方法,其特征在于,在所述聚类区域内选择三个对准图形作为所述目标对准图形,三个所述目标对准图形分别位于所述聚类区域的中心部以及相对的两侧部。
12.根据权利要求7所述的方法,其特征在于,所述根据所述聚类区域内对准图形的数量确定对应的目标对准图形的位置及数量,包括:
选择部分所述聚类区域中的部分对准图形作为所述目标对准图形;或,
选择全部聚类区域中的部分对准图形作为所述目标对准图形。
13.根据权利要求1-6任一项所述的方法,其特征在于,所述对准图形还设置在所述芯片功能区的外周部。
14.根据权利要求13所述的方法,其特征在于,所述外周部的所述对准图形为等间距排布。
15.根据权利要求1所述的方法,其特征在于,所述测试光罩的各所述芯片功能区的所述芯片功能图形互不相同。
16.一种光罩,其特征在于,采用权利要求1-15任一项所述的光罩的制备方法制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110808267.3A CN113534602B (zh) | 2021-07-16 | 光罩的制备方法及光罩 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110808267.3A CN113534602B (zh) | 2021-07-16 | 光罩的制备方法及光罩 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113534602A true CN113534602A (zh) | 2021-10-22 |
CN113534602B CN113534602B (zh) | 2024-05-14 |
Family
ID=
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020130425A1 (en) * | 2001-02-22 | 2002-09-19 | Kaoru Koike | Mask-making member and its production method, mask and its making method, exposure process, and fabrication method of semiconductor device |
TWI254401B (en) * | 2005-06-16 | 2006-05-01 | Promos Technologies Inc | Photomask and layers registration measurement thereof |
US20110317163A1 (en) * | 2010-06-28 | 2011-12-29 | Lee Seung-Yoon | Method of Aligning a Wafer and Method of Monitoring a Lithography Process Including the Same |
US20170108783A1 (en) * | 2014-06-12 | 2017-04-20 | Asml Netherlands B.V. | Lithographic apparatus and exposure method |
CN106772738A (zh) * | 2017-02-21 | 2017-05-31 | 擎中科技(上海)有限公司 | 一种对位方法及光栅结构 |
CN108459463A (zh) * | 2017-02-22 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种光罩及其制备方法 |
CN109313402A (zh) * | 2016-06-03 | 2019-02-05 | Asml控股股份有限公司 | 对准系统晶片堆叠光束分析器 |
US20190139208A1 (en) * | 2017-11-07 | 2019-05-09 | Kla-Tencor Corporation | System and Method for Aligning Semiconductor Device Reference Images and Test Images |
CN109839799A (zh) * | 2017-11-28 | 2019-06-04 | 上海仪电显示材料有限公司 | 掩膜组件及其曝光方法 |
CN111381436A (zh) * | 2018-12-27 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 具有图形的光罩的制造方法 |
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020130425A1 (en) * | 2001-02-22 | 2002-09-19 | Kaoru Koike | Mask-making member and its production method, mask and its making method, exposure process, and fabrication method of semiconductor device |
TWI254401B (en) * | 2005-06-16 | 2006-05-01 | Promos Technologies Inc | Photomask and layers registration measurement thereof |
US20110317163A1 (en) * | 2010-06-28 | 2011-12-29 | Lee Seung-Yoon | Method of Aligning a Wafer and Method of Monitoring a Lithography Process Including the Same |
US20170108783A1 (en) * | 2014-06-12 | 2017-04-20 | Asml Netherlands B.V. | Lithographic apparatus and exposure method |
CN109313402A (zh) * | 2016-06-03 | 2019-02-05 | Asml控股股份有限公司 | 对准系统晶片堆叠光束分析器 |
CN106772738A (zh) * | 2017-02-21 | 2017-05-31 | 擎中科技(上海)有限公司 | 一种对位方法及光栅结构 |
CN108459463A (zh) * | 2017-02-22 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种光罩及其制备方法 |
US20190139208A1 (en) * | 2017-11-07 | 2019-05-09 | Kla-Tencor Corporation | System and Method for Aligning Semiconductor Device Reference Images and Test Images |
CN109839799A (zh) * | 2017-11-28 | 2019-06-04 | 上海仪电显示材料有限公司 | 掩膜组件及其曝光方法 |
CN111381436A (zh) * | 2018-12-27 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 具有图形的光罩的制造方法 |
Non-Patent Citations (1)
Title |
---|
成丹;: "基于光闸莫尔原理的压印套刻对准方法", 天津工程师范学院学报, no. 01, pages 17 - 20 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6243855B1 (en) | Mask data design method | |
US20220155696A1 (en) | Overlay measurement structures and method of overlay errors | |
US7926006B2 (en) | Variable fill and cheese for mitigation of BEOL topography | |
US9927719B2 (en) | Overlay sampling methodology | |
US20090040536A1 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
CN111312691B (zh) | 一种套刻对准标记结构、套刻对准测量方法及半导体器件 | |
US7732105B2 (en) | Photomask with overlay mark and method of fabricating semiconductor device | |
US8856707B2 (en) | Semiconductor device feature density gradient verification | |
CN115863203B (zh) | 测试图形的获取方法、系统、装置、计算机设备和介质 | |
TW202013662A (zh) | 用於重疊量測之非對稱重疊標記 | |
CN109359363B (zh) | 一种图形密度的分析方法 | |
KR100755663B1 (ko) | 반도체 소자의 다목적 측정 마크와 그것을 이용한칼리브레이션 방법, 측정 시스템 및 컴퓨터 프로그램 | |
US8513822B1 (en) | Thin overlay mark for imaging based metrology | |
CN113534602A (zh) | 光罩的制备方法及光罩 | |
CN113534602B (zh) | 光罩的制备方法及光罩 | |
US10119811B2 (en) | Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment | |
CN112015061A (zh) | 一种套刻精度量测标记及其使用方法 | |
JP2001274163A (ja) | 半導体装置 | |
US9029855B2 (en) | Layout for reticle and wafer scanning electron microscope registration or overlay measurements | |
CN111580351B (zh) | 一种套刻对准标记结构及相关方法和器件 | |
CN109860153B (zh) | 集成电路器件、形成对准测量图形的方法以及光掩模 | |
CN112415864A (zh) | 一种确定opc最小分割长度的方法 | |
JP2007129221A (ja) | 半導体素子の多目的測定マークとそれを利用したキャリブレーション方法、測定システム及びコンピュータプログラム | |
US20170269472A1 (en) | Method of calculating a shift value of a cell contact | |
TWI817438B (zh) | 重疊標記 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |