CN113508353B - 具有增强的电源抑制比的低电压高精度功率检测电路 - Google Patents

具有增强的电源抑制比的低电压高精度功率检测电路 Download PDF

Info

Publication number
CN113508353B
CN113508353B CN202080017034.5A CN202080017034A CN113508353B CN 113508353 B CN113508353 B CN 113508353B CN 202080017034 A CN202080017034 A CN 202080017034A CN 113508353 B CN113508353 B CN 113508353B
Authority
CN
China
Prior art keywords
circuit
voltage
supply voltage
bandgap
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080017034.5A
Other languages
English (en)
Other versions
CN113508353A (zh
Inventor
S·S·哈希米
V·马吉扎德比法尔
A·梅斯加拉尼
M·凯拉玛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Priority to CN202410287533.6A priority Critical patent/CN118092564A/zh
Publication of CN113508353A publication Critical patent/CN113508353A/zh
Application granted granted Critical
Publication of CN113508353B publication Critical patent/CN113508353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

公开了一种功率检测电路。该功率检测电路包括电压倍增器，该电压倍增器接收外部供电电压并且生成大于前者的第二供电电压。稳压器被耦接以接收该第二供电电压并且输出经调节的供电电压。带隙电路被耦接以在第一开关闭合时接收该第二供电电压，并且在第二开关闭合时接收该经调节的供电电压。该带隙电路生成用于该稳压器的基准电压，以及一个或多个输出电压。比较器电路被耦接以从该带隙电路接收该一个或多个输出电压，并且可将这些一个或多个输出电压与该经调节的供电电压进行比较。

Description

具有增强的电源抑制比的低电压高精度功率检测电路
技术领域
本公开涉及电子电路，并且更具体地涉及功率检测电路。
相关技术描述
高精度、低电压功率检测电路是许多应用中的重要部件，包括用于各种类型的集成电路(IC)(诸如片上系统(SoC)或嵌入式处理器)的上电复位(POR)电路，以及用于安全应用的电压监控器。在先进的CMOS(互补金属氧化物半导体)工艺中，此类功率检测电路可需要在极低供电电压下工作。因此，低电压功率检测电路的设计可考虑到这些低供电电压。
功率效率是IC(诸如先前所提及的SoC)的设计中的另一个重要度量。因此，平衡功率效率和性能可能需要使用高精度、低电压功率检测电路。因此，现代技术中的功率检测电路可被设计成在非常低的供电电压下工作并且具有高电源抑制比(PSRR)。
发明内容
公开了一种功率检测电路。在一个实施方案中，功率检测电路包括电压倍增器，该电压倍增器接收外部供电电压并且生成大于前者的第二供电电压。稳压器被耦接以接收该第二供电电压并且输出经调节的供电电压。带隙电路被耦接以在第一开关闭合时接收该第二供电电压，并且在第二开关闭合时接收该经调节的供电电压。该带隙电路生成用于该稳压器的基准电压，以及一个或多个输出电压。比较器电路被耦接以从该带隙电路接收该一个或多个输出电压，并且可将这些一个或多个输出电压与该经调节的供电电压进行比较。
在一个实施方案中，在启动期间或电压下降恢复期间，在该功率检测电路中实现的电压监控器可使该第一开关在该外部供电电压小于预定水平时闭合。在该外部供电电压达到/恢复到该预定水平时，电压监控电路可使该第一开关断开第二开关闭合，从而耦接该带隙电路以接收该经调节的供电电压。
在各种实施方案中，该带隙电路可包括具有多个分支的电流镜电路和斩波电路。该斩波电路可执行斩波操作，根据耦接到其上的序列发生器按序列选择各种分支。在各种实施方案中，该带隙电路还可包括启动电路，以使得该带隙电路能够更快地启动以生成各种电压。
附图说明
下面的详细描述参照附图，现在对这些附图进行简要说明。
图1是功率检测电路的一个实施方案的示意图。
图2是在功率检测电路的实施方案中实现的电压监控电路的一个实施方案的示意图。
图3是在功率检测电路的实施方案中实现的带隙电路的一个实施方案的示意图。
图4是在带隙电路的实施方案中实现的启动电路的一个实施方案的示意图以及示出了其操作的时序图。
图5是在带隙电路的实施方案中实现的开关电容滤波器的一个实施方案的示意图以及示出了其操作的时序图。
图6是具有功率管理电路和功率检测电路的集成电路的一个实施方案的框图。
图7是示出了用于操作功率检测电路的方法的一个实施方案的流程图。
图8是示出了用于操作电压监控电路的方法的一个实施方案的流程图。
图9是示出了用于操作带隙电路的方法的一个实施方案的流程图。
图10是示出了启动电路的一个实施方案的操作的流程图。
图11是示例性系统的一个实施方案的框图。
尽管本文所公开的实施方案易受各种修改形式和替代形式的影响，但本发明的特定实施方案在附图中以举例的方式示出并在本文中详细描述。然而，应该理解，附图和对其的详细描述并非旨在将权利要求的范围限制于所公开的特定形式。相反，本申请旨在覆盖落入由所附权利要求限定的本申请的公开内容的精神和范围内的所有修改、等同物和另选方案。
本公开包括对“一个实施方案”、“特定实施方案”、“一些实施方案”、“各种实施方案”或“实施方案”的引用。出现短语“在一个实施方案中”、“在特定实施方案中”、“在一些实施方案中”、“在各种实施方案中”或“在实施方案中”并不一定是指同一个实施方案。特定特征、结构或特性可以与本公开一致的任何合适的方式被组合。
在本公开内，不同实体(其可被不同地称为“单元”、“电路”、其他部件等)可被描述或声称成“被配置为”执行一个或多个任务或操作。此表达方式—被配置为[执行一个或多个任务]的[实体]—在本文中用于指代结构(即，物理的事物，诸如电子电路)。更具体地，此表达方式用于指示此结构被布置成在操作期间执行一个或多个任务。结构可被说成“被配置为”执行某个任务，即使该结构当前并非正被操作。“被配置为将积分分发到多个处理器内核的积分分发电路”旨在涵盖例如具有在操作期间执行该功能的电路的集成电路，即使所涉及的集成电路当前并非正被使用(例如电源未连接到它)。因此，被描述或表述为“被配置为”执行某个任务的实体指代用于实施该任务的物理的事物，诸如设备、电路、存储有可执行程序指令的存储器等。此短语在本文中不被用于指代无形的事物。
所附权利要求书中的表述结构“被配置为”执行一个或多个任务明确地旨在对该权利要求要素不援引35U.S.C.§112(f)。于是，所提交的本申请中没有任何权利要求旨在要被解释为具有装置-加-功能要素。如果申请人在申请过程中想要援引112(f)部分，则其将使用“用于[执行功能]的装置”结构来表述权利要求的要素。
如本文所用，术语“基于”用于描述影响确定的一个或多个因素。此术语不排除可能有附加因素可影响确定。也就是说，确定可仅基于指定的因素或基于所指定的因素及其他未指定的因素。考虑短语“基于B确定A”。此短语指定B是用于确定A的因素或者B影响A的确定。此短语并不排除A的确定也可基于某个其他因素诸如C。此短语也旨在覆盖A仅基于B来确定的实施方案。如本文所用，短语“基于”与短语“至少部分地基于”是同义的。
如本文所用，短语“响应于”描述触发效果的一个或多个因素。该短语并未排除其他因素可能影响或以其他方式触发效果的可能性。也就是说，效果可以仅仅响应于这些因素，或者可以响应于指定的因素以及其他未指定的因素。考虑短语“响应于B执行A”。该短语指定B是触发A的性能的因素。该短语不排除执行A也可能响应于某些其他因素，诸如C。该短语还旨在涵盖其中仅响应于B而执行A的实施方案。
如本文所用，术语“第一”、“第二”等充当其之后的名词的标签，并且不暗指任何类型的排序(例如，空间的、时间的、逻辑的等)，除非另有说明。例如，在具有八个寄存器的寄存器文件中，术语“第一寄存器”和“第二寄存器”可用于指八个寄存器中的任两个，而不是例如仅逻辑寄存器0和1。
在权利要求书中使用时，术语“或”被用作包含性的或，而不是排他性的或。例如，短语“x、y或z中的至少一个”表示x、y和z中的任何一个以及它们的任何组合。
在以下描述中，阐述了许多具体细节，以提供对所述实施方案的透彻理解。然而，本领域的普通技术人员应当认识到，可在没有这些具体细节的情况下实践所公开的实施方案的方面。在一些情况下，未详细示出熟知的电路、结构、信号、计算机程序指令和技术，以免模糊所公开的实施方案。
具体实施方式
本公开涉及功率检测电路以及在其中实现的各种电路。在各种实施方案中，功率检测电路包括电压倍增器，该电压倍增器被耦接以从该电路外部的源接收供电电压。电压倍增器可产生大于(例如，两倍于)外部供电电压的第二供电电压。该第二供电电压耦接到该功率检测电路内的稳压器，并且生成经调节的供电电压。带隙电路被耦接以接收该第二供电电压或该经调节的供电电压，这取决于该外部供电电压的水平。该带隙电路可生成用于该稳压器的基准电压，并且还可生成提供给该功率检测电路的比较器的一个或多个附加输出电压。比较器电路可继而将从该带隙电路接收的电压与该外部供电电压进行比较。
在一些实施方案中，功率检测电路的电压倍增器是开关电容电压倍增器。功率检测电路还可包括环形振荡器，该环形振荡器用于生成提供给开关电容倍增器的周期性信号，以便控制其中的各种开关的断开和闭合。
功率检测电路的一些实施方案包括电压监控电路，该电压监控电路本身包括低电压(LV)检测电路和极低电压(VLV)检测电路，其可与提供输出的VLV检测电路级联在一起。电压监控电路可被耦接以接收外部供电电压。在功率检测电路的操作期间，例如，在启动期间，VLV检测电路可输出处于第一状态的信号，以使第一开关闭合并且使第二开关断开。第一开关在闭合时将第二供电电压耦接到带隙电路。当来自VLV检测电路的输出信号处于第二状态时，第一开关断开并且第二开关闭合。第二开关在闭合时将经调节的供电电压耦接到带隙电路。
在一个实施方案中，带隙电路包括具有多个分支(包括基准电流分支和附加分支)的电流镜电路。带隙电路还包括斩波电路，该斩波电路被配置为对电流镜电路的各个分支(包括基准电流分支)执行斩波。根据所接收的时钟信号操作的序列发生器可生成序列，按该序列选择电流镜电路的各个分支。在一些实施方案中，由序列发生器接收的时钟信号可以是多相时钟信号。使用这种斩波技术，带隙电路可生成多个电压，包括提供给稳压器的基准电压。此外，由带隙电路生成的至少一个电压可通过滤波器(例如，陷波滤波器)输出，该滤波器用于使可能由斩波操作引入的任何纹波平滑。
带隙电路包括启动电路，该启动电路被实现为减少启动和恢复时间。启动电路可包括第一电流分支和第二电流分支。当第二(升压)供电电压小于特定的值时，第一电流分支可在任何时候处于活动状态。当外部供电电压初始超过电路中的晶体管的阈值电压时，可在启动或恢复期间激活第二电流分支一段有限的时间。有限的时间部分地由延迟元件强制执行，该延迟元件确定第二分支处于活动状态的持续时间。
如本文所公开的功率检测电路可用于需要高精度和高电源抑制比(PSRR)的供电电压非常低(例如，0.4伏，并且通常小于1.0伏)的应用中。电路的一些应用可包括(但不限于)上电复位电路、用于硬件安全保护的电压监控器以及可与功率管理电路一起使用的通用电压监控器。现在更详细地讨论功率检测电路的各种实施方案以及在其中实现的各种子电路。
功率检测电路：
现在转向图1，示出了功率检测电路的一个实施方案的示意图。图1的功率检测电路11被耦接以从其外部的源接收供电电压Vdd。Vdd的源可以在其上实现功率检测电路的集成电路管芯上，或者可以在其外部。此类源可包括另一个稳压器(与包括在功率检测电路11中的稳压器分开)、其他电源电路或者例如电池或其他源。
在所示的实施方案中，将Vdd提供给功率检测电路11的三个不同的子电路，即环形振荡器111、电压倍增器117和比较器119。所示的实施方案中的环形振荡器111被配置为生成提供给电压倍增器117的周期性信号(例如，时钟信号)。在本实施方案中，电压倍增器117是开关电容电压倍增器，其开关在电压倍增器117提供的时钟信号的控制下工作。使用电压倍增器117生成第二供电电压VddH。第二供电电压大于第一供电电压。例如，在一个实施方案中，电压VddH可以是Vdd的两倍。形成第二供电电压可为接收第二供电电压的其他电路的操作提供更多电压余量。
所示的实施方案中的功率检测电路11包括稳压器电路。如此处所示，稳压器是低压差(LDO)稳压器，并且包括放大器A1(其被耦接以接收VddH)、传输晶体管M1(其被耦接以在其源极端子上接收VddH)以及包括电阻器R1和电阻器R2的分压器。所示的实施方案中的分压器生成提供给放大器A1的非反相输入端的反馈电压(“反馈”)。从带隙电路113向放大器A1提供基准电压，这将在下文进一步详细讨论。放大器A1基于反馈电压和基准电压之间的差值生成误差信号。该误差信号被驱动到M1的栅极端子上，M1在本具体实施方案中是PMOS器件，但在本公开的范围内设想的其他实施方案中可以是NMOS。稳压器的输出是经调节的供电电压Vreg，其从图1的实施方案的M1的漏极端子提供。该经调节的供电电压被提供给至少一个比较器电路119，并且还可被提供给带隙电路113。
所示的实施方案中的带隙电路113可在操作期间接收两个不同供电电压中的一者，这取决于开关S1和开关S2的相应位置(断开或闭合)。当开关S1闭合(并且开关S2断开)时，带隙电路113从电压倍增器117接收VddH。当开关S2闭合(并且开关S1断开)时，带隙电路113接收经调节的供电电压Vreg。对这些开关的控制由电压监控电路114执行，并且具体地，由电压监控电路114生成并从电压监控电路114输出的控制信号来执行。
所示的实施方案中的电压监控电路114被耦接以接收外部供电电压Vdd，并且可基于其电流水平生成开关控制信号Sw_Ctrl。在所示的实施方案中，如果外部供电电压Vdd小于特定的值，则电压监控电路114可输出处于第一状态的开关控制信号，该第一状态使开关S1闭合，同时开关S2保持断开。在该开环配置中，带隙电路113被耦接以接收第二供电电压VddH。当外部供电电压Vdd超过特定的电压时，电压监控电路114可输出处于第二状态的开关控制信号，该第二状态使开关S2闭合，同时开关S1保持断开。因此，当S2闭合并且S1断开时，带隙电路113以闭环配置工作并接收经调节的供电电压Vreg。当带隙电路113在经调节的供电电压下工作时，由此生成的电压的精度可得到改善。此外，相对于电路(诸如带隙电路113和比较器119)的操作，该布置可允许改善PSRR。
所示的实施方案中的带隙电路113被布置成生成至少一个输出电压，并且也可生成附加的输出电压。如图1所示，从带隙电路113向放大器A1的反相输入端提供基准电压Vref。带隙电路113被进一步耦接为向比较电路(比较器119)提供一个或多个输出电压，以用于比较操作。在本实施方案中，比较器119被进一步耦接为接收外部供电电压Vdd，并且还接收经调节的供电电压Vreg作为电源。比较器119可将从带隙电路113接收的电压与外部供电电压Vdd进行比较，并且可生成被转发到例如功率管理单元或其他电路的比较结果。需注意，虽然此处仅示出了比较器119的一个实例，但在一些实施方案中可实现多个实例。另选地，在一些实施方案中，比较器119可包括在其中实现的多个电路，用于执行电压比较并基于其生成信号，以执行各种功率控制动作或以其他方式提供关于各种电源的操作的信息。
在启动操作期间，当外部供电电压Vdd升高时，电压监控电路可初始使开关S1闭合，同时保持开关S2断开。在Vdd达到由电压监控电路114确定的足够水平时，可改变来自电压监控电路114的输出信号的状态，以使开关S2闭合并且断开开关S1。可在供电电压显著下降之后，或响应于供电电压的特定的变化，进行类似的操作。例如，在一些应用中，功率检测电路11可耦接到可变电压轨，在系统操作期间可在该可变电压轨上改变供电电压(例如，为了提高性能，为了节能等)。因此，一些电压变化可以是可预测的，而在其他应用(例如，安全性)中，此类电压变化是不可预测的。因此，功率检测电路11的设计可考虑这些因素，以便确保跨多个电压以及跨供电电压的变化的稳定操作。
电压监控电路：
现在转向图2，示出了电压监控电路114的一个实施方案的示意图。在所示的实施方案中，电压监控器114包括两个电路，低电压(LV)检测器21和极低电压(VLV)检测器22。这两个电路按级联配置布置，其中VLV检测器22提供电压监控器114的输出信号CV_detect。
所示的实施方案中的VLV检测器22包括使用PMOS器件M2和NMOS器件M3实现的反相器电路。电路的输出节点耦接到下拉电阻器Rpd。同时，晶体管M2实现弱上拉。在初始启动期间(或在电压显著下降之后)，无法保证LV检测器21的输出并且因此无法保证VLV检测器22的输入处于特定的状态(更具体地，无法保证比较器Cmp1的输出)。因此，当外部供电电压Vdd非常低(例如，小于M2的源极-栅极阈值电压)时，下拉电阻器Rpd用于将CV_detect拉低。可进一步选择电阻器Rpd的电阻，使得即使当晶体管M2进入操作的亚阈值区时CV_detect也可被拉低。当外部供电电压小于特定的值时，该布置可保证电压监控器114输出逻辑0。
如图2所示，LV检测器21包括比较器Cmp1、包括电阻器R3和电阻器R4以生成用于比较的第一电压V1的分压器，以及包括晶体管M2和电阻器R5以生成用于比较的第二电压V2的另一电路支路。需注意，R4在此处被示出为可变电阻器，但也可以对该电阻器进行微调以便在V1处提供期望的电压。
在所示的实施方案中的LV检测器21被配置为将两个不同的电压V1(提供给比较器Cmp1的反相输入端)和V2(提供给比较器Cmp1的非反相输入端)进行比较。这些电压均随着Vdd升高而升高，尽管这些电压上升的特征不同。更具体地，V1可随着Vdd上升的线性函数上升，而V2则随着Vdd的非线性函数上升。当V2>V1时，Cmp1输出超过VLV检测器22中的晶体管M3的阈值电压的高电压。因此，M3被激活以将CV_detect节点拉低。随着Vdd升高，V2的电压曲线(以图形方式表示)倾向于变平。同时，V1继续随着Vdd线性上升。因此，在V1的水平达到或超过V2的点处，Cmp1输出等同于逻辑0的电压水平。这继而导致激活晶体管M2，从而将CV_detect拉高。因此，当在图1所示的电路的实施方案中实现电压监控器114时，CV_detect的逻辑1输出用作控制信号以将经调节的供电电压耦接到带隙电路，同时使升压供电电压(例如，VddH)断开连接。
带隙电路、启动电路和输出滤波器：
图3是可用于图1中示出的功率检测电路的各种实施方案中的带隙电路的一个实施方案的示意图。如果在产生电压时出现无源退化，并且在输出端使纹波最小化，则所示的实施方案中的带隙电路113结合使用斩波器稳定性。
在所示的实施方案中，带隙电路113包括电流镜电路33，该电流镜电路包括晶体管M31、M32和M33，这些晶体管被分别耦接到电阻器R31、R32和R33。在本具体实施方案中，包括M33的电路分支提供被镜像在其他电路分支中的基准电流。晶体管M35、M36和M37也各自在电路分支中的一者中实现。放大器A31包括耦接到三个分支中的两个分支的输入端。另外，双极型晶体管Q31和Q32也包括在带隙电路113中。所示的实施方案中的Q32的发射极被直接耦接到A31的反相输入端。A31的非反相输入端耦接到电阻器R35，该电阻器耦接到Q31的发射极。带隙电路113还包括电阻器R34、R36和R37，其中在一个具体实施方案中，R34和R36的值基本上相等。尽管R37在此处被示出为单个电阻器，但在一些实施方案中，R37可被实现为电阻梯，并且还是可调谐的。在此类实施方案中，该电阻梯可用作由带隙电路输出的附加电压的源极，包括用作比较的基础的各种阈值电压。
所示的实施方案中的斩波电路31跨电流镜电路的三个分支耦接。在序列发生器34的控制下执行分支的选择。在一个实施方案中，序列发生器34是零平均序列发生器，其提供随时间变化的相同概率，即所示的每一晶体管对(例如，M31和M35等)的晶体管彼此连接的时间基本上等量。这可允许均匀分布由于器件之间的不匹配而可能存在的误差。序列发生器34通过从多相时钟电路39接收的多相时钟信号进行操作。在操作期间，根据由序列发生器34生成的序列来选择各个分支。因此，在节点VBG上生成的带隙电压可能具有一些非期望的纹波。因此，该带隙电压被输入到滤波器36，该滤波器滤除纹波并在VBG_out上提供最终的输出电压。除了这是最终的输出电压之外，还可将存在于VBG_out上的电压作为基准电压Vref提供给图1所示的稳压器。该最终的输出电压中的任何剩余交流分量均可通过电容器C31分流到地。在一个实施方案中，滤波器36是开关电容滤波器，尽管其他实施方案可使用不同类型的滤波器。下文讨论开关电容滤波器的实施方案。
在操作期间，供电电压的波动可导致由带隙电路生成的电压的短时脉冲干扰，并且如果供电电压降至低于特定的限值，则甚至可导致完全关闭。因此，在本文所述的电路的许多应用中，恢复时间可能是重要因素。因此，带隙电路113包括混合启动电路310(或下文称为“启动电路”)。在短时脉冲干扰和其他电压波动可能被引入带隙电路113中的情况下，该电路可减少恢复时间。现在更详细地讨论启动电路的一个实施方案。
图4是在带隙电路的实施方案中实现的启动电路的一个实施方案的示意图以及示出了其操作的时序图。如本文所示的启动电路310可用于上文所述的带隙电路中，以及可使用此类启动电路的其他电路中。
所示的实施方案中的启动电路包括两个电流分支，第一电流分支包括晶体管M43，第二电流分支包括晶体管M44。第三电路分支包括电阻器R41和电阻器R42以及晶体管M41和晶体管M42。在所示的本实施方案中，M41的栅极端子耦接到上文所述的带隙电路的Vg节点，而M42的栅极端子耦接到同一电路的Vcp节点。虽然此处未示出，但Vcp节点耦接到偏置电压生成电路，该偏置电压生成电路生成用于该节点的电压。电阻器R42与电容器C41并联耦接在Vbg节点与接地之间。M42的栅极端子耦接到反相器Inv1的输出端，反相器Inv1的输出端继而被耦接以驱动M43的栅极端子。
(M44的)第二电流分支的控制由示意图右侧的电路执行。该部分包括电路分支，该电路分支包括晶体管M45、M46和M47以及电阻器R43。在本实施方案中，M46和M47的栅极端子被耦接以分别接收使能信号en1和使能信号en2，该使能信号en1和使能信号en2可由此处未示出的控制电路提供。反相延迟元件41和AND栅And1也是控制M44的电流分支的电路的一部分。
在所示的实施方案中的M45是PMOS晶体管，该PMOS晶体管具有耦接到接地节点的栅极端子，以及耦接到Vdd(其为图1至3的电路中的外部供电电压)的源极端子。当Vdd上升到高于源极-栅极阈值电压时，M45被激活并且耦接到其漏极端子(“s”)的节点被上拉。这直接向And1的一个端子提供逻辑1。同时，此时耦接到节点sb的另一个端子也是逻辑1，因此使And1使启动信号生效。当启动信号生效时，M44被激活。同时，只要Vbg的电压等同于逻辑0，Inv1的输出端就会激活M43。在M43和M44均处于活动状态的情况下，通过这些器件从节点Vg汲取电流。在经过延迟时间之后，节点sb从逻辑1翻转到逻辑0(因为延迟元件41是反相延迟元件)。因此，由于此时来自And1的输出降至等同于逻辑0的电压水平，M44被去激活，并且该分支不再汲取电流。然而，通过M44汲取电流的短暂周期可显著减少启动带隙电路的时间量，在一个实施方案中，启动电路310在该带隙电路中实现。可以在其他应用中实施和设想类似操作。
在电压下降的上下文中，前一段中所述的操作在图4的时序图中以图形方式示出。在Vdd已经下降并开始再次上升之后，节点s和节点sb均到达它们的值在逻辑上相等的点。这导致启动信号的生效，该启动信号保持这种状态直至已经过延迟时间。此后，sb下降，启动信号也下降。
继续另一个电流分支的操作，节点Vbg上的电压已升高至其等同于逻辑1的点。此后，反相器Inv1输出等同于逻辑0的电压，这导致M43被去激活，从而完成由启动电路310执行的启动操作。
图5是在带隙电路的实施方案中实现的开关电容滤波器的一个实施方案的示意图以及示出了其操作的时序图。在所示的实施方案中，开关电容滤波器36包括两个电容器C51和C52，这两个电容器各自耦接在滤波器的主部和接地节点之间。开关电容滤波器还包括开关S51、S52、S53和S54，这些开关在输入节点In与输出节点Out之间的信号路径中实现。根据时钟信号Clk_Chop操作开关。开关S51和开关S53在信号Φ1的第一阶段(例如，有源部分)期间闭合，而开关S52和开关S54在信号Φ1的第二阶段(例如，无源部分)期间闭合。
开关电容滤波器36的操作的效果在图5的底部的时序图中示出。开关控制信号Φ1在时钟信号Clk_Chop的每个高周期期间切换。输入电压上的纹波在此处被示出为锯齿波，而输出被示出为稳定的并且纹波被去除。
具有功率检测电路的IC:
图6为根据本公开的具有功率检测电路的IC的一个实施方案的框图。需注意，如图6所示的IC 60是为了进行示意性的说明而提供的简化示例，并非旨在进行限制。
所示的实施方案中的IC 60包括耦接到功率管理单元(PMU)63的功率检测电路11。继而，PMU 63耦接到两个功能电路块65，该功能电路块可实现几乎任何类型的电路。所示的实施方案中的PMU 63包括可实施各种功率管理功能的电路。此类功能可包括时钟门控、功率门控、根据性能状态变化的供电电压变化、上电复位等。此外，PMU 63可使用由功率检测电路11提供的信息以确定是否实施特定的功率控制动作。
操作方法：
图7是示出了用于操作功率检测电路的方法的一个实施方案的流程图。可使用图1所示的功率检测电路及其各种实施方案来执行如本文所述的方法700。本文未明确讨论但能够执行方法70的功率检测电路可落入本公开的范围内。
方法70开始于电压倍增器电路接收第一供电电压并且基于该第一供电电压生成第二供电电压，该第二供电电压大于该第一供电电压(方框705)。方法700还包括稳压器电路接收该第二供电电压并且生成经调节的输出电压(框710)。该方法继续以下步骤：响应于该第一供电电压低于第一阈值，向带隙电路提供该第二供电电压，此后，响应于该第一供电电压超过该第一阈值，向该带隙电路提供该经调节的供电电压并且中断向该带隙电路提供第二供电电压(方框715)。方法700还包括使用比较器电路将该经调节的供电电压与由该带隙电路提供的至少一个输出电压进行比较(方框720)。
如上所述的方法70是根据本公开的操作功率检测电路的一般化方法。可在包括上文讨论的功率检测电路的实施方案的系统或IC的启动期间执行完整的方法，或者响应于导致带隙电源从经调节的供电电压切换回第二(升压)供电电压的电压下降而执行完整的方法。此外，用于操作功率检测电路的实施方案内的各个电路的附加方法也可在如本文所述的方法700内或结合如本文所述的方法700来执行。下面讨论这些方法中的一些方法。
图8是示出了用于操作电压监控电路的方法的一个实施方案的流程图。可使用如本文所述的电压电路的各种实施方案以及本文未明确讨论但仍然落入本公开的范围内的实施方案来执行方法80。此外，虽然可以结合如本文所述的功率检测电路的操作来执行方法800，但也可以在其他应用中执行和设想方法800。
方法80开始于向包括低电压(LV)检测电路和极低电压(VLV)检测电路的电压监控电路提供第一(外部)供电电压(方框805)。该方法还包括当该第一供电电压小于第一阈值时，将该电压监控电路的输出信号(由该VLV电路提供)保持在失效状态，而不管从该LV检测电路的输出如何(方框810)。需注意，在一个实施方案中，LV检测电路和VLV检测电路按级联配置布置，其中LV检测电路将其输出信号提供给VLV检测电路。当第一供电电压低于特定的水平时，无法保证由LV检测电路提供的输出信号处于正确状态。因此，VLV检测电路被布置成使得即使当LV检测电路的输出信号因供电电压低而不处于正确状态时，VLV检测电路的输出信号也将处于正确状态。
当电压超过第一阈值时，基于从LV检测电路接收的输入，从VLV检测电路提供输出信号(方框815)。随着电压升高，其可最终超过第二阈值。当电压超过第二阈值时，基于从LV检测电路接收的输入，使来自VLV检测电路的输出信号生效(方框820)。
当在诸如图1所示的功率检测电路的实施方案中使用时，电压监控电路可控制用于确定向带隙电路提供哪个电源(例如，升压供电和经调节的供电)的开关。因此，可以实施和设想其中包括电压监控电路的方法实施方案，该电压监控电路控制开关以将电源耦接到带隙电路/从带隙电路解耦。
图9是示出了用于操作带隙电路的方法的一个实施方案的流程图。此处所示的方法90可与上文所述的带隙电路的各种实施方案一起使用。虽然可以在本文所公开的功率检测电路的上下文内执行操作方法，但是方法90(以及带隙电路本身)不限于此类应用。此外，本文未明确讨论但能够执行方法90的带隙电路的实施方案可落入本公开的范围内。
方法90开始于在带隙电路中在对应数量的电路分支中的每一者中生成多个电流(方框905)。在序列发生器的控制下使用斩波电路，方法90继续按序列选择电路分支中的各个电路分支(方框910)。各种电路分支可形成电流镜电路，其中一个分支形成基准电流。在操作期间，斩波操作可包括对基准电流分支进行斩波。
基于上述斩波操作，方法90还包括在带隙电路中生成一个或多个电压(方框915)。该方法还包括对由带隙电路生成的至少一个电压进行滤波以消除由斩波电路引起的纹波，并且从带隙电路输出该电压(方框920)。
图10是示出了启动电路的一个实施方案的操作的流程图。可使用上文所述的启动电路的各种实施方案来执行方法100。虽然可以在本文所公开的功率检测电路的上下文内执行操作方法，但该方法(以及电路本身)不限于此类应用。此外，能够执行方法100但本文未明确讨论的启动电路可落入本公开的范围内。
方法100包括在启动电路的第一分支中生成第一电流(方框105)。该方法还包括响应于外部供电电压超过晶体管阈值电压，在启动电路的第二分支中生成第二电流(方框110)。从两个电流分支提供电流可向启动电路所耦接到的电路提供额外电流，从而加速启动过程。方法100还包括在经过延迟时间之后，中断第二电流的生成。在提供给启动电路的至少一个带隙电路电压已超过阈值之后，可中断第一电流的生成。
示例性系统
接下来转向图11，其示出了系统150的一个实施方案的框图。在例示的实施方案中，该系统150包括耦接至外部存储器158的集成电路10的至少一个实例。该集成电路10可包括耦接至外部存储器158的存储器控制器。该集成电路10耦接到一个或多个外围设备154、以及外部存储器158。还提供了向集成电路10供应供电电压并且向存储器158和/或外围设备154供应一个或多个供电电压的电源156。在一些实施方案中，可包括集成电路10的多于一个实例(也可包括多于一个外部存储器158)。
根据系统150的类型，外围设备154可包括任何期望的电路。例如，在一个实施方案中，系统150可以是移动设备(例如个人数字助理(PDA)、智能电话等)，并且外围设备154可包括用于各种类型的无线通信的设备，诸如WiFi、蓝牙、蜂窝、全球定位系统等。外围设备154还可包括附加存储装置，该附加存储装置包括RAM存储装置、固态存储装置或磁盘存储装置。外围设备154可包括用户界面设备诸如显示屏，该用户界面设备包括触摸显示屏或多触摸显示屏、键盘或其他输入设备、麦克风、扬声器等。在其他实施方案中，系统150可以是任何类型的计算系统(例如，台式个人计算机、膝上型电脑、工作站、平板电脑等)。
IC 10和/或外围设备154的各种实施方案可包括如上所述的功率检测电路。此外，上述功率检测电路的多个实例(及其各种实施方案)可在系统150内实现。
外部存储器158可包括任何类型的存储器。例如，外部存储器158可以是SRAM、动态RAM(DRAM)(诸如同步DRAM(SDRAM))、双数据速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM等。该外部存储器158可包括存储器设备被安装到的一个或多个存储器模块，诸如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)等。
一旦充分了解了上面的公开，许多变型和修改对于本领域的技术人员而言将变得显而易见。本公开旨在使以下权利要求书被阐释为包含所有此类变型和修改。

Claims (20)

1.一种电路，包括：
电压倍增器电路，所述电压倍增器电路被耦接以接收第一供电电压并且被配置为生成大于所述第一供电电压的第二供电电压；
稳压器电路，所述稳压器电路被耦接以接收所述第二供电电压，并且被配置为提供经调节的输出电压；
带隙电路，所述带隙电路被耦接以在第一开关闭合时接收所述第二供电电压，并且被耦接以在第二开关闭合时接收所述经调节的供电电压，其中所述带隙电路被配置为生成提供给所述稳压器电路的基准电压；以及
比较器，所述比较器被配置为将所述经调节的供电电压与由所述带隙电路生成的一个或多个输出电压进行比较。
2.根据权利要求1所述的电路，其中所述电压倍增器是开关电容电压倍增器，并且其中所述电路还包括环形振荡器，所述环形振荡器被配置为生成时钟信号并且将所述时钟信号提供给所述电压倍增器。
3.根据权利要求1所述的电路，还包括电压监控电路，所述电压监控电路被耦接以接收所述第一供电电压并且被配置为基于所述第一供电电压的电压水平使所述第一开关或所述第二开关中的一者闭合。
4.根据权利要求3所述的电路，其中所述电压监控电路被配置为响应于所述第一供电电压低于第一阈值水平而输出处于第一状态的开关控制信号，并且还被配置为响应于所述第一供电电压高于所述第一阈值水平而输出处于第二状态的所述控制信号，其中所述第一开关被配置为响应于所述开关控制信号的所述第一状态而闭合，并且其中所述第二开关被配置为响应于所述开关控制信号的所述第二状态而闭合。
5.根据权利要求4所述的电路，其中所述电压监控电路包括第一电压检测器电路和第二电压检测器电路，所述第二电压检测器电路被耦接以从所述第一电压检测器电路接收输出信号。
6.根据权利要求5所述的电路，其中所述第二电压检测器电路被配置为当所述第一供电电压低于第二阈值水平时输出处于所述第一状态的所述开关控制信号，而不管从所述第一电压检测器电路接收的所述输出信号如何，并且还被配置为当所述第一供电电压高于所述第二阈值时，取决于来自所述第一电压检测器电路的所述输出信号，输出处于所述第一状态或所述第二状态的所述开关控制信号。
7.根据权利要求1所述的电路，其中所述带隙电路包括滤波器，所述滤波器被耦接以提供由所述带隙电路生成的输出电压。
8.根据权利要求1所述的电路，其中所述带隙电路包括：
具有多个分支的电流镜电路；
斩波电路；以及
序列发生器，所述序列发生器被配置为使所述斩波电路按序列选择所述多个分支中的每一个分支。
9.根据权利要求1所述的电路，其中所述带隙电路包括启动电路，所述启动电路被配置为：
响应于所述带隙电路的输出电压降至低于第一阈值电压，生成第一电流；
响应于所述第一供电电压超过晶体管阈值电压，生成第二电流；以及
在发起生成所述第二电流之后的延迟时间中断生成所述第二电流。
10.一种方法，包括：
电压倍增器电路接收第一供电电压并且基于所述第一供电电压生成第二供电电压，所述第二供电电压大于所述第一供电电压；
稳压器电路接收所述第二供电电压并且生成经调节的输出电压；
响应于所述第一供电电压低于第一阈值，向带隙电路提供所述第二供电电压；
响应于所述第一供电电压超过所述第一阈值，向所述带隙电路提供所述经调节的供电电压，并且中断向所述带隙电路提供所述第二供电电压；
使用比较器电路将所述经调节的供电电压与由所述带隙电路提供的至少一个输出电压进行比较。
11.根据权利要求10所述的方法，还包括：
电压监控电路接收所述第一供电电压；
电压监控器响应于所述第一供电电压低于所述第一阈值而激活第一开关并且保持第二开关失活；
所述电压监控器响应于所述第一供电电压处于等于或大于所述第一阈值电压的水平而激活所述第二开关并且保持所述第一开关失活。
12.根据权利要求10所述的方法，还包括所述带隙电路中的滤波器对由所述带隙电路生成的所述至少一个输出电压执行滤波操作。
13.根据权利要求10所述的方法，还包括：
在所述带隙电路中生成多个电流，所述多个电流中的每一个电流在所述带隙电路的多个分支中的对应的一个分支中生成；
使用斩波电路按由序列发生器确定的序列选择所述多个分支中的每一个分支。
14.根据权利要求10所述的方法，还包括：
响应于所述带隙电路的输出电压降至低于第一阈值电压，在启动电路中生成第一电流；
响应于所述第一供电电压超过晶体管阈值电压，在所述启动电路中生成第二电流；以及
在发起生成所述第二电流之后的延迟时间中断生成所述第二电流。
15.一种集成电路，包括：
功率管理电路；以及
功率检测电路，所述功率检测电路耦接到所述功率管理电路，其中所述功率检测电路包括：
电压倍增器，所述电压倍增器被耦接以接收外部供电电压并且被配置为生成幅度大于所述外部供电电压的升压供电电压；
稳压器，所述稳压器被耦接以接收所述升压供电电压并且被配置为输出经调节的供电电压；
带隙电路，所述带隙电路被配置为生成至少一个输出电压并且还被配置为生成提供给所述稳压器的基准电压，其中所述带隙电路被耦接以分别取决于第一开关或第二开关是否闭合来接收所述外部供电电压或所述经调节的供电电压中的一者；以及
比较器电路，所述比较器电路被配置为将所述经调节的供电电压与所述至少一个输出电压进行比较；
其中所述功率管理电路被配置为响应于所述比较器电路指示所述经调节的供电电压小于所述至少一个输出电压而执行功率控制动作。
16.根据权利要求15所述的集成电路，其中所述功率检测电路包括电压监控电路，所述电压监控电路被耦接以接收所述外部供电电压，其中所述电压监控电路被配置为：
响应于确定所述外部供电电压的当前值小于第一阈值，使所述第一开关闭合并且使所述第二开关断开；以及
响应于确定所述外部供电电压的所述当前值等于或大于所述第一阈值，使所述第二开关闭合并且使所述第一开关断开。
17.根据权利要求15所述的集成电路，其中所述带隙电路包括：
具有多个分支的电流镜电路；
斩波电路；以及
序列发生器，所述序列发生器被配置为使所述斩波电路按序列选择所述多个分支中的每一个分支。
18.根据权利要求15所述的集成电路，其中所述带隙电路包括启动电路，所述启动电路被耦接以接收所述外部供电电压和所述升压供电电压，其中所述启动电路被配置为：
响应于所述外部供电电压降至低于第一阈值电压，在所述启动电路的第一分支中生成第一电流；
响应于所述外部供电电压超过晶体管阈值电压，在所述启动电路的第二分支中生成第二电流；以及
在发起生成所述第二电流之后的延迟时间中断生成所述第二电流。
19.根据权利要求15所述的集成电路，其中所述带隙电路包括开关电容滤波器，所述开关电容滤波器被耦接以提供来自所述带隙电路的所述至少一个输出电压。
20.根据权利要求15所述的集成电路，其中所述电压倍增器是开关电容电压倍增器电路，并且其中所述功率检测电路还包括环形振荡器，所述环形振荡器被配置为生成周期性信号并向所述电压倍增器提供所述周期性信号。
CN202080017034.5A 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路 Active CN113508353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410287533.6A CN118092564A (zh) 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/288,253 US10928846B2 (en) 2019-02-28 2019-02-28 Low voltage high precision power detect circuit with enhanced power supply rejection ratio
US16/288,253 2019-02-28
PCT/US2020/019464 WO2020176399A1 (en) 2019-02-28 2020-02-24 Low voltage high precision power detect circuit with enhanced power supply rejection ratio

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410287533.6A Division CN118092564A (zh) 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路

Publications (2)

Publication Number Publication Date
CN113508353A CN113508353A (zh) 2021-10-15
CN113508353B true CN113508353B (zh) 2024-04-05

Family

ID=70057238

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410287533.6A Pending CN118092564A (zh) 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路
CN202080017034.5A Active CN113508353B (zh) 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410287533.6A Pending CN118092564A (zh) 2019-02-28 2020-02-24 具有增强的电源抑制比的低电压高精度功率检测电路

Country Status (4)

Country Link
US (3) US10928846B2 (zh)
CN (2) CN118092564A (zh)
DE (1) DE112020001014T5 (zh)
WO (1) WO2020176399A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225804A1 (de) * 2015-12-17 2017-06-22 Dialog Semiconductor (Uk) Limited Spannungsregler mit Impedanzkompensation
KR102627594B1 (ko) * 2018-09-18 2024-01-22 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
JP7268399B2 (ja) * 2019-02-27 2023-05-08 富士通株式会社 電源回路及び電子装置
KR20210140950A (ko) * 2020-05-14 2021-11-23 삼성전기주식회사 스타트업 회로 및 밴드갭 레퍼런스 회로
US11137787B1 (en) * 2020-08-28 2021-10-05 Apple Inc. High-precision and high-bandwidth comparator
KR102602246B1 (ko) * 2020-09-01 2023-11-13 삼성에스디아이 주식회사 비교기 회로 및 이를 포함하는 스위치 제어 장치
CN113220060B (zh) * 2021-04-30 2022-08-09 深圳市国微电子有限公司 高电源抑制比的带隙基准电路和电子设备
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
TWI791284B (zh) * 2021-09-13 2023-02-01 新唐科技股份有限公司 低壓降穩壓器與使用其的電路系統
US11496126B1 (en) * 2021-10-06 2022-11-08 Psemi Corporation Circuits and methods for leakage reduction in MOS devices
US20230121936A1 (en) * 2021-10-15 2023-04-20 Dell Products L.P. Method and system to extend cmos battery life
US20230315138A1 (en) * 2022-03-30 2023-10-05 Renesas Electronics America Inc. Voltage reference with chopper circuit
US11829171B1 (en) * 2022-06-20 2023-11-28 Key Asic Inc. Bandgap module and linear regulator

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440254A (en) * 1992-10-20 1995-08-08 Exar Corporation Accurate low voltage detect circuit
US7157892B1 (en) * 2005-11-28 2007-01-02 Micrel, Incorporated Robust ramp controlled enable for voltage regulator
CN102622026A (zh) * 2011-01-25 2012-08-01 飞思卡尔半导体公司 电压调节电路及相关操作方法
CN104718698A (zh) * 2012-08-15 2015-06-17 天工方案公司 与用于射频功率放大器的控制器相关的系统、电路和方法
US9086434B1 (en) * 2011-12-06 2015-07-21 Altera Corporation Methods and systems for voltage reference power detection
CN105960617A (zh) * 2014-02-05 2016-09-21 苹果公司 分路集成稳压器
CN106505861A (zh) * 2015-09-04 2017-03-15 电力集成公司 功率转换器中的输入与输出过电压保护

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1154032C (zh) * 1999-09-02 2004-06-16 深圳赛意法微电子有限公司 预调节器、产生参考电压的电路和方法
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
JP2005128939A (ja) 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
US7148742B2 (en) * 2004-07-07 2006-12-12 Micron Technology, Inc. Power supply voltage detection circuitry and methods for use of the same
FR2881537B1 (fr) * 2005-01-28 2007-05-11 Atmel Corp Regulateur cmos standard a bas renvoi, psrr eleve, bas bruit avec nouvelle compensation dynamique
US7298221B2 (en) * 2005-02-22 2007-11-20 Integrated Device Technology, Inc. Phase-locked loop circuits with current mode loop filters
US7511567B2 (en) * 2005-10-06 2009-03-31 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Bandgap reference voltage circuit
US20080074173A1 (en) * 2006-09-25 2008-03-27 Avid Electronics Corp. Current source circuit having a dual loop that is insensitive to supply voltage
US20080129271A1 (en) 2006-12-04 2008-06-05 International Business Machines Corporation Low Voltage Reference System
JP2009098801A (ja) 2007-10-15 2009-05-07 Toshiba Corp 電源回路及びそれを用いた内部電源電圧発生方法
US7982550B1 (en) * 2008-07-01 2011-07-19 Silicon Laboratories Highly accurate temperature stable clock based on differential frequency discrimination of oscillators
US8136987B2 (en) * 2008-12-31 2012-03-20 Intel Corporation Ratio meter for temperature sensor
WO2014169145A1 (en) * 2013-04-10 2014-10-16 Setpoint Medical Corporation Closed-loop vagus nerve stimulation
US8638084B1 (en) * 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
US8791679B2 (en) * 2011-03-31 2014-07-29 Fairchild Semiconductor Corporation Self-sustaining, high voltage tolerant power supply
US8824903B2 (en) * 2011-07-12 2014-09-02 Mellanox Technologies Denmark Aps Optical receiver/transmitter with circuit for determining modulation amplitude
US8674751B2 (en) * 2012-04-16 2014-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Reference generation in an integrated circuit device
EP2696500B1 (en) * 2012-08-09 2019-04-24 ams AG Oscillator circuit and method for generating an oscillator signal
JP6048289B2 (ja) * 2013-04-11 2016-12-21 富士通株式会社 バイアス回路
US9800094B2 (en) * 2014-05-14 2017-10-24 The Penn State Research Foundation Low power nanoelectronics
US9158320B1 (en) * 2014-08-07 2015-10-13 Psikick, Inc. Methods and apparatus for low input voltage bandgap reference architecture and circuits
US10386879B2 (en) 2015-01-20 2019-08-20 Taiwan Semiconductor Manufacturing Company Limited Bandgap reference voltage circuit with a startup current generator
US10310580B2 (en) * 2015-10-09 2019-06-04 Sandisk Technologies Llc Voltage level detection and analog circuit arrangements for memory systems
US9665116B1 (en) * 2015-11-16 2017-05-30 Texas Instruments Deutschland Gmbh Low voltage current mode bandgap circuit and method
CN111816610A (zh) * 2015-12-14 2020-10-23 电路种子有限责任公司 场效应晶体管
US9740225B1 (en) * 2016-02-24 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Low dropout regulator with replica feedback frequency compensation
DE102016109118A1 (de) * 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser
US10726881B1 (en) * 2019-04-08 2020-07-28 Texas Instruments Incorporated Supply voltage clamping for improved power supply rejection ratio

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440254A (en) * 1992-10-20 1995-08-08 Exar Corporation Accurate low voltage detect circuit
US7157892B1 (en) * 2005-11-28 2007-01-02 Micrel, Incorporated Robust ramp controlled enable for voltage regulator
CN102622026A (zh) * 2011-01-25 2012-08-01 飞思卡尔半导体公司 电压调节电路及相关操作方法
US9086434B1 (en) * 2011-12-06 2015-07-21 Altera Corporation Methods and systems for voltage reference power detection
CN104718698A (zh) * 2012-08-15 2015-06-17 天工方案公司 与用于射频功率放大器的控制器相关的系统、电路和方法
CN105960617A (zh) * 2014-02-05 2016-09-21 苹果公司 分路集成稳压器
CN106505861A (zh) * 2015-09-04 2017-03-15 电力集成公司 功率转换器中的输入与输出过电压保护

Also Published As

Publication number Publication date
CN113508353A (zh) 2021-10-15
WO2020176399A1 (en) 2020-09-03
DE112020001014T5 (de) 2022-01-20
US20200278713A1 (en) 2020-09-03
CN118092564A (zh) 2024-05-28
US11841726B2 (en) 2023-12-12
US20210247793A1 (en) 2021-08-12
US20240168508A1 (en) 2024-05-23
US10928846B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
CN113508353B (zh) 具有增强的电源抑制比的低电压高精度功率检测电路
US20160282889A1 (en) Linear and non-linear control for digitally-controlled low-dropout circuitry
US10866606B2 (en) Methods and apparatuses for multiple-mode low drop out regulators
EP3410251B1 (en) Voltage regulator with load current prediction and method therefor
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
US20150042296A1 (en) Voltage regulator soft start
KR20170110669A (ko) 저전압 검출 및 성능 스로틀링
JP2004133800A (ja) 半導体集積回路装置
JP2021507379A (ja) デュアルループ適応ｌｄｏ電圧レギュレータ
US11287839B2 (en) Dual loop LDO voltage regulator
US20220345040A1 (en) Hysteretic Current Control Switching Power Converter with Clock-Controlled Switching Frequency
US9922699B1 (en) Adaptive diode sizing techniques for reducing memory power leakage
CN110730935A (zh) 级联ldo稳压器
US10903822B2 (en) Integrated oscillator
US11296599B1 (en) Analog supply generation using low-voltage digital supply
US7157894B2 (en) Low power start-up circuit for current mirror based reference generators
CN114518485B (zh) 稳压器压差检测
US10903741B1 (en) Regulated power converter with adiabatic charge pump
US11476817B2 (en) Low-power and area-efficient gain-bandwidth tripler amplifier
US20190379363A1 (en) PTAT Ring Oscillator Circuit
US10191086B2 (en) Power detection circuit
US20230273660A1 (en) Electronic circuit for outputting voltage based on a plurality of input voltages
US11038413B2 (en) Power converter with overshoot compensation for a switching device
US8994355B2 (en) DC-DC down-converter with time constant comparison regulation system
JPWO2013128802A1 (ja) 電圧検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant