JP2021507379A - デュアルループ適応ｌｄｏ電圧レギュレータ - Google Patents

Abstract

電圧レギュレータ回路を開示する。一実施形態では、低ドロップアウト（ＬＤＯ）電圧レギュレータは、電圧ループと電流ループとを含む。電流ループは、ＬＤＯ電圧レギュレータの出力ノードに連結され、ＰＭＯＳトランジスタによって実装されたソースフォロワを含む。電流ループはまた、電流ループの第１の分岐部と電流ループの第２の分岐部との間に連結された電流ミラーも含む。ソースフォロワは電流ループの第２の分岐部内に実装される。電圧ループは、出力ノードに連結された反転入力と、基準電圧を受け取るために連結された非反転入力と、を有する増幅器回路を含む。増幅器の出力部は、電流ミラーのＰＭＯＳトランジスタのゲート端子に連結される。

Description

本開示は、電子回路に関し、より具体的には、電圧レギュレータ回路に関する。

電圧レギュレータは一般的に、特定の回路に所望の電圧を提供するために多種多様な回路において使用されている。この目的のためには、様々な用途に適合する多種多様な電圧レギュレータ回路が利用可能である。利用可能な電源電圧が、給電される回路のための適正値を上回る多数の多様な用途において、線形電圧レギュレータが使用されている。線形電圧レギュレータは、したがって、受電した電源電圧を下回る電圧を出力することができる。

いくつかの線形電圧レギュレータは、段として実装されることができる。各段は、（例えば、外部ソースから）供給された入力電圧に基づく出力電圧の生成に寄与することができる。これらの段は、各段の出力に連結されたコンデンサで互いに連結されてもよい。これらのコンデンサは、各段で出力された電圧を安定化させることができる。集積回路（ＩＣ）上に実装される電圧レギュレータにおいては、所与の電圧レギュレータの段の出力部に、ＩＣの外部（例えば、プリント回路基板、又はＰＣＢ上）に実装されたコンデンサに連結するための外部接続を設けることができる。

電圧レギュレータ回路を開示する。一実施形態では、低ドロップアウト（ＬＤＯ）電圧レギュレータは、電圧ループと電流ループとを含む。電流ループは、ＬＤＯ電圧レギュレータの出力ノードに連結され、ＰＭＯＳトランジスタによって実装されたソースフォロワを含む。電流ループはまた、電流ループの第１の分岐部と電流ループの第２の分岐部との間に連結された電流ミラーも含む。ソースフォロワは、電流ループの第２の分岐部内に実装されている。電圧ループは、出力ノードに連結された反転入力と、基準電圧を受け取るために連結された非反転入力と、を有する増幅器回路を含む。増幅器の出力部は、電流ミラーのＰＭＯＳトランジスタのゲート端子に連結される。

一実施形態では、ＬＤＯ電圧レギュレータを動作させる方法は、負荷回路に提供される電流量を電流ループにより制御することと、出力電圧を電圧ループにより制御することと、を含む。電流ループは、電圧レギュレータ出力に安定性を加えつつ、変動を迅速に検知し、それによって負荷電流を迅速に調整することができるように設計されている。電圧ループは、出力電圧を微調整する低速電圧フィードバックループであり、高利得のために最適化されている。電圧ループは、安定性を更に向上させるため、その応答が十分低速であるように設計されてもよい。

集積回路として実装される電力管理ユニット（ＰＭＵ）もまた開示される。それは多数の回路ブロックを含んでもよく、そのうちの少なくとも１つは、本明細書で論じるＬＤＯ電圧レギュレータを備える（本明細書で論じるＬＤＯ電圧レギュレータの複数のインスタンスを有する実施形態もまた想到される）。上記に論じたＬＤＯ電圧レギュレータは、外部コンデンサを使用せずに実装することができるので、外部コンデンサ接続を伴う単一のインスタンスではなく、複数のインスタンスをチップ上に分散することができる。回路ブロックには、制御及び電力回路を含むことができ、それが実装されるシステムの様々な電圧領域に電力を分配するように連結され得る。
下記の詳細な説明は、以下に簡単に記載する添付の図面を参照する。

電圧レギュレータ回路の一実施形態の概略図である。 集積回路の一実施形態のブロック図である。 電圧レギュレータを動作させる方法の一実施形態のフロー図である。 例示的なシステムの一実施形態のブロック図である。

本明細書に開示する実施形態は、様々な修正及び代替形態の余地があるが、例示の目的で特定の実施形態を図面に示し、本明細書で詳細に説明する。しかしながら、図面及びその詳細な説明は、特許請求の範囲を開示する特定の形態に限定することを意図するものではないことを理解されたい。逆に、本出願は、添付の特許請求の範囲に規定されるような、本出願の開示の趣旨及び範囲に属する全ての修正、均等物、及び代替物を対象として含むことを意図している。

本開示は、「一実施形態」、「特定の実施形態」、「いくつかの実施形態」、「様々な実施形態」、又は「ある実施形態」への言及を含む。「一実施形態では」、「特定の実施形態では」、「いくつかの実施形態では」、「様々な実施形態では」又は「ある実施形態では」という語句表現は、必ずしも同一の実施形態を指すわけではない。特定の機能、構造、又は特性は、本開示と首尾一貫したいずれかの適切な方式で組み合わされてもよい。

本開示内で、（「ユニット」、「回路」、他の構成要素などと様々に呼ばれることがある）様々な実在物は、１つ以上のタスク又は動作を実施するように「構成されている（configured）」ものとして記述又は主張されることがある。［１つ以上のタスクを実施する］ように構成されている［実在物］というこの表現は、本明細書では構造（すなわち、電子回路など、物理的なもの）を指すために使用される。より具体的には、この表現は、この構造が動作中に１つ以上のタスクを実施するように配置されたことを示すために使用される。構造は、その構造が現在動作していない場合でも、何らかのタスクを実施する「ように構成されている」と述べられることがある。「クレジットを複数のプロセッサコアに分配するように構成されたクレジット分配回路」は、例えば、対象の集積回路が現在使用されていない（例えば、電源がそれに接続されていない）場合でも、動作中にこの機能を実行する回路を有する集積回路を対象として含むことを意図している。このように、何らかのタスクを実施する「ように構成されている」ものとして記述又は説明されるエンティティは、デバイス、回路、そのタスクを実現するように実行可能なプログラム命令を記憶したメモリなど、物理的なものを指す。この句は、本明細書では無形のものを指すためには使用されない。

「〜ように構成されている」という用語は、「〜ように構成可能な」を意味することを意図していない。例えば、プログラムされていないＦＰＧＡは、プログラミング後に特定の機能を実行する「ように構成可能」であり得るが、その機能を実行する「ように構成されている」とは見なされないであろう。

添付の請求項において、ある構造が１つ以上のタスクを実行する「ように構成されている」と説明することは、その請求項要素について米国特許法第１１２条（ｆ）を援用しないことを明示的に意図している。したがって、出願された本出願中の請求項のいずれも、ミーンズプラスファンクション要素を有するものとして解釈されることを意図していない。出願人が審査過程中に１１２条（ｆ）を援用することを望む場合、それは、［機能を実行する］「ための手段」という構成体を使用して請求項要素を説明することになる。

本明細書で使用する「〜に基づいて」という用語は、判定に影響を及ぼす１つ以上の要因を記述するために使用される。この用語は、追加の要因が判定に影響を及ぼすことがある可能性を除外しない。すなわち、判定は、指定された要因のみに基づくか、又は、指定された要因並びに他の指定されていない要因に基づき得る。「Ｂに基づいてＡを判定する」という語句を検討する。この語句により、Ｂは、Ａを判定するために使用される要因、又はＡの判定に影響を及ぼす要因であることが特定される。この語句は、Ａの判定が、Ｃなど、何らかの他の要因にも基づくこともあることを除外しない。この語句は、ＡがＢのみに基づいて判定される実施形態も対象として含むことを意図している。本明細書で使用するとき、「〜に基づいて」という語句は、「〜に少なくとも部分的に基づいて」という語句と同義である。

本明細書で使用するとき、語句「それに応じて」は、効果をトリガする１つ以上の要因を説明する。この語句は、追加の要因が効果に影響を及ぼす、又は別の方法で効果をトリガすることがある可能性を除外しない。すなわち、効果は、これらの要因のみに応じてもよいし、指定された要因並びに他の指定されていない要因に応じてもよい。「Ｂに応じてＡを実行する」という語句を検討する。この語句により、Ｂは、Ａの実行をトリガする要因である。この語句は、Ａの実行が、Ｃなど、他の要因にも応じ得ることを除外しない。この語句はまた、ＡがＢに応じてのみ実行される実施形態を対象として含むことも意図する。

本明細書で使用されるとき、「第１の」、「第２の」等の用語は、名詞の前に付くラベルとして使用され、特に言及しない限り、あらゆる種類の順序（例えば、空間的、時間的、論理的、等）を含意しない。例えば、８個のレジスタを有するレジスタファイルにおいて、「第１のレジスタ」及び「第２のレジスタ」という用語は、例えば、論理レジスタ０及び１だけを指すのではなく、８つのレジスタのうちのいずれか２つを指すために使用され得る。

特許請求の範囲で使用されるとき、用語「又は」は、包括的論理和として使用され、排他的論理和として使用されない。例えば、語句「ｘ、ｙ、又はｚのうちの少なくとも１つ」は、ｘ、ｙ、及びｚのいずれか１つ、並びにこれらの任意の組み合わせを意味する。

以下の説明では、開示する実施形態の完全な理解を提供するために、数多くの具体的な詳細を説明する。しかし、開示する実施形態の態様は、これらの具体的な詳細が無くても実施され得ることを当業者は理解するはずである。いくつかの例では、開示の実施形態が不明瞭となることを避けるため、周知の回路、構造、信号、コンピュータプログラム命令、及び技法は詳細に示されていない。

図１を参照すると、電圧レギュレータ回路の一実施形態の概略図が示されている。図示する実施形態における電圧レギュレータ１００は、外部ソース（ＶＤＤ）から電圧を受け取り、出力電圧を、出力ノード（ＶＬＤＯ）上の負荷に提供するように連結された低ドロップアウト（ＬＤＯ）電圧レギュレータである。

図示する実施形態では、電圧レギュレータ１００は、ＰＭＯＳトランジスタＭＰ１を介して互いに連結された、電圧ループと電流ループを含む。電圧ループは増幅器Ａ_vを含み、増幅器Ａ_vの出力（ノードＶｓｅｔ）は、ＭＰ１のゲート端子に連結されている。Ａｖの反転入力は出力ノードＶＬＤＯに連結され、非反転入力は基準電圧Ｖ_Refを受け取るように連結されている。

電圧レギュレータ１００の電流ループはＭＰ１も含み、ＭＰ１はソースフォロワ構成で接続されている（したがって、出力ノードＶＬＤＯはＭＰ１のソースに連結されている）。図示するソースフォロワ構成により、電圧レギュレータ１００の出力は低インピーダンスとなる。電流ループはまた、トランジスタＭＰ２及びＭＰ３を用いて実装された電流ミラーとバイアストランジスタも含む。電流ミラー回路は、ＭＰ２及びＭＰ３を通るそれぞれの電流間の１対Ｎの電流関係を実装することができる（すなわち、ＭＰ３を通る電流は、ＭＰ２を通る電流のＮ倍であり、Ｎは任意の好適な値である）。バイアストランジスタは、ゲート端子でバイアス電圧Ｖ_bを受け取るように連結されたＮＭＯＳデバイスＭＮ１を用いて実装される。電流ループは、２つの別個の分岐部、例えば、バイアストランジスタＭＮ１を含む第１の分岐部と、ＭＰ１を用いて実装されているソースフォロワを含む第２の分岐部とを用いて実装されていると考えることができる。電流ミラー（より具体的には、ＭＰ２及びＭＰ３のゲート端子）とバイアス電圧ノードＶ_bs、第１の分岐部と第２の分岐部とが連結されることによってループが閉鎖される。電流ループのトランジスタＭＰ２は、電流ミラーのダイオード連結デバイスであり、第１の分岐部内に実装される。電流ループのトランジスタＭＰ３は、第２の分岐部内に実装される。

電圧レギュレータ１００はまた、バイアス電流源Ｉ_bと一対のバイアス抵抗器Ｒ_b1及びＲ_b2とを含む。バイアス電流源及びバイアス抵抗器Ｒ_b1は、いずれもバイアス電圧ノードＶ_bsに連結される。第２のバイアス抵抗器は、ＶＤＤとＭＰ２及びＭＰ３のゲート端子との間に連結される。

抵抗器Ｒ_L及びコンデンサＣ_Lは、電圧レギュレータ１００に連結された負荷回路の抵抗及びキャパシタンスをそれぞれ表す。

図示した実施形態における電圧ループは、ＶＬＤＯに供給される出力電圧を微調整する低速の電圧フィードバックループである。図示した実施形態における電圧ループの設計は、高利得のために最適化されたものである。更に、電圧ループは、回路の全体的な安定性を向上させるために十分低速であるように設計することができる。典型的には、増幅器の出力は低速に応答し、Ｖｓｅｔノードに存在する電圧は、通常、非常に低速に変化するＤＣ電圧である。ここには示していないが、いくつかの実施形態は、安定性を更に向上させるために、Ｖｓｅｔノードにキャパシタンスを追加してもよい。

図示した実施形態における電流ループは、出力部において迅速に検知し、それにしたがって負荷電流を調節することができる電流フィードバックループである。このループは、負荷の変動に十分速く応答するための高速に最適化されている。こうした能力は、更に、電圧ループの機能と共に、安定した出力電圧を維持するのに有用であり得る。電圧ループ及び電流ループの両方を含むこうした設計の結果、負荷回路の変動する状態への応答性を高速化するとともに安定性の向上を可能とすることができる。したがって、本明細書に示される設計は、多種多様な負荷回路に適応可能であり得る。これにより、特定の種類又は設計の負荷回路に対して電圧レギュレータをチューニングする必要性が軽減され得る。

図示する実施形態における電圧レギュレータ１００の設計は、負荷適応機構を実装するものである。電流ミラーにおいてダイオード連結デバイスＭＰ２は負荷電流を検知する（ＭＰ２を通る電流は、Ｉ_L／Ｎとして表すことができ、このときＩ_Lは負荷電流であり、ＮはＭＰ２に対するＭＰ３の電流比である）。トランジスタＭＮ１の両端間のゲートソース電圧（Ｖ_gs）は、ＭＰ２を通る電流に応じて変化することができ、したがってバイアス電圧Ｖ_bsはそれに応じて変化することができる。負荷電流が高位にあると、ＭＮ１の両端間のゲートソース電圧と同様に、ＭＰ２を通る電流は高位となる。しかし一方、ＭＮ１を通る電流及び電圧Ｖ_bsは低位にある。逆に、ＭＰ２を通る電流が低位にあると、ＭＮ１の両端間のゲートソース電圧もまた低位となる。一方、Ｖ_bsにおけるバイアス電圧及びＭＰ１を通る電流はいずれも高位にある。一般的に言えば、電流ループ内の電流は、負荷回路によって引き出される電流に応じて、第１の分岐部（ＭＮ１を含む）と第２の分岐部（ＭＰ１を含む）との間で割り振られることができる。

図１に示す回路は例示的であり、限定的であることを意図するものではないことに留意されたい。対照的に、本開示の範囲内に属する限り、図１に示す回路を変形することが可能であり想到される。例えば、いくつかの実施形態では、特定の負荷特性を前提としてバイアス抵抗器Ｒ_b2を除去することができる。

図２は、集積回路上の回路として実装される電力管理ユニット（ＰＭＵ）の一実施形態のブロック図である。図示する実施形態では、ＰＭＵ２００は、多数の電力回路を含み、そのそれぞれは、上述のＬＤＯ１００のバージョンを実装する。図示した実施形態における各ＬＤＯ電圧レギュレータ１００は、Ｖｄｄ＿Ｅｘｔとラベル付けされた電力バスを介してその電源電圧を受け取るように構成されている。電力バスは外部電源に連結されることができる。外部電源は、本明細書に示すＬＤＯ電圧レギュレータのインスタンスに電力を供給するための、電池、外部電源、又は任意の他の好適な機構であってもよい。本明細書に開示するＬＤＯ電圧レギュレータ１００のうちの少なくとも１つは、上述した回路に基づく実装がなされてもよい。具体的には、ＬＤＯ電圧レギュレータ１００のうちの少なくとも１つは、電流ループ及び電圧ループの両方を含むことができ、外部キャパシタンスとの接続部が設けられず、外部キャパシタンスはＬＤＯ電圧レギュレータ１００が連結される負荷回路によってのみ提供される実装でもよい。上述の設計に準拠するＬＤＯ電圧レギュレータ１００を複数有する実施形態もまた、ＬＤＯ電圧レギュレータ１００の全てが本明細書に開示する設計に準拠する実施形態と同様に可能であり、想到される。

本明細書に示されるＰＭＵ２００の実施形態は、少なくとも部分的にＬＤＯ電圧レギュレータ１００の設計に基づいて使用可能にされることができる。単一の電圧レギュレータを本明細書に示す（非ＬＤＯの）各回路ブロックに連結して調節された電圧を提供する代わりに、１つ以上のＬＤＯ電圧レギュレータ１００のインスタンスを提供することによって調節された電圧の提供が分散される。このことは、本明細書で論じる様々な実施形態のＬＤＯ電圧レギュレータ１００が外部コンデンサに連結される必要がないことにより、部分的に可能となる。したがって、ＰＭＵ２００が実装されたＩＣは、図１を参照して論じた設計の範囲内に属する設計を用いて実装されるものについては、ＬＤＯ電圧レギュレータ１００の様々なインスタンスに対して外部コンデンサを連結するためのいかなる回線経路も提供する必要はない。

この実施形態に示すＬＤＯ電圧レギュレータのうちの１つは、デジタルコア２０１に電圧を提供するとともに、残余のＬＤＯ電圧レギュレータは、それぞれ制御回路２０２及び電力回路２０４を含む電力制御回路に連結されている。様々なブロックにおける電力回路２０４は、異なる種類の回路であってもよく、図示する実施形態においてそれぞれの電力回路２０４が同一種類である必要はない。例えば、図示する実施形態における電力回路２０４のうちの少なくとも１つは、ＰＭＵ２００外のチップに実装されている機能回路ブロック（ＦＣＢ）に（例えば、ＰＭＵ２００に連結された別の集積回路上の特定の電圧ドメインに）電圧を提供するように構成されたスイッチング電圧レギュレータであってもよい。別の実施形態では、電力回路２０４の所与のインスタンスは、電力をＦＣＢに選択的に印加することを可能にするために使用される電力スイッチを実装することができる。スイッチング電圧レギュレータと電力スイッチの両方を含む電力回路２０４の実施形態も可能であり、想到される。本明細書に示した電力回路２０４のそれぞれは、その対応可能に連結されたＬＤＯ電圧レギュレータ１００からその電源電圧を受け取るように連結され、次に、異なる集積回路に実装されるＦＣＢに電源電圧を提供するように構成されている。しかしながら、本明細書に示す電力制御回路の様々なインスタンスが、異なる機能を有する別のＩＣ（すなわち、ＰＭＵではないもの）に実装されてもよいことに留意されたい。

電力制御回路のそれぞれにおける制御回路２０２は、様々な電力制御機能を提供することができる。例えば、対応する電力回路２０４が電源スイッチを含む場合、制御回路２０２は、電力スイッチを開閉させるとともに、そのような動作をいつ行うべきかを判定する回路を含んでもよい。別の実施例では、電力回路２０４が可変電圧出力を有する別の電圧供給部を含む場合、対応する制御回路２０２は、可変出力電圧を調整することができる。明示的に示されていないが、制御回路２０２のうち少なくともいくつかは、電力回路２０４が電源電圧を付与する他の回路、例えば対応するＦＣＢ、から情報を受信するように連結されてもよい。このような情報は、活動レベル、性能状態（及び／又は要求された性能状態）などの情報を含んでもよい。一般的に言えば、図示する実施形態における各制御回路２０２は、対応可能に連結された電力回路２０４に関する適切な制御機能及び監視機能を提供することができる。更に、図示する実施形態における制御回路２０２のそれぞれは、その対応可能に連結されたＬＤＯ電圧レギュレータ１００からその動作電圧を受け取ることができる。

図示する実施形態のデジタルコア２０１は、ＰＭＵ２００に対して高レベル制御機能を提供することができる。例えば、各制御回路２０２は、対応する電力回路２０４の動作に関する情報をデジタルコア２０１に提供するように連結されてもよい。いくつかの実施形態では、デジタルコア２０１はまた、様々な電力制御回路のそれぞれに制御信号を提供してもよい。デジタルコア２０１はまた、様々な遠隔計測機能及びシステム監視機能を実行してもよい。一般的に言えば、デジタルコアは、様々な電力回路２０４からの電力の分配に関連する機能を含む制御機能及び／又は監視機能に利用され得る任意の回路とすることができる。本明細書に示す他の回路ユニットと同様に、デジタルコア２０１は、ＬＤＯ電圧レギュレータ１００のインスタンスからその電源電圧を受け取るように連結されている。

図３は、電圧レギュレータ回路を動作させる方法の一実施形態を示すフロー図である。本明細書で論じる方法３００は、上述のＬＤＯ電圧レギュレータ１００の実施形態、並びに本明細書で明示的に論じていない実施形態によって実施されてもよい。このような実施形態は、本開示の範囲内に属するものと考えることができる。

方法３００は、ＬＤＯ電圧レギュレータへの外部電源電圧の提供により開始する（ブロック３０５）。ＬＤＯ電圧レギュレータは、対応して、調節された出力電圧を電源電圧として他の回路に提供する。出力電圧の制御は、ＬＤＯ電圧レギュレータの電圧ループによって提供される（ブロック３１０）。電圧レギュレータによって提供される出力電流の制御は、ＬＤＯ電圧レギュレータの電流ループによって実行される（ブロック３１５）。

電圧ループと電流ループとの組み合わせにより、ＬＤＯ電圧レギュレータが様々な実施形態において、対応可能に連結された負荷回路の変化に対する高速応答を付与しながら、安定した出力を維持するように動作するのを可能にすることができる。電流ループは特に、負荷回路による出力電流の需要の変化に迅速に応答する高速応答フィードバック回路であってもよい。一方、電圧ループは、広範囲の動作条件にわたって安定した出力電圧を維持するのに有用な低速応答フィードバック回路であってもよい。電圧及び電流ループは、一体に組み合わされ、（変化する負荷の動作条件による）高速応答時間と安定した出力電圧の両方を提供する電圧レギュレータを可能にする。

次に図４に移ると、システム１５０の一実施形態のブロック図が示される。例示された実施形態では、システム１５０は、外部メモリ１５８に接続された集積回路１０の少なくとも１つのインスタンスを含む。集積回路１０は、外部メモリ１５８に接続されているメモリコントローラを含んでもよい。集積回路１０は、１つ以上の周辺装置１５４、及び外部メモリ１５８に接続されている。また、電源１５６も設けられ、電源電圧を集積回路１０に供給するとともに、１つ以上の電源電圧をメモリ１５８及び／又は周辺装置１５４に供給している。一部の実施形態においては、集積回路１０の複数のインスタンスが含まれてもよい（複数の外部メモリ１５８も含まれてもよい）。

周辺装置１５４は、システム１５０の種類に応じて、任意の所望の回路を含んでもよい。例えば、一実施形態では、システム１５０は、モバイルデバイス（例えば、パーソナルデジタルアシスタント（ＰＤＡ）、スマートフォンなど）であり得、周辺装置１５４は、ＷｉＦｉ、Ｂｌｕｅｔｏｏｔｈ、セルラー、全地球測位システムなどの各種の無線通信のためのデバイスを含み得る。周辺装置１５４はまた、ＲＡＭ記憶装置、ソリッドステート記憶装置、又はディスク記憶装置を含む追加記憶装置も含み得る。周辺装置１５４は、タッチディスプレイスクリーン又はマルチタッチディスプレイスクリーンを含むディスプレイスクリーン、キーボード又は他の入力デバイス、マイクロフォン、スピーカなどのユーザインタフェースデバイスを含み得る。他の実施形態では、システム１５０は、任意の種類のコンピューティングシステム（例えば、デスクトップパーソナルコンピュータ、ラップトップコンピュータ、ワークステーション、タブレットなど）とすることができる。

外部メモリ１５８は、任意の種類のメモリを含んでもよい。例えば、外部メモリ１５８は、ＳＲＡＭ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）などのダイナミックＲＡＭ（ＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３、ＬＰＤＤＲ１、ＬＰＤＤＲ２など）ＳＤＲＡＭ、ＲＡＭＢＵＳ ＤＲＡＭなどであってもよい。外部メモリ１５８は、シングルインラインメモリモジュール（ＳＩＭＭ）、デュアルインラインメモリモジュール（ＤＩＭＭ）などの、メモリデバイスが搭載されている１つ以上のメモリモジュールを含んでもよい。

上述の開示内容が十分に理解されれば、多くの変形形態及び変更形態が当業者にとって明らかになるであろう。以下の特許請求の範囲は、全てのそのような変形形態及び修正形態を包含すると解釈されることが意図されている。

Claims (15)

1. 電圧ループと電流ループとを備えた低ドロップアウト（ＬＤＯ）電圧レギュレータを備える回路であって、
   前記電流ループは、
   出力ノードに連結され、第１のＰＭＯＳトランジスタを含むソースフォロワと、
   前記電流ループの第１の分岐部と前記電流ループの第２の分岐部との間に連結された電流ミラーとを含み、前記ソースフォロワは前記第２の分岐部内に実装され、
   前記電圧ループは、
   前記出力ノードに連結された反転入力と、基準電圧を受け取るように連結された非反転入力と、前記第１のＰＭＯＳトランジスタのゲート端子に連結された増幅器出力部とを有する増幅器回路を含む、回路。
2. 前記電流ループと接地ノードとの間に連結されたバイアス電流源を更に備える、請求項１に記載の回路。
3. 前記電流ループの前記第１の分岐部内のバイアストランジスタであって、前記電流ミラーと前記バイアス電流源との間に連結された前記バイアストランジスタを更に備える、請求項２に記載の回路。
4. 前記バイアストランジスタは、第１のバイアス電圧を受け取るように連結されたゲート端子を含む、請求項３に記載の回路。
5. 前記第１のＰＭＯＳトランジスタと接地との間に連結された第１のバイアス抵抗器であって、バイアス電圧ノードを介して前記バイアス電流源に更に連結された前記第１のバイアス抵抗器を更に備える、請求項２に記載の回路。
6. 前記電流ミラーは、ダイオード連結デバイスである第２のＰＭＯＳトランジスタであって、前記電流ループの前記第１の分岐部と電源電圧ノードとの間に連結された前記第２のＰＭＯＳトランジスタと、
   前記電流ループの前記第２の分岐部と前記電源電圧ノードとの間に連結された第３のＰＭＯＳトランジスタと、を備える、請求項１に記載の回路。
7. 前記電源電圧ノードと前記第２及び第３のＰＭＯＳトランジスタのそれぞれのゲート端子との間に連結された第２のバイアス抵抗器を更に備える、請求項６に記載の回路。
8. 前記出力ノードに連結された負荷回路を更に備え、前記第１のＰＭＯＳトランジスタのソース端子は前記出力ノードに連結される、請求項１に記載の回路。
9. 前記電流ループは、前記電圧レギュレータに連結された負荷回路に提供される負荷電流量を制御するように構成され、前記電圧ループは、前記負荷回路に提供される出力電圧を制御するように構成されている、請求項１に記載の回路。
10. 電圧ループ及び電流ループを含む低ドロップアウト（ＬＤＯ）電圧レギュレータにソース電圧を提供することと、
    ソースフォロワ及び電流ミラーを有する前記電流ループを使用して負荷電流を制御することと、
    前記電圧ループを使用して前記ＬＤＯ電圧レギュレータの出力電圧を制御することであって、前記電圧ループは前記ソースフォロワの第１のＰＭＯＳトランジスタのゲート端子に連結された増幅器回路を有し、前記第１のＰＭＯＳトランジスタのソースは前記ＬＤＯ電圧レギュレータの出力ノードに連結されていることと、
    を含む、方法。
11. 前記電流ミラーは第２及び第３のＰＭＯＳトランジスタを含み、前記第２のＰＭＯＳトランジスタはダイオード連結されており、前記第２のＰＭＯＳトランジスタが負荷電流量を検知することを更に含む、請求項１０に記載の方法。
12. 前記電流ループは、前記第２のＰＭＯＳトランジスタとバイアス電圧ノードとの間に連結されたバイアストランジスタを更に含み、第１のバイアス電圧を前記バイアストランジスタのゲート端子に提供することを更に含む、請求項１１に記載の方法。
13. 前記バイアストランジスタが前記バイアス電圧ノードの第２のバイアス電圧を、前記第２のＰＭＯＳトランジスタによって検知された前記負荷電流量の変化に応じて変化させることを更に含む、請求項１２に記載の方法。
14. 前記バイアストランジスタが前記負荷電流の増加に応じて前記第２のバイアス電圧を低下させることを更に含み、前記バイアストランジスタが前記負荷電流の減少に応じて前記第２のバイアス電圧を上昇させることを更に含む、請求項１３に記載の方法。
15. 外部電圧源に連結されるように構成された電圧供給ノードと、請求項１〜９のいずれか一項に記載の制御回路、電力回路、及びＬＤＯ電圧レギュレータをそれぞれが含む複数の電力制御回路と、
    を備える集積回路。

Images