CN113497625A - 转换器电路、对应设备以及偏移补偿方法 - Google Patents

转换器电路、对应设备以及偏移补偿方法 Download PDF

Info

Publication number
CN113497625A
CN113497625A CN202110356717.XA CN202110356717A CN113497625A CN 113497625 A CN113497625 A CN 113497625A CN 202110356717 A CN202110356717 A CN 202110356717A CN 113497625 A CN113497625 A CN 113497625A
Authority
CN
China
Prior art keywords
signal
digital
analog
bias
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110356717.XA
Other languages
English (en)
Inventor
C·M·伊波利托
M·韦亚纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113497625A publication Critical patent/CN113497625A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • H03M3/348—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases using return-to-zero signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本公开的实施例涉及转换器电路、对应设备以及偏移补偿方法。一种实施例转换器电路包括模数信号转换路径。输入端口接收具有偏移的模拟输入信号，并且输出端口递送通过M个层级量化的数字输出信号。数字输出信号由数模反馈路径感测，数模反馈路径包括数模转换器，数模转换器在具有交替的第一状态和第二状态的双态信号的控制下将根据M位数字字产生的模拟反馈信号施加至输入端口。耦合到数模转换器并且对双态信号敏感的M位数字字生成电路装置交替地在第一状态期间产生作为通过M个层级量化的数字输出信号的函数的第一M位数字字，并且在第二状态期间产生作为模拟输入信号中的偏移的校正值的函数的第二M位数字字。

Description

转换器电路、对应设备以及偏移补偿方法
相关申请的交叉引用
本申请要求于2020年4月2日提交的意大利申请No.102020000007021的权益，该申请以引用的方式全部并入本文。
技术领域
本说明书涉及转换器电路、对应设备以及偏移补偿方法。
背景技术
在集成传感器应用中，电子接口可以接收来自传感器的模拟(电流/电压)信号作为输入。通过被来自传感器的“有用”信号(其为待测量的物理量的函数)尽可能广泛地覆盖(概念上完全覆盖)的模数转换器(ADC)的动态学来促进增加信噪比(使信噪比最大化)。
由传感器产生的信号包括叠加有偏移信号的“有用”信号，其中此偏移通常比有用信号强(强得多)。这种情况不利于直接放大来自传感器的信号以及将该信号转换为数字，这使得建议先减去偏移分量。
此外，在集成传感器的工业生产中，传感器(以及与传感器相关联的放大器/转换器电路装置)的生产工艺中的变化可以产生在不完全相同的情况下被预期为类似的信号，以在设备之间展现出显著变化。
为此，可以采用校准技术以便从每个设备减去相应偏移值。这涉及提供附加电路，以用于在放大并且转换为数字域之前校准传感器偏移。
与集成传感器相关的各种应用(在诸如(例如)移动电话、智能家居、物联网(IoT)、安全应用的领域)可以受益于以低功耗和减小的半导体面积占用处理偏移的能力。设计具有低功耗和低面积占用的ADC转换器的能力因此为值得追求的目标。
发明内容
例如，一个或多个实施例可应用于集成传感器的领域，在该领域中，在具有放大和转换为由传感器生成的数字模拟信息的能力的情况下需要有效且可靠的电子接口。
例如，环境传感器、高性能接口、温度传感器、红外(IR)传感器、存在和运动检测传感器、气流传感器是可以在“智能”移动设备中应用一个或多个实施例的传感器的示例。
一个或多个实施例的目的是改善转换器的偏移补偿性能，如先前就功耗和所占据的半导体面积而言所讨论的。
根据一个或多个实施例，该目的可以借助于具有在所附权利要求书中所阐述的特征的电路来实现。
一个或多个实施例可以涉及一种对应设备。如在本说明书的引言部分中所讨论的传感器布置可以是这种设备的示例。
一个或多个实施例可以涉及一种对应方法。
权利要求书是本文中相对于说明性实施例提供的技术教导的组成部分。
一个或多个实施例提供一种偏移补偿技术，该偏移补偿技术可以有效地用于具有归零(RTZ)数模转换器(DAC)的连续时间delta-sigma转换器中。
在一个或多个实施例中，可以在delta-sigma转换器中的数模转换器(DAC)内执行偏移校正/补偿，同时避免了所占据的附加半导体面积和附加电流消耗。
在一个或多个实施例中，可以在没有附加电路装置和电流消耗的情况下补偿偏移。
一个或多个实施例有助于在面积和电流消耗方面为转换器提供显著性能。
一个或多个实施例提供了一种适合在具有归零DAC的连续时间delta-sigma转换器中使用的偏移补偿技术。
一个或多个实施例避免了使用附加电路来对输入信号进行偏移校正，只要校正是在转换器的反馈回路中的DAC内执行的。
一个或多个实施例有助于减少电流消耗，只要偏移校正是通过使用电流的一部分而获得的，该电流部分在其他情况下将在DAC中保持不被使用(并且不必要地被耗散)。
一个或多个实施例的适用性不限于用于传感器的放大器和转换器接口的领域，并且可以扩展为基于包括归零(RTZ)DAC的转换器(诸如连续时间delta-sigma转换器)的放大和转换的可能应用的所有领域。
附图说明
现在将参考附图仅以示例的方式来描述一个或多个实施例，其中：
图1是基于电流的实施方式中的常规转换器的框图；
图2是基于电压的实施方式中的常规转换器的框图；
图3是图示了根据图1的转换器的可能细节的电路图；
图3A是包括根据图3的细节的根据图1的转换器的可能操作的时间图示例；
图4是图示了根据图3的转换器的可能细节的电路图；
图5是在基于电流的实施方式中的根据本说明书的实施例的转换器的框图；
图6是在基于电压的实施方式中的根据本说明书的实施例的转换器的框图；
图7是图示了根据图5或图6中的任一者的转换器的可能细节的电路图；
图8是图示了根据图5的转换器的可能细节的电路图；
图9是图示了根据图6的基于电压的转换器的可能细节的电路图；
图10是图示了图7中所图示的解决方案的可能发展的电路图；
图11是图示了根据图5的基于电流的转换器的可能发展的电路图；
图12是图示了根据图6的基于电压的转换器的可能发展的电路图；
图13是图示了根据图5的基于电流的转换器的可能发展的电路图；以及
图14是图示了根据图6的基于电压的转换器的可能发展的电路图。
具体实施方式
在以下描述中，给出了各种具体细节以提供对本说明书的各种示例性实施例的透彻理解。可以在不具有一个或若干个具体细节的情况下或在利用其他方法、组件、材料等的情况下实践实施例。在其他实例中，未详细地示出或描述熟知的结构、材料或操作，以免模糊实施例的各种方面。贯穿本说明书对“一个实施例”或“实施例”的引用是指结合实施例所描述的特定特征、结构或特点被包括在至少一个实施例中。因此，在贯穿本说明的各处中可能出现的短语“在一个实施例中”或“在实施例中”并不一定全部指的是同一实施例。此外，在一个或多个实施例中，特定特征、结构或特点可以以任何合适的方式组合。
本文中所提供的标题/参考仅出于方便起见，因此不解释实施例的保护程度或范围。
图1和图2的示图是包括模数信号转换路径12的常规(连续时间)delta-sigma转换器10的架构的示例：该模数信号转换路径从输入端口14到输出端口16，该输入端口配置为接收受偏移影响的模拟输入信号(其上有可能叠加有某种偏移)，该输出端口配置为递送通过M个层级量化的数字输出信号以作为施加于输入端口14处的模拟输入信号到数字的(delta-sigma)转换的结果。
如图1和图2中所图示，转换器10还包括从输出端口16到输入端口14的数模反馈路径18。反馈路径18包括数模转换器20，该数模转换器配置为在输出端口16处感测数字输出信号并且对其进行模拟转换，并且数模转换器被配置为在模拟信号转换路径12的输入端口14处施加模拟反馈信号。
在如图1和图2中所图示的可能的有利“差分”实施方式中，到模数转换路径的输入端口14包括到(完全)差分放大器22的具有第一输入节点141和第二输入节点142的差分输入端，该(完全)差分放大器具有提供放大器22的积分器式操作的电容性输出-输入反馈路径(参见电容器Cint)。
来自放大器/积分器22的(差分)输出被供应给“其余回路”滤波器24，该“其余回路”滤波器又经由以频率fs操作的“采样”开关26来供应M级量化器28，该M级量化器在输出端口16处提供数字输出信号。
可选地，数字抽取滤波器30可以被布置在输出端口16的下游，以便对应地对在输出端口16处的数字输出信号进行滤波。
如图1和图2中所图示，第一输入节点141和第二输入节点142被配置为接收施加至其的(差分)模拟输入电流信号ISD_IN。
在如图1中所图示的基于电流的实施方式中，预期从传感器S获得差分模拟输入电流信号ISD_IN，该传感器生成呈感测电流ISENSE的形式的感测信号。
在如图2中所图示的基于电压的实施方式中，预期经由电压至电流变换器电阻器(在图2中示出但出于简单起见并未清楚标记)从传感器S获得差分模拟输入电流信号ISD_IN，该传感器生成呈感测电压VSENSE的形式的感测信号。
如图1和图2中所图示，数模反馈路径18中的数模转换器20包括第一输出线120和第二输出线220，该第一输出线和该第二输出线配置为将模拟反馈(电流)信号施加(注入)于模数信号转换路径12的输入端口14的第一输入节点141和第二输入节点142处。
如图1和图2二者中所图示，数模反馈路径18中的数模转换器20配置为耦合到(如在下文中所讨论的)补偿源，诸如强度为ILSB/2的电流生成器(图1的基于电流的实施方式)或电压为+VLSB/2、-VLSB/2的电压生成器(图2的基于电压的实施方式)。
再次地：
在如图1中所图示的基于电流的实施方式中，预期从数模转换器20获得在模数信号转换路径12的输入端口14的第一输入节点141和第二输入节点142处注入的差分模拟反馈电流信号作为电流信号；
在如图2中所图示的基于电压的实施方式中，获得在模数信号转换路径12的输入端口14的第一输入节点141和第二输入节点142处注入的差分模拟反馈电流信号，该差分模拟反馈电流信号从由数模转换器20经由电压至电流变换器电阻器(在图2中再次示出但出于简单起见并未清楚标记)产生的电压信号开始。
在如图1和图2中所例示的常规转换器中，可以使用归零(RTZ)技术来实现DAC 20，以限制由于时钟抖动而导致的信噪比(SNR)的降级。实际上，能够证明的是，在如本文中所考虑的转换器中，与在不使用RTZ DAC的情况下获得的SNR相比，使用具有占空比为DCRTZ＝ton/(ton+toff)的RTZ信号的DAC的SNR降低了因数(DCRTZ 2/2)1/2。
在图1的电路中，到转换器10的输入信号是电流信号ISD_IN，因此，在转换器中的DAC20是“基于电流的”，即，被配置为在其输出端处产生要与输入电流信号组合(例如要从输入电流信号减去)的(模拟)电流信号IDAC。
在图1中，来自传感器S的电流(要被放大并且转换为数字)被指定为ISENSE。可以在校准阶段期间确定存在于ISENSE中的偏移分量IOFF，并且经由输入信号偏移校正电路OC减去该偏移分量，以使得施加至转换器输入的电流信号ISD_IN(要被放大并且转换为数字)仅包括来自传感器S的“有用”信号分量(其为待测量的物理实体的函数)。因此，IOFF电流可以是在校准阶段期间估计的固定电流(以DC形式)。
在图2中，来自传感器S的信号是指定为VSENSE的电压信号，其可以经由电压至电流变换器电阻器将该电压信号转换为电流信号(在图2的左手侧示出但出于简单起见并未清楚标记)。再次地，可以在校准阶段期间确定偏移分量IOFF并且经由输入信号偏移校正电路OC减去该偏移分量。如图2中所例示的，电路OC可以生成偏移电流IOFF，作为指定的电压信号，该偏移电流经由电压至电流变换器电阻器将转换为电流信号(在图2的左手侧再次示出但出于简单起见并未清楚标记)。
在图2中，转换器中的DAC 20是“基于电压的”，即，被配置为在其输出端处产生具有电流IDAC的(模拟)电压信号，以将其与经由电压至电流变换器电阻器(在图2的左手侧示出但出于简单起见并未清楚标记)产生的输入电流信号进行组合，其中相对于在转换器输入端处的放大器22的虚拟接地电压，跨每个电阻器施加了电压降。
不考虑实施细节的可能差异(基于电流的相对于基于电压的)，相同的操作标准适用于图1中和图2中所图示的转换器。在图1与图2中的两个实例中，提供了输入信号偏移校正电路装置(主要地，指定为OC的框)，该输入信号偏移校正电路装置在所占据的半导体面积方面和电流消耗方面都具有成本。
图3和图4是图示了用于图1的(基于电流的)架构中的RTZ DAC电路20的可能的常规实施方式。
针对如图2中所例示的基于电压的架构，类似实施方式是可行的，出于简洁起见将不对其进行详细讨论。
基本上，在图3和图4中所图示的两个实例中，数模转换器20包括(多个)M个电子开关(偏置)单元201、…、20j、…、20M，其中M等于量化器28的层级数。
电子开关单元201、…、20j、…、20M包括电子开关，诸如晶体管。金属氧化物半导体场效应晶体管(MOSFET)晶体管(P型和N型两者)是此类电子开关的示例，可以经由穿过其(在场效应晶体管(诸如MOSFET)的情况下为源极-漏极)的电流流动路径使这些电子开关选择性地导通或不导通，从而根据施加至控制电极(在场效应晶体管(诸如MOSFET)的情况下为栅极)的(逻辑)信号，使这些电子开关变为电流可透过的或电流不可透过的。
无论实施方式细节如何(例如，根据在某个位置使用P型晶体管还是N型晶体管来实施某个电子开关，施加至MOSFET栅极的逻辑控制信号都可以采取相反的值)，单元201、…、20j、…、20N在逻辑信号RTZ(或其负值版本，即，
Figure BDA0003003581570000081
)的控制下在以下状态之间为可切换的：
导通状态，在该导通状态期间，单元201、…、20j、…、20N将DAC 20的第一输出线120和第二输出线220分别电耦合到第一信号源20A和第二信号源20B，以及
非导通状态，在该非导通状态期间，第一输出线120和第二输出线220与第一信号源20A和第二信号源20B解耦。
在本文中被视为仅作为示例性的情况下，单元201至20M包括(参考一般单元20j，其中j＝1、…、M)：
第一电子开关对20j11、20j12包括第一电子开关和第二电子开关(例如P-MOS晶体管和N-MOS晶体管)，这些电子开关在其导通状态期间将第一输出线120分别耦合到第一信号源20A和第二信号源20B，
第二电子开关对20j21、20j22包括(另一)第一电子开关和(另一)第二电子开关(例如P-MOS晶体管和N-MOS晶体管)，这些电子开关在其导通状态期间将第二输出线220分别耦合到第一信号源20A和第二信号源20B。
提供了控制节点(在场效应晶体管(诸如MOSFET晶体管)的情况下为栅极)，该控制节点配置为根据施加至其的相应数字信号的逻辑状态，来选择性地提供这些开关(晶体管)20j11、20j12、20j21、20j22的导通状态。
在不对实施例进行限制的情况下，此处出于简单起见将考虑依赖于“测温”码的DAC 20。
在这种“测温”码中，在M＝3的情况下，例如：
层级“0”对应于所有的3个位都等于零，
层级“1”对应于第一位等于一并且第二位和第三位等于零，
层级“2”对应于前两个位等于一且第三位等于零，
层级“3”对应于所有的3个位都等于一。
与这种“测温”布置相反，在二进制码中，在随后使一个位、两个位和三个位等于一(就如同温度计的线或条一般)的情况下，两个位用于表示从0到3的数字，即，00、01、10、11。
为了表示从0到7的数字：
在测温码的情况下使用七个位(从0到7的可能“测温”计数序列为0000000、0000001、0000011、0000111、0001111、0011111、0111111、1111111)
三个位用于以二进制码进行计数(从0到7的可能计数序列为000、001、010、011、100、101、110、111)。
如本文中以示例方式使用测温码所考虑的，DAC可以包括7条支路，其中每条支路提供单一电流(例如7条支路，每条支路的电流为1*I)。
可以通过考虑以二进制模式加权并且经由二进制代码驱动的具有电流值的支路来实现相同类型的DAC操作：例如，在具有从0到7的计数的示例性情况下，可以使用三条支路，从而提供由具有对应二进制表示的三个位驱动的值为4*I、2*I以及1*I的相应电流。
如图3中所例示的DAC(再次假设以M＝7为例)可以产生差分电流IDAC作为(IDAC/2)_PMOS(如由所图示的PMOS晶体管所产生的)与(IDAC/2)_NMOS(如由所图示的NMOS晶体管所产生的)之总和。
更具体地，因此，可以适用以下内容：
层级“0”→(IDAC/2)_PMOS＝-I-I-I-I-I-I-I＝-7*I并且(IDAC/2)_NMOS＝-I-I-I-I-I-I-I＝-7*I，因此IDAC＝(-14*I)/2＝-7*I；
层级“1”→(IDAC/2)_PMOS＝-I-I-I-I-I-I+I＝-5*I与(IDAC/2)_NMOS＝-I-I-I-I-I-I+I＝-5*I，因此IDAC＝(-10*I)/2＝-5*I；以及类似地：
层级“2”→IDAC＝(-6*I)/2＝-3*I，
层级“3”→IDAC＝(-2*I)/2＝-1*I，
层级“4”→IDAC＝(+2*I)/2＝+1*I，
层级“5”→IDAC＝(+6*I)/2＝+3*I，
层级“6”→IDAC＝(+10*I)/2＝+5*I，
层级“7”→IDAC＝(+14*I)/2＝+7*I。
如所讨论的，可以通过考虑通过以二进制模式加权并且经由二进制代码驱动的具有电流值的支路来实现相同类型的DAC操作。
以下讨论涉及晶体管20j11、20j12是P-MOS，而晶体管20j21、20j22是N-MOS的布置，该布置在控制电极(栅极)处接收由在图的顶部示出的(组合)逻辑电路装置CL产生的逻辑信号。逻辑电路装置由归零信号RTZ驱动，该归零信号由出于简单起见而在图中不可见的相关联的电路装置产生。信号是具有周期Ts的接通-关断(双态)信号，该周期包括“接通”时间或状态ton和“关断”时间或状态toff，因此，占空比由ton/(ton+toff)给出。
图3和图4仅提供了如先前所讨论的单元201、…、20j、…、20N的操作可以如何根据RTZ(可能地包括二进制互补或其负值版本，即，
Figure BDA0003003581570000101
)以及由如在图的顶部例示的逻辑电路装置CL生成的其他逻辑信号而获得的可能示例。
本领域的技术人员(这将类似地应用于以下结合各种实施例讨论的图8至图14)可以设计出各种备选解决方案，其中例如在不同类型的开关(用于20j11、20j12、20j21、20j22(仅作为示例，代替P-MOS，N-MOS)的情况下可以使用不同电路装置根据RTZ来获得单元201、…、20j、…、20N的相同操作。
在图3中所图示的(仅作为示例性的)情况下：
当信号RTZ＝0(因此
Figure BDA0003003581570000102
)时，偏置PMOS(例如20j11、20j12)的栅极被连接到供应电压VDD，而偏置NMOS(例如20j21、20j22)的栅极被连接到GND：换言之，由此实施的电流镜被关断，使得在线120、220处的(差分)输出电流IDAC等于零：
当RTZ＝1时，IDAC电流取决于被称作SDout[M-1:0]的M位数字字，在所例示的情况下，可以将该M位数字字假设为仅来自M位转换器28的指定为B1、B2、…、BM的数字输出)。
如在CL处所例示的(M位)逻辑电路包括：
与非门CL1，接收B1、B2、…、BM和RTZ作为输入并且具有级联了反相器CL2；
与非门CL3，接收B1、B2、…、BM(在逻辑反相输入端处)和RTZ作为输入并且级联了反相器CL4；
根据RTZ产生
Figure BDA0003003581570000111
的反相器CL5。
在图3的示例性情况下：
如果RTZ＝1并且B1、B2、…、BM＝0，那么
Figure BDA0003003581570000112
Figure BDA0003003581570000113
并且
Figure BDA0003003581570000114
Figure BDA0003003581570000115
因此来自DAC的电流输出等于IDAC＝(-1-1…-1)*ILSB＝-M*ILSB。
值ILSB是与来自量化器28的M位字符中的最低有效位(LSB)相关的“基本”电流贡献。这是通过(任何已知类型的)电流生成器来生成的，该电流生成器在(以示例方式)实施为二极管连接的“上部”(20A)和“下部”(20B)晶体管对的源20A、20B之间提供强度为ILSB/2的电流，该晶体管对具有穿过其(在场效应晶体管(诸如MOSFET晶体管)的例示情况下为源极-漏极)的电流流动路径，该电流流动路径由生成器设定的ILSB/2的电流遍历。这些控制电极(在场效应晶体管(诸如MOSFET晶体管)的例示情况下为栅极)被配置为以电流镜布置方式(经由受RTZ控制的对应开关对200A、200B)耦合到各种单元201、…、20j、…、20M中所包括的“头部”晶体管对和“尾部”晶体管对，该“头部”晶体管对和“尾部”晶体管对位于晶体管对20j11、20j12、20j21、20j22(j＝1、…、M)的上游和下游。
如果RTZ＝1并且B1＝1，B2、…、BM＝0，那么
Figure BDA0003003581570000121
Figure BDA0003003581570000122
并且
Figure BDA0003003581570000123
Figure BDA0003003581570000124
因此来自DAC 20的电流流动输出等于IDAC＝(+1-1…-1)*ILSB＝(-M+2)*ILSB。
依此类推，如果RTZ＝1并且B1、B2、…、BM＝1，那么
Figure BDA0003003581570000125
Figure BDA0003003581570000126
并且
Figure BDA0003003581570000127
Figure BDA0003003581570000128
因此来自DAC的电流输出等于IDAC＝(+1+1…+1)*ILSB＝M*ILSB。
图3的架构的明显缺点在于，供应给差分对的偏置电流的接通和关断的特征在于相关联的接通和关断的开关时间常数(这在图3A中为例示的)，而且，这还将取决于进程、温度和电压变化。
这导致输出信号与“理想的”期望信号的偏离以及SNR的降级。
这种缺点随着采样频率fs的增加而变得更加明显(理想地，由位于量化器28的上游的开关26表示)可以通过诉诸于如图4中所例示的解决方案来解决。
在图4中，部分或元件(比如，如已经结合先前各图讨论的部分或元件)由相同的附图标记指示，使得出于简洁起见，此处将不再重复详细描述。
与图3的比较有助于理解的是，在如图4中所例示的布置中，不再存在由RTZ控制的开关布置200A、200B(如图3中所例示的)，并且M个单元201、…、20j、…、20M始终由受信号RTZ和
Figure BDA0003003581570000129
控制的附加开关(例如，NMOS和PMOS晶体管2001C、…、200jC、…、200MC)保持接通，当RTZ＝0(因此
Figure BDA00030035815700001210
)时，这些开关引导电流流向GND或VDD。
因此，以增加电流消耗为代价克服了先前所讨论的缺点：实际上，在具有RTZ＝0的阶段/状态期间，电流(以无用的方式)流向GND和VDD。
实际上，当信号RTZ＝0，
Figure BDA00030035815700001211
且BP1,BP2,...,BPM＝1并且
Figure BDA00030035815700001212
时，BN1、…、BN2、…、BNM＝0并且
Figure BDA00030035815700001213
换言之，DAC 20的单位电流通过经由RTZ驱动的PMOS流向GND，并且通过经由
Figure BDA0003003581570000131
驱动的NMOS流向VDD。
当RTZ＝0、IDAC＝0时以及且当RTZ＝1时，IDAC电流取决于被称作SDout[M-1:0]的M位数字字，(再次地，可以将数字字假设为与量化器28的M位数字输出一致)。
实际上，如果RTZ＝1并且B1、B2、…、BM＝0，那么
Figure BDA0003003581570000132
Figure BDA0003003581570000133
并且
Figure BDA0003003581570000134
Figure BDA0003003581570000135
因此来自DAC 20的电流输出等于IDAC＝(-1-1…-1)*ILSB＝-M*ILSB。
如果RTZ＝1并且B1＝1、B2、…、BM＝0，那么
Figure BDA0003003581570000136
Figure BDA0003003581570000137
并且
Figure BDA0003003581570000138
Figure BDA0003003581570000139
因此来自DAC 20的电流流动输出等于IDAC＝(+1-1…-1)*ILSB＝(-M+2)*ILSB。
依此类推，如果RTZ＝1并且B1、B2、…、BM＝1，那么
Figure BDA00030035815700001310
Figure BDA00030035815700001313
并且
Figure BDA00030035815700001311
Figure BDA00030035815700001312
因此来自DAC 20的电流输出等于IDAC＝(+1+1…+1)*ILSB＝M*ILSB。
应了解的是，虽然主要参考如图1中所例示的DAC 20的基于电流的实施方式，但与图3和图4相关的讨论在经过必要修改(例如在DAC 20的输出端处的电压至电流变换器电阻器)之后适用于如图2中所例示的DAC 20的基于电压的实施方式。
类似地，应了解的是，与图1至图4(包括图3A)相关的先前讨论基本上与常规解决方案对应，这使得没有必要提供更深入的分析和描述。
这种先前讨论主要旨在促进对以下结合图5至图14所讨论的实施例的理解。
为此，在图5至图14中，部分或元件(比如，已经结合图1至图4讨论的部分或元件)由相同的附图标记指示，并且除非下文另外指示，否则此处结合图1至图4提供的这些元件和元件的详细描述将适用于图5至图14的相同部件和元件，并且出于简洁起见将不再重复。
以下结合图5至图14所讨论的一个或多个实施例基于以下认识：在如图4中所例示的解决方案中(在RTZ＝0的阶段/状态期间),电流以无用的方式流向GND和VDD，因此不必要地增加了电流消耗。
相反，在如下文中所讨论的一个或多个实施例中，这种电流可以用于提供偏移校正，因此节省了用于偏移校正的电流。
除了在所耗散的(平均)电流方面提供了节省之外，一个或多个实施例还将有助于节省半导体面积：在一个或多个实施例中，只要可以在反馈回路本身(DAC 20)处执行偏移校正，就不需要特定的附加偏移校正电路装置。
图1和图2以及图5和图6的直接比较表明，一个或多个实施例再次涉及基于电流的(图5)和基于电压的(图6)连续时间转换器电路10，该连续时间转换器电路包括从输入端口14到输出端口16的模数信号转换路径(放大器/积分器22、其余的回路滤波器24、以频率fs操作的采样开关26、M级量化器28)，该输入端口配置为接收具有待补偿的偏移IOFF的模拟输入信号ISD_IN，输出端口配置为递送通过M个层级量化的数字输出信号，该数字输出信号由模拟输入信号到数字的转换产生。
可选地，数字抽取滤波器30可以耦合到输出端口16。
在图5和图6中所例示的转换器电路10还包括从输出端口16到输入端口14的数模反馈路径18，其中这种反馈路径包括数模转换器20，该数模转换器配置为感测数字输出信号并且将其转换为模拟，并且数模转换器被配置为在输入端口14处施加模拟反馈信号。
在图5和图6中所例示的转换器电路10可以再次有利地适于差分配置，在该差分配置中，到模数转换路径12的输入端口14再次包括具有第一输入节点141和第二输入节点141的差分输入端14。该第一输入节点和该第二输入节点被配置为接收施加于其间的模拟输入信号ISD_IN。
在图5和图6中所例示的转换器电路10中，数模反馈路径18中的数模转换器20包括第一输出线120和第二输出线220，该第一输出线和第二输出线配置为将模拟(电流)反馈信号施加于模数信号转换路径的输入端口14的第一输入节点141和第二输入节点142处。
图1和图2以及图5和图6中的定义和附图标记的类似性证明，除非下文另外指示，否则对先前结合图1和图2提供的实施方式的某些细节的描述适用于图5和图6：出于简洁起见，此处将不再重复对这些相同细节的描述。
这也适用于(除非下文另外指示)用于使数模反馈路径18中的数模转换器20包括(参见图8和图9，分别针对基于电流的实施方式和基于电压的实施方式)多个M个电子开关单元201、…、20j、…、20M(其中例如，M又等于量化器28的层级数和B1、B2、…、BM中的位数)的可能性。
在图5至图9中所例示的转换器电路10中，单元201、…、20j、…、20M可切换至导通状态，在该导通状态期间，这些单元将第一输出线110和第二输出线120分别电耦合到第一信号源20A和第二信号源20B。
在图5至图9中所例示的转换器电路10中，单元201、…、20j、…、20M可受如图7中所例示的逻辑控制电路装置40控制。
即，在图5至图9中所例示的转换器电路10中，数模转换器20可以基本上包括如图8(基于电流的实施方式)或图9(基于电压的实施方式)中所例示的M个单元加上如图7中所例示的逻辑控制电路装置40。
在如图8和图9中所例示的一个或多个实施例中，电子开关单元201、…、20j、…、20M又可以包括电子开关，诸如晶体管。
此外，MOSFET晶体管(P型和N型两者)是此类电子开关的示例，可以经由穿过其(在场效应晶体管(诸如MOSFET)的情况下为源极-漏极)的电流流动路径使这些电子开关选择性地导通或不导通，从而根据施加至控制电极(在场效应晶体管(诸如MOSFET)的情况下为栅极)的(逻辑)信号使这些电子开关变为电流可透过的和电流不可透过的。
再次地，根据在某个位置使用了P型晶体管还是使用了N型晶体管实施某个电子开关，所施加的逻辑控制信号可以采取相反的值。
在本文中被视为仅作为示例性的情况下，单元201至20M又包括(参考一般单元20j，其中j＝1、…、M)：
第一电子开关对20j11、20j12包括第一电子开关和第二电子开关(例如P-MOS晶体管和N-MOS晶体管)，这些电子开关在其导通状态期间将第一输出线120分别耦合到第一信号源20A和第二信号源20B，
第二电子开关对20j21、20j22包括(另一)第一电子开关和(另一)第二电子开关(例如P-MOS晶体管和N-MOS晶体管)，这些电子开关在其导通状态期间将第二输出线220分别耦合到第一信号源20A和第二信号源20B。
提供了控制节点(在场效应晶体管(诸如MOSFET晶体管)的情况下为栅极)，该控制节点配置为根据施加至其的相应数字信号的逻辑状态来选择性地提供这些开关(晶体管)20j11、20j12、20j21、20j22的导通状态。
再一次，以下讨论涉及晶体管20j11、20j12是P-MOS，而晶体管20j21、20j22是N-MOS的布置，该布置在控制电极(栅极)处接收由图7的逻辑电路装置40产生的根据归零信号RTZ的逻辑信号，如下文中所讨论地产生归零信号RTZ。信号RTZ是具有周期Ts的接通关断(双态)信号，该周期包括“接通”时间或状态(在下文中被称为TGAIN，原因将在下文中变得更加清楚)和“关断”时间或状态tOFF，因此，占空比由tGAIN/(tGAIN+tOFF)给出。
如同先前所讨论的图3和图4，图8和图9仅提供了如所讨论的单元201、…、20j、…、20N的操作可以如何根据RTZ(可能地包括二进制互补或其负值版本，即，
Figure BDA0003003581570000161
)和通过如图7中所例示的逻辑电路装置40生成的其他逻辑信号而获得的可能示例。
基于本文中所提供的公开内容，本领域的技术人员可以设计出各种备选解决方案，其中例如在不同类型的开关用于20j11、20j12、20j21、20j22(仅作为示例，代替P-MOS，N-MOS)的情况下可以使用不同电路装置根据RTZ来获得单元201、…、20j、…、20N的相同操作。
图5和图6是在不提供具有如先前所讨论的与附加电路装置相关联的缺点的附加电路装置(诸如图1和图2中的OC)的情况下，在DAC 30中实现偏移校正的实施例的示例(通过与图1和图2进行直接比较)。
在如图5至图9中所例示的一个或多个实施例中，可以直接从传感器S获得感测信号ISD_IN(要在转换器10中放大并进行数字转换)作为电流信号ISENSE(图5)、或作为经由转导电阻器(在图6中可见但出于简单起见并未清楚标记)转换电压信号VSENSE的结果。
如同在先前结合图1和图2所讨论的IOFF的情况下，在如图5至图9中所例示的一个或多个实施例中，可以在校准阶段期间计算预期在感测时存在的偏移分量，并且通过DAC20从ISD_IN中减去(移除)该偏移分量。
因此，由转换器积分器22积分(要被放大并且转换为数字)的电流将仅包括“有用”信号分量(指示由传感器S感测到的物理量)。
在如图5至图9中所例示的一个或多个实施例中，可以使用DAC 20的电路装置来实现针对偏移的输入信号的校正。这在转换器10的整体电流消耗方面和在半导体面积占用方面都可以是有益的(可以避开如图1和图2中所图示的特定偏移校正电路装置OC)。
如同在图1和图2的情况下，图5和图6分别是指DAC 20的“基于电流的”实施方式和“基于电压的”实施方式。因此，考虑到可能存在如图6和图9中所图示的与电压至电流转换电阻器相关联的电压电流源(代替如图5和图8中所图示的电流源)，可以将对图5(和图8)的讨论扩展到图6(和图9)。
因此，如图5(和图8)中所例示的实施例和如图6(和图9)中所例示的实施例可以共享与如图7中所例示的相同的逻辑控制电路装置40，该逻辑控制电路装置配置为接收以下内容作为输入：
数字“测温”字符SDout[M-1:0]，出于简单起见，可以将该数字“测温”字符再次假设为与来自包括位B1、B2、…、BM的M位转换器28的数字输出一致，
数字偏移校正字符OFF[M-1:0]，其为用于控制要补偿的IOFF电流的值(即，要实现的偏移校正)的(另一)M位数字字，
tSET[N-1:0]和tRST[N-1:0]，即，两个N位字符，他们分别用于随着时间定义信号RTZ的上升沿和下降沿(且因此占空比)及其负值版本
Figure BDA0003003581570000181
电路装置40配置为由具有周期TCLK的时钟信号CLK进行时钟控制，该时钟信号以本领域的技术人员已知的任何方式生成，如同前述内容中所考虑的其他信号一样。
如图7中所例示的，时钟信号CLK驱动N位计数器41，该N位计数器生成计数信号，在两个比较器421、422处对该计数信号进行比较(根据tSET[N-1:0]和tRST[N-1:0]具有阈值集合)以定义如先前所讨论的RTZ(以及互补地，
Figure BDA0003003581570000182
)的上升/下降沿。
例如，假设计数器41位于N＝从0到255(或28-1)(随着在信号CLK的时钟周期TCLK的每个边缘上增加)连续地(循环地)计数的8位计数器处，可以在256*TCLK(例如)处选择采样周期Ts。
如果(仍然通过非限制性示例的方式)分别选择tSET＝2和tRST＝202作为产生上升沿和下降沿的计数，那么RTZ信号在第二个计数上将变“高”，而在第202个计数上将变“低”。
因此，信号RTZ将在TGAIN＝(202-2)*TCLK＝200*TCLK内展现“接通”状态或时间，并且在TOFF＝56*TCLK内展现“关断”状态或时间。
即，计数器41连同两个N位比较器421、422(阈值经由字符tSET[N-1:0]和tRST[N-1:0]设置)以及设置-重置(SR)触发器43可以有助于控制RTZ信号的占空比(因此，控制作为其负值/二进制互补的信号
Figure BDA0003003581570000183
的占空比)，即，两级信号RTZ的TGAIN和TOFF状态(时间间隔)的持续时间。
如图7中所例示的，
触发器43的Q输出端向与门441提供信号RTZ，接收该信号作为另一输出M位字符B1、B2、…、BM，
触发器43的(neg)Q输出端向与门442提供信号
Figure BDA0003003581570000191
接收该信号作为另一输出M位偏移校正字符OFF[M-1:0]。
来自与门441、442的输出端又向或门45提供输入，该或门产生信号BPN1、BPN2、…、BPNM。这些信号(连同这些信号的由反相器46产生的负值或逻辑互补副本一起)用于驱动图8(基于电流的实施方式)和图9(基于电压的实施方式)的DAC单元网络。
在图8的DAC网络中，当信号RTZ＝0时(即，当
Figure BDA0003003581570000192
时)，即，在RTZ的TOFF时间或状态下，并且OFF[M-1:0]＝0、…、0，则BPN1、BPN2、…、BPNM＝0、0、…、0，并且
Figure BDA0003003581570000193
Figure BDA0003003581570000194
使得来自DAC 20的电流等于IOFF＝(-1-1…-1)*ILSB＝-M*ILSB。
当RTZ＝0并且OFF[M-1:0]＝1、0、…、0时，则BPN1＝1、BPN2、…、BPNM＝0，因此来自DAC 20的电流等于IOFF＝(+1-1…-1)*ILSB＝(-M+2)*ILSB。
最后，当RTZ＝0并且OFF[M-1:0]＝1、1、…、1时，则
Figure BDA0003003581570000195
Figure BDA0003003581570000196
因此来自DAC 20的电流输出等于IOFF＝(+1+1……+1)*ILSB＝M*ILSB。
在采样周期Ts的一部分TOFF上对电流IOFF进行积分(在22处)，并且偏移校正电流IOFF的等效平均值IOFF_avg可以表示为：
Figure BDA0003003581570000197
其中，在以上算式中，OFF表示转换为十进制(即，从0到M的数字)的OFF[M-1:0]的“测温”值。因此，所设置的平均电流值(仅)取决于M位字符OFF[M-1:0](修整字符)，该M位字符一旦在校准过程中被确定，就可以存储在非易失性存储器(出于简单起见不可见)中。
因此，如本文中所例示的DAC 20可以从来自图5中的传感器S的电流ISENSE减去根据算式(1)的dc电流值。这可以被视为设计等式，该设计等式指示根据修整字符OFF[M-1:0]而可行的电流校正。
应了解，在如图4中所图示的(常规)DAC 20的情况下，由等式(1)给出的平均电流值将被消散而不带来任何有益效果。
相反，在根据如图7和图8中所例示的实施例的DAC 20的情况下，可以将该电流用于输入信号的偏移校正，因此使得能够避免使用偏移校正网络OC(例如参见图1)，这节省了占用面积和电流消耗。
在图8的DAC网络中，当信号RTZ＝1时(即，当
Figure BDA0003003581570000201
时)，即，在RTZ的TGAIN时间或状态下，并且SDOUT[M-1:0]＝0、…、0，则BPN1、BPN2、…、BPNM＝0、0、…、0，并且
Figure BDA0003003581570000202
Figure BDA0003003581570000203
使得来自DAC 20的电流等于IDAC＝(-1-1…-1)*ILSB＝-M*ILSB。
当RTZ＝1并且SDOUT[M-1:0]＝1、0、…、0时，则BPN1＝1、BPN2、…、BPNM＝0(
Figure BDA0003003581570000204
并且
Figure BDA0003003581570000205
)，因此来自DAC 20的电流输出等于IDAC＝(+1-1…-1)*ILSB＝(-M+2)*ILSB。
最后，当RTZ＝1并且SDOUT[M-1:0]＝1、1、…、1时，则
Figure BDA0003003581570000206
Figure BDA0003003581570000207
因此来自DAC 20的电流输出等于IDAC＝(+1+1…+1)*ILSB＝M*ILSB。
如果认为电流IDAC电流在采样周期Ts的一部分TGAIN(或TGAIN)上被积分(在22处)，则反馈电流IDAC的等效平均值IDAC_avg可以被表示为：
Figure BDA0003003581570000208
其中，在以上算式中，SDout表示转换为十进制(即，从0到M的数字)的SDOUT[M-1:0]的“测温”值。
在一个或多个实施例中，根据M位字符SDOUT[M-1:0]获得的反馈电流的平均值与可以利用如图4中所图示的“常规”DAC 20获得的平均值相同。
此外，在一个或多个实施例中，DAC 20还提供如以上等式(1)中所表示的偏移校正电流IOFF，该偏移校正电流可以用于实现偏移校正。
图9呈现了基于电流的实施方式中的如图8中所例示的DAC的可能的基于电压的实施方式。
在图8中，信号源20A、20B被实施为将电流ILSB/2镜像到偏置单元201、…、20j、…、20M上的“头部”和“尾部”镜像电流对的轨。
相反，在图9中，信号源20A、20B被实施为偏置单元201、…、20j、…、20M经由电压至电流变换器电阻器(在图9中再次示出但出于简单起见并未清楚标记)耦合到的相对的“头部”和“尾部”电压线(分别处于电压VLSB/2和-VLSB/2)，该电压至电流变换器电阻器提供VLSB到ILSB的转换。
对图7连同图8的先前讨论因此基本上适用于图7连同图9，其中偏移校正电流的等效平均值IOFF_avg表示为：
Figure BDA0003003581570000211
并且偏移校正电流的等效平均值IDAC_avg表示为：
Figure BDA0003003581570000212
不管具体实施细节如何都控制两级信号RTZ的TGAIN状态和TOFF状态的持续时间(时间间隔)(例如经由通过字符tSET[N-1:0]和tRST[N-1:0]设置的阈值)可以有助于控制信号RTZ和
Figure BDA0003003581570000213
的占空比，因此调整了与M位字符SDout[M-1:0]和OFF[M-1:0]相关的分量在反馈信号上具有的(相对)“权重”，该反馈信号由DAC 20在模数转换路径12的输入端口14处施加。
例如，在一个或多个实施例中，可以设置信号RTZ的占空比的值以就如先前所讨论的SNR而言实现期望性能水平。时间间隔TOFF的持续时间然后可以用于实施期望的偏移校正。
图10图示了DAC控制电路装置40的实施方式，该DAC控制电路装置包括配置为实施(以本领域的技术人员已知的方式)动态元件匹配(DEM)技术的块47。
在图10中用了已经结合图7讨论的部分、元件或信号相同的附图标记指示部分、元件或信号，并且出于简洁起见，此处将不再重复对应的详细描述。
如图10中所例示的，块47布置在或门45和逻辑反相器46中间，以实现控制字符的循环周期(或任何其他类似交替)，应用这些控制字作为用于如先前所讨论的DAC 20的单元201、…、20j、…、20M的命令信号。
常规地，DEM技术在各种背景中使用，以便减少由于失配而引起的错误、并且减少低频噪声的贡献。
例如，如果生成1:m的偏置电流比，那么使用(m+1)个偏置支路，这些(m+1)个支路中的每个支路都可以循环地用作参考支路以产生m倍大的电流。这将产生(m+1)个可能组合或(m+1)个组合的循环周期，这些组合中的每个组合都将具有匹配错误。
在转换器的下游存在抽取滤波器(例如30)的情况下(参见图5和图6)，该抽取滤波器产生使用多个(m+1)个转换器输出数据进行平均的输出值，将针对这些值对由于电流支路的匹配错误而产生的影响进行平均。
因此，图10是将DEM处理应用于一个或多个实施例(基于电流的或基于电压的中的任一者)的可能性的示例。就作为从量化器28输出的转换器的函数(即，SDOUT[M-1:0]的函数)的反馈信号而言，以及就偏移校正信号(即，OFF[M-1:0]的函数)而言两者，这种DEM处理将对DAC信号的输出信号具有影响，
图11和图12图示了旨在减少最小偏移校正步骤的DAC控制电路装置40和单元201、……、20j、……、20M的实施方式(在图11中为基于电流的且在图12中为基于电压的)。
再次地，用相同的附图标记指示了已经结合图7(和图10)讨论的部分、元件或信号(比如部分、元件或信号)，并且出于简洁起见，此处将不再重复对应的详细描述。
此外，虽然出于简单起见而并未图示，但结合图11和图12讨论的特征使其自身有可能与结合图10讨论的DEM处理结合使用。
简要地，图11和图12中所例示的实施方式基于以下认识：如图7和图8的示图以及等式(1)所示出，“OFF”值的单一增加产生等于以下的偏移校正电流的平均值的变化：
Figure BDA0003003581570000231
在图11中，DAC 20的单元201、…、20j、…、20M具有图8中所例示的相同的一般拓扑，不同之处在于，单元中的一个单元(例如单元201)被“分割”成H个支路(子单元)，这些支路中的每个支路产生是来自整个相应单元(例如单元201)的单一电流贡献的1/H(即，小了H倍)的电流。
如图11中所提出的对应DAC控制电路装置40与如图7(或图10)中所例示的基本上相同，其中添加了精细偏移逻辑块48，该精细偏移逻辑块48配置为“细化”控制信号的逻辑根本生成。
在如图7(以及图8和图9)中所例示的实施例中，逻辑40可以基于下表1中报告的方案。该表总结了当RTZ＝0时(即，在执行偏移校正的TOFF周期期间)命令位的可能值：
表1——图7中的逻辑信号的生成
M I<sub>LSB</sub> T<sub>OFF</sub>/Ts
4 1.00E-6 0.5
BPN<sub>4</sub>＝OFF[3] BPN<sub>3</sub>＝OFF[2] BPN<sub>2</sub>＝OFF[1] BPN<sub>1</sub>＝OFF[0] I<sub>OFF_avg</sub> I<sub>OFF_avg_STEP</sub>
0 0 0 0 -2.00E-6
0 0 0 1 -1.00E-6 1.00E-6
0 0 1 1 0 1.00E-6
0 1 1 1 1.00E-6 1.00E-6
1 1 1 1 2.00E-6 1.00E-6
相比之下，在如图11中所例示的实施例中，逻辑40可以基于可以被应用的下表2。
表2——图11中的逻辑信号的生成
Figure BDA0003003581570000241
上表示出，如图11中所例示的实施例可以实施等于以下的“更精细”H倍的校正步骤：
Figure BDA0003003581570000242
在RTZ＝1的阶段期间(即，在根据信号SDout[M-1：0](代替用于偏移补偿的“修整”字符OFF[M-1:0])来驱动DAC 20的TGAIN周期期间)，H个子单元2011、…、201H全部由B1位(即，BPN1_1、BPN1_2、…、BPN1_H＝SDout[0]＝B1)驱动。
换言之，在RTZ＝1阶段期间，H个子单元2011、…、201H被一起“积极地”驱动，以改组预期由单元201提供的单位电流元件。
以此方式，在不产生影响并且不修改转换器的反馈功能的情况下，在阶段RTZ＝1中的操作保持不变。
在前述内容中关于图11的“基于电流的”实施方式所进行的相同注释也适用于图12的“基于电压的”实施方式，其中单元201、…、20j、…、20M(以及主要地，单元的“分割”为H个子单元2011、…、201H的单元201的示例)具有先前结合图9讨论的结构。
因此，图12的示例性“基于电压的”实施方式可以提供等于以下的“更精细”H倍的校正步骤：
Figure BDA0003003581570000251
最后，图13和图14图示了旨在提高全标度的偏移校正的DAC控制电路装置40和单元201、…、20j、…、20M的实施方式(在图13中为基于电流的实施方式并且在图14中为基于电压的实施方式)。
再次地，用相同的附图标记指示了已经结合图7讨论的部分、元件或信号的图12的部分、元件或信号，并且出于简洁起见，此处将不再重复对应的详细描述。
此外，虽然出于简单起见而并未图示，但结合图13和图14讨论的特征使其自身有可能与结合图10讨论的以及在图11(图13的基于电流的实施方式)和图12(图14的基于电压的实施方式)中所讨论的DEM特征结合使用。
简要地，图13和图14中所例示的实施方式基于以下认识：如图7和图8的示图以及等式(1)所示出，从0到M的变化的“OFF”值产生等于以下的偏移校正电流的平均值的全标度变化：
Figure BDA0003003581570000252
在图13中，DAC 20的单元201、…、20j、…、20M具有图8中所例示的相同的一般拓扑，但是添加了各自提供与201、202、…、200M的贡献类似的单一电流贡献的L个附加单元2001、2002、…、200L。
可以根据已经结合图4讨论但使用
Figure BDA0003003581570000253
而非RTZ的技术来配置和驱动这些L个其他单元。
因此，在RTZ＝1(TGAIN间隔)的阶段期间，不使用附加单元2001、2002、…、200L(即，其电流扩向VDD或GND耗散)。相反地，在RTZ＝0(TOFF间隔)的阶段期间根据其他L个位OFF[M+L-1:M]的值来使用该附加单元，这些L个位OFF[M+L-1:M]添加至用于偏移补偿OFF[M-1:0]的M位修整信号中。
在如图13中所例示的实施例中，DAC控制电路装置可以基本上如图7中所例示的被用于驱动前M个位(单元201、202、……、20M)，而其他L个位(单元2001、2002、…、200L)可以如图4的情况进行驱动，其中代替RTZ，可使用
Figure BDA0003003581570000261
)。
因此，如图13中所例示的，一个或多个实施例可以实施“提高的”完整校正标度，其等于：
Figure BDA0003003581570000262
此外，在这种情况下，链接至M位反馈字符“SDout”的操作不会被影响。
因此，可以将如图13中所例示的一个或多个实施例视为在如图7中所例示的实施例与如图4中所呈现的常规解决方案之间提供“混合”解决方案。
就面积和电流消耗而言，如果与如图7(和图8)中所例示的实施例相比，如图13中所例示的一个或多个实施例可以被证明为不太有利的。然而，针对相同的完全标度的偏移补偿，如果与如图4中所例示的常规解决方案相比，那么这些实施例将更为有利。
图14中图示了DAC 20的可能的“基于电压的”实施方式，在图13中图示了针对DAC20的“基于电流的”实施方式。
因此，图13中的先前讨论基本上适用于图14中所图示的实施方式。
因此，如图14中所例示的实施方式可以提供偏移校正电流的等效平均值的完全标度值，该完全标度值可以表示为：
Figure BDA0003003581570000263
并且可以提供反馈电流的等效平均值，该等效平均值可以表示为：
Figure BDA0003003581570000264
应了解的是，虽然可能有利地共享了如结合图1至图4讨论的常规转换器10的差分架构(输入端口141、142；差分放大器22；布置于源20A、20B之间的偏置单元201、…、20M；输出线120、220等)，但为了在与第一时间间隔TGAIN交错的第二时间间隔TOFF期间便于经由M位(或M+L位)数字字OFF[M-1:0](或OFF[M+L-1:0])进行偏移校正，如本文中所例示的一个或多个实施例不必依赖于这种架构。
因此，虽然是有利的，但这种差分架构不表示实施例的强制性特征。
因此，如本文中所例示的一个或多个实施例可以涉及一种转换器电路(例如delta-sigma转换器，诸如10)，该转换器电路包括：
从输入端口(例如14、141、142)到输出端口(例如16)的模数信号转换路径(例如12、22、24、26、28)，输入端口配置为接收具有偏移的模拟输入信号，并且输出端口配置为递送通过M个层级量化(28)的数字输出信号，数字输出信号由模拟输入信号到数字的转换而产生，
从输出端口到输入端口的数模反馈路径(例如18、20、120、220)，反馈路径包括数模转换器(例如20)，该数模转换器配置为在具有交替的第一状态(例如TGAIN)和第二状态(例如TOFF)的双态信号(例如归零RTZ)的控制下，将根据M位数字字(例如BPN1、…、BPNM，可能地在其逻辑互补或复制版本中)产生的模拟反馈信号(例如201、…、20M、40)施加(例如减去，参见120、220)至模数信号转换路径的输入端口，在该交替的第一状态和第二状态期间，双态信号分别具有第一值和第二值。
在如本文中所例示的一个或多个实施例中，转换器电路可以包括M位数字字生成电路装置(例如441、442、45、46)，该M位数字字生成电路装置对双态信号敏感、并且配置为交替地产生M位数字字：
在第一状态期间，产生第一M位数字字(例如SDout[M-1:0])，该第一M位数字字为通过M个层级量化的数字输出信号的函数，
在第二状态期间，产生第二M位数字字(例如OFF[M-1:0]；OFF[M+L-1:0)，该第二M位数字字为模拟输入信号中的偏移的校正值的函数。
在如本文中所例示的一个或多个实施例中，数字字生成电路装置(例如40)可以包括双态信号生成电路装置(例如41、421、422、43)，该双态信号生成电路装置配置为产生具有交替的第一状态和第二状态的双态信号，其中双态信号生成电路装置可以包括：
计数器电路(例如41)，配置为由时钟信号(例如CLK)进行时钟控制，
计数器阈值电路(例如421、422、43)，配置为分别在计数器电路的第一计数值和第二计数值处将双态信号设置为第一状态和第二状态。
在如本文中所例示的一个或多个实施例中，计数器电路可以包括N位计数器，并且计数器阈值电路可以包括N位阈值(例如tSET[N-1:0]；tRST[N-1:0])，计数器电路分别定义第一计数值和第二计数值。
在如本文中所例示的一个或多个实施例中，数模反馈路径中的数模转换器可以包括多个M个偏置单元(例如201、…、20j、…、20M)，其中多个M个偏置单元中的每个单元根据M位数字字(例如BPN1、…、BPNM，可能地在其逻辑互补或复制版本中)中的位中的相应位的逻辑值可单独切换至导通状态，在该导通状态期间，偏置单元将数模转换器的至少一条输出线(例如120、220)电耦合到至少一个信号源(例如ILSB/2；VLSB/2、-VLSB/2)。
在如本文中所例示的诉诸于(非强制性)差分架构的一个或多个实施例中：
到模数转换路径的输入端口可以包括具有第一输入节点(例如141)和第二输入节点(例如142)的差分输入端，该第一输入节点和该第二输入节点配置为接收施加于其间的模拟输入信号，
数模反馈路径中的数模转换器可以包括第一输出线(例如120)和第二输出线(例如220)，该第一输出线和该第二输出线配置为将模拟反馈信号施加于模数信号转换路径的输入端口的第一输入节点与第二输入节点之间(例如减去该模数反馈信号)，
数模反馈路径中的数模转换器可以包括多个M个偏置单元(其在数量上等于量化输出信号的层级数，参见例如201、…、20j、…、20M)，其中多个M个偏置单元中的每个单元根据M位数字字中的位中的相应位的逻辑值可单独切换至导通状态，在该导通状态期间，单元分别将数模转换器的第一输出线和第二输出线电耦合到第一信号源(例如20A；ILSB/2；VLSB/2)和第二信号源(例如20B；ILSB/2；-VLSB/2)。
在如本文中所例示的一个或多个实施例中，M位数字字生成电路装置可以包括动态匹配电路(例如47)，该动态匹配电路配置为接收M位数字字(例如BPN1、…、BPNM，可能地在其逻辑互补或负值版本中)并且循环地改变M位数字字中的位中的相应位，据此，多个M个偏置单元中的每个单元可单独切换至导通状态。
在如本文中所例示的一个或多个实施例中：
M个偏置单元(例如201、…、20j、…、20M)配置为提供对数模转换器的相应的基本上相同的偏置贡献，
M个偏置单元中的至少一个偏置单元(例如201)可以包括H个偏置子单元的集合(例如2011、…、201H)，其中H个偏置子单元的集合中的每个子单元被配置为提供对数模转换器的偏置电流贡献，该偏置电流贡献是基本上相同的贡献的1/H，以及
M个偏置单元中的至少一个偏置单元中的H个偏置子单元可以配置为切换至导通状态：
在第一状态(例如TGAIN)期间，根据M位数字字中的位中的相应一位的逻辑值而以彼此相同的方式切换至导通状态，以提供M个偏置单元中的至少一个偏置单元对数模转换器的相应偏置贡献，
在第二状态(例如TOFF)期间，以彼此不同的方式切换至导通状态，以提供M个偏置单元中的至少一个偏置单元对数模转换器的减小的偏置贡献，该减小的偏置贡献是处于导通状态下的H个子单元的集合中的子单元的数量的函数。
在如本文中所例示的一个或多个实施例中，数模反馈路径中的数模转换器可以包括L个补充偏置单元的集合(例如2001、…、200L)，该L个补充偏置单元可根据第三数字字(例如OFF[M+L-1:0])在第二状态期间激活，第三数字字包括由模拟输入信号中的偏移的校正值的L个位的集合补充的第二M位数字字(OFF[M-1:0])。
在如本文中所例示的一个或多个实施例中，偏置单元(例如201、…、20M，以及可能地包括子单元2011、…、201H和/或补充单元2001、…、200L)可以包括电子开关，可选地晶体管，诸如MOSFET晶体管。
一种如本文中所例示的设备可以包括：
信号源(例如传感器S)，该源产生具有偏移的模拟信号(例如ISENSE、VSENSE)，
如本文中所例示的转换器电路(例如delta-sigma转换器10)，转换器电路具有输入端口(例如14、141、142)，该输入端口耦合到信号源以从其接收模拟信号、并且在输出端口(16)处递送通过M个层级量化的数字输出信号，该数字输出信号由来自信号源的模拟信号到数字的转换而产生。
一种如本文中所例示的方法可以包括：
在模数信号转换路径的输入端口处接收具有偏移的模拟输入信号，
在输出端口处递送通过M个层级量化的数字输出信号，该数字输出信号由模拟输入信号到数字的转换而产生，
提供从输出端口到输入端口的数模反馈路径，该反馈路径包括数模转换器，该数模转换器配置为在输入端口处施加(例如减去)根据M位数字字产生的模拟反馈信号，
其中该方法可以包括：交替地产生M位数字字：
在第一时间间隔(例如TGAIN)期间，产生第一M位数字字(例如SDout[M-1:0])，该第一M位数字字为通过M个层级量化的数字输出信号的函数，
在与第一时间间隔交错的第二时间间隔(例如TOFF)期间，产生第二M位数字字(例如OFF[M-1:0]或OFF[M+L-1:0])，该第二M位数字字为模拟输入信号中的偏移的校正值的函数，
在不损害基本原理的情况下，在不脱离保护范围的情况下，细节和实施例可以相对于仅以示例方式描述的内容变化，甚至显著地变化。
保护范围由所附权利要求书确定。
虽然本发明已经参考说明性实施例进行了描述，但本说明书不旨在以限制性意义进行解释。说明性实施例以及本发明的其他实施例的各种修改和组合在参考说明书后对于本领域的技术人员而言将是显而易见的。因此，所附权利要求书旨在涵盖任何此类修改或实施例。

Claims (20)

1.一种转换器电路，包括：
从输入端口到输出端口的模数信号转换路径，所述输入端口被配置为接收具有偏移的模拟输入信号，并且所述输出端口被配置为递送通过M个层级量化的数字输出信号，所述数字输出信号由所述模拟输入信号到数字的转换而产生；
从所述输出端口到所述输入端口的数模反馈路径，所述反馈路径包括数模转换器，所述数模转换器被配置为在具有交替的第一状态和第二状态的双态信号的控制下，将根据M位数字字产生的模拟反馈信号施加至所述模数信号转换路径的所述输入端口，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；以及
M位数字字生成电路装置，对所述双态信号敏感，并且被配置为交替地产生所述M位数字字：
在所述第一状态期间，所述M位数字字作为第一M位数字字，所述第一M位数字字是通过所述M个层级量化的所述数字输出信号的函数；以及
在所述第二状态期间，所述M位数字字作为第二M位数字字，所述第二M位数字字是在所述模拟输入信号中的所述偏移的校正值的函数。
2.根据权利要求1所述的转换器电路，其中所述数字字生成电路装置包括：双态信号生成电路装置，被配置为产生具有交替的所述第一状态和所述第二状态的所述双态信号，其中所述双态信号生成电路装置包括：
计数器电路，被配置为由时钟信号进行时钟控制；以及
计数器阈值电路，被配置为分别在所述计数器电路的第一计数值和第二计数值处将所述双态信号设置为所述第一状态和所述第二状态。
3.根据权利要求2所述的转换器电路，其中所述计数器电路包括N位计数器，并且所述计数器阈值电路包括N位阈值，所述计数器电路分别提供所述第一计数值和所述第二计数值。
4.根据权利要求1所述的转换器电路，其中在所述数模反馈路径中的所述数模转换器包括多个M个偏置单元，其中在所述多个M个偏置单元中的每个偏置单元根据在所述M位数字字中的所述位中的相应一位的逻辑值可单独切换至导通状态，在所述导通状态期间，所述偏置单元将所述数模转换器的至少一条输出线电耦合到至少一个信号源。
5.根据权利要求4所述的转换器电路，其中：
去往所述模数信号转换路径的所述输入端口包括具有第一输入节点和第二输入节点的差分输入端，所述第一输入节点和所述第二输入节点被配置为接收施加于其间的所述模拟输入信号；
在所述数模反馈路径中的所述数模转换器包括第一输出线和第二输出线，所述第一输出线和所述第二输出线被配置为将所述模拟反馈信号施加于所述模数信号转换路径的所述输入端口的所述第一输入节点与所述第二输入节点之间；以及
在所述导通状态下，每个偏置单元将所述数模转换器的所述第一输出线和所述第二输出线分别电耦合到第一信号源和第二信号源。
6.根据权利要求4所述的转换器电路，其中所述M位数字字生成电路装置包括：动态匹配电路，被配置为接收所述M位数字字以及循环地改变在所述M位数字字中的所述位中的所述相应一位，据此，在所述多个M个偏置单元中的每个偏置单元能够单独切换至所述导通状态。
7.根据权利要求4所述的转换器电路，其中：
所述M个偏置单元被配置为提供对所述数模转换器的相应的、基本上相同的偏置贡献；
所述M个偏置单元中的至少一个偏置单元包括H个偏置子单元的集合，其中在所述H个偏置子单元的集合中的每个子单元被配置为提供对所述数模转换器的偏置电流贡献，所述偏置电流贡献是所述基本上相同的偏置贡献的1/H；以及
在所述M个偏置单元中的所述至少一个偏置单元中的所述H个偏置子单元被配置为切换至所述导通状态：
在所述第一状态期间，根据在所述M位数字字中的所述位中的所述相应一位的所述逻辑值，以彼此相同的方式切换至导通状态，以提供所述M个偏置单元中的所述至少一个偏置单元对所述数模转换器的相应偏置贡献；以及
在所述第二状态期间，以彼此不同的方式切换至导通状态，以提供所述M个偏置单元中的所述至少一个偏置单元对所述数模转换器的减小的偏置贡献，所述减小的偏置贡献是处于所述导通状态下的所述H个偏置子单元的集合中的所述子单元的数目的函数。
8.根据权利要求4所述的转换器电路，其中在所述数模反馈路径中的所述数模转换器包括在所述第二状态期间能够根据第三数字字激活的L个补充偏置单元的集合，所述第三数字字包括由在所述模拟输入信号中的所述偏移的校正值的L个位的集合补充的所述第二M位数字字。
9.根据权利要求4所述的转换器电路，其中每个偏置单元包括电子开关。
10.根据权利要求9所述的转换器电路，其中每个电子开关包括金属氧化物半导体场效应晶体管。
11.一种设备，包括：
信号源，所述信号源被配置为产生具有偏移的模拟信号；以及
转换器电路，包括：
从输入端口到输出端口的模数信号转换路径，所述输入端口被耦合到所述信号源以接收具有所述偏移的所述模拟信号，并且所述输出端口被配置为递送通过M个层级量化的数字输出信号，所述数字输出信号由来自所述信号源的所述模拟信号到数字的转换而产生；
从所述输出端口到所述输入端口的数模反馈路径，所述反馈路径包括数模转换器，所述数模转换器被配置为在具有交替的第一状态和第二状态的双态信号的控制下，将根据M位数字字产生的模拟反馈信号施加至所述模数信号转换路径的所述输入端口，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；以及
M位数字字生成电路装置，对所述双态信号敏感，并且被配置为交替地产生所述M位数字字：
在所述第一状态期间，所述M位数字字作为第一M位数字字，所述第一M位数字字是通过所述M个层级量化的所述数字输出信号的函数；以及
在所述第二状态期间，所述M位数字字作为第二M位数字字，所述第二M位数字字是在所述模拟信号中的所述偏移的校正值的函数。
12.根据权利要求11所述的设备，还包括：
数字抽取滤波器，被耦合到所述输出端口，并且被配置为对来自所述输出端口的所述数字输出信号进行滤波。
13.根据权利要求11所述的设备，其中所述设备被集成于半导体衬底上。
14.一种方法，包括：
在模数信号转换路径的输入端口处接收具有偏移的模拟输入信号；
在输出端口处递送通过M个层级量化的数字输出信号，所述数字输出信号由所述模拟输入信号到数字的转换而产生；
经由包括数模转换器的数模反馈路径，将根据M位数字字产生的模拟反馈信号从所述输出端口反馈回所述输入端口；以及
交替地产生所述M位数字字：
在第一时间间隔期间，所述M位数字字作为第一M位数字字，所述第一M位数字字是通过所述M个层级量化的所述数字输出信号的函数；以及
在与所述第一时间间隔交错的第二时间间隔期间，所述M位数字字作为第二M位数字字，所述第二M位数字字是在所述模拟输入信号中的所述偏移的校正值的函数。
15.根据权利要求14所述的方法，还包括：
生成具有交替的第一状态和第二状态的双态信号，在交替的所述第一状态和所述第二状态期间，所述双态信号分别具有第一值和第二值；
根据所述双态信号的所述第一值来选择所述第一时间间隔；以及
根据所述双态信号的所述第二值来选择所述第二时间间隔。
16.根据权利要求15所述的方法，还包括：
根据在所述M位数字字中的所述位中的相应一位的逻辑值，将在所述数模转换器中的多个M个偏置单元单独切换至导通状态，在所述导通状态期间，所述偏置单元将所述数模转换器的至少一条输出线电耦合到至少一个信号源。
17.根据权利要求16所述的方法，还包括：
由所述输入端口的第一输入节点和第二输入节点，差分地接收所述模拟输入信号；
由所述数模转换器的第一输出线和第二输出线，将所述模拟反馈信号施加于所述输入端口的所述第一输入节点与所述第二输入节点之间；以及
由在所述导通状态下的每个偏置单元，将所述第一输出线和所述第二输出线分别电耦合到第一信号源和第二信号源。
18.根据权利要求16所述的方法，还包括：
循环地改变在所述M位数字字中的所述位中的所述相应一位，据此，在所述多个M个偏置单元中的每个偏置单元能够单独切换至所述导通状态。
19.根据权利要求16所述的方法，其中所述M个偏置单元中的至少一个偏置单元包括H个偏置子单元的集合，并且所述方法还包括：
由所述M个偏置单元，提供对所述数模转换器的相应的、基本上相同的偏置贡献；
由在所述H个偏置子单元的集合中的每个子单元，提供对所述数模转换器的偏置电流贡献，所述偏置电流贡献是所述基本上相同的偏置贡献的1/H；以及
将在所述M个偏置单元中的所述至少一个偏置单元中的所述H个偏置子单元切换至所述导通状态：
在所述第一状态期间，根据在所述M位数字字中的所述位中的所述相应一位的所述逻辑值，以彼此相同的方式切换至导通状态，以提供所述M个偏置单元中的所述至少一个偏置单元对所述数模转换器的相应偏置贡献；以及
在所述第二状态期间，以彼此不同的方式切换至导通状态，以提供所述M个偏置单元中的所述至少一个偏置单元对所述数模转换器的减小的偏置贡献，所述减小的偏置贡献是处于所述导通状态下的所述H个偏置子单元的集合中的所述子单元的数目的函数。
20.根据权利要求16所述的方法，还包括：
在所述第二状态期间，根据第三数字字激活所述数模转换器中的L个补充偏置单元的集合，所述第三数字字包括由在所述模拟输入信号中的所述偏移的校正值的L个位的集合补充的所述第二M位数字字。
CN202110356717.XA 2020-04-02 2021-04-01 转换器电路、对应设备以及偏移补偿方法 Pending CN113497625A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000007021 2020-04-02
IT102020000007021A IT202000007021A1 (it) 2020-04-02 2020-04-02 Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti
US17/211,355 US11368165B2 (en) 2020-04-02 2021-03-24 Converter circuit, corresponding device and offset compensation method
US17/211,355 2021-03-24

Publications (1)

Publication Number Publication Date
CN113497625A true CN113497625A (zh) 2021-10-12

Family

ID=70918914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110356717.XA Pending CN113497625A (zh) 2020-04-02 2021-04-01 转换器电路、对应设备以及偏移补偿方法

Country Status (3)

Country Link
US (1) US11368165B2 (zh)
CN (1) CN113497625A (zh)
IT (1) IT202000007021A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394391B2 (en) * 2018-10-02 2022-07-19 Zeljko Ignjatovic Analog-to-digital converters employing continuous-time chaotic internal circuits to maximize resolution-bandwidth product—CT TurboADC

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178637A1 (en) * 2000-08-04 2002-02-06 Motorola, Inc. Apparatus for reducing DC offset in a direct conversion receiver
US20060097899A1 (en) * 2004-11-10 2006-05-11 Fujitsu Limited Adaptive-type sigma-delta a/d converter
US20070153945A1 (en) * 2006-01-05 2007-07-05 Berkana Wireless, Inc. DC offset correction for high gain complex filter
DE102006004212A1 (de) * 2006-01-30 2007-08-09 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler mit Offsetkompensation
CN101098143A (zh) * 2006-06-28 2008-01-02 株式会社东芝 A/d转换器、信号处理器以及接收设备
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN103329443A (zh) * 2011-01-21 2013-09-25 联发科技（新加坡）私人有限公司 连续时间过采样转换器的直接反馈架构
CN105007076A (zh) * 2014-04-24 2015-10-28 苏州迈略信息科技有限公司 一种过采样数模转换器的失配自动矫正电路
CN105450229A (zh) * 2014-09-24 2016-03-30 英特尔公司 具有可配置阈值的异步低功率模数转换器电路
CN106160766A (zh) * 2015-04-15 2016-11-23 辽宁华鼎科技股份有限公司 一种零中频接收机的直流偏移校正方法和装置
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器
CN107086867A (zh) * 2016-02-16 2017-08-22 美国亚德诺半导体公司 时钟信号输入的差分相位调整
CN110249533A (zh) * 2017-01-31 2019-09-17 ams有限公司 用于霍尔传感器的信号处理装置以及信号处理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4427971A (en) * 1978-06-01 1984-01-24 The Bendix Corporation Method and apparatus for the conversion of digital words to analog signals
US4342983A (en) * 1980-08-11 1982-08-03 Westinghouse Electric Corp. Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein
US4544917A (en) * 1982-09-16 1985-10-01 Westinghouse Electric Corp. A/D converter having digitally controlled subranging and self-alignment apparatus for use therein
US4618850A (en) * 1982-09-16 1986-10-21 Westinghouse Electric Corp. A/D converter having digitally controlled subranging and self alignment apparatus for use therein
US4893316A (en) * 1985-04-04 1990-01-09 Motorola, Inc. Digital radio frequency receiver
US5107265A (en) * 1988-12-15 1992-04-21 Schlumberger Technologies Limited Analog to digital converter
US5153593A (en) * 1990-04-26 1992-10-06 Hughes Aircraft Company Multi-stage sigma-delta analog-to-digital converter
US5392042A (en) * 1993-08-05 1995-02-21 Martin Marietta Corporation Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
US6420991B1 (en) * 1999-09-08 2002-07-16 Texas Instruments Incorporated Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
US7545302B1 (en) * 2008-03-14 2009-06-09 National Semiconductor Corporation Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier
US8212699B1 (en) * 2008-09-16 2012-07-03 Semtech Corporation System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels
US8750413B2 (en) * 2011-09-09 2014-06-10 Mstar Semiconductor, Inc. Digital modulation with arbitrary input sampling and output modulation frequencies
IT201900001847A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione
IT201900001851A1 (it) 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per operare un'interfaccia di amplificazione

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178637A1 (en) * 2000-08-04 2002-02-06 Motorola, Inc. Apparatus for reducing DC offset in a direct conversion receiver
US20060097899A1 (en) * 2004-11-10 2006-05-11 Fujitsu Limited Adaptive-type sigma-delta a/d converter
US20070153945A1 (en) * 2006-01-05 2007-07-05 Berkana Wireless, Inc. DC offset correction for high gain complex filter
CN101366169A (zh) * 2006-01-05 2009-02-11 高通股份有限公司 用于高增益复数滤波器的dc偏移校正
DE102006004212A1 (de) * 2006-01-30 2007-08-09 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler mit Offsetkompensation
CN101098143A (zh) * 2006-06-28 2008-01-02 株式会社东芝 A/d转换器、信号处理器以及接收设备
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN103329443A (zh) * 2011-01-21 2013-09-25 联发科技（新加坡）私人有限公司 连续时间过采样转换器的直接反馈架构
CN105007076A (zh) * 2014-04-24 2015-10-28 苏州迈略信息科技有限公司 一种过采样数模转换器的失配自动矫正电路
CN105450229A (zh) * 2014-09-24 2016-03-30 英特尔公司 具有可配置阈值的异步低功率模数转换器电路
CN106160766A (zh) * 2015-04-15 2016-11-23 辽宁华鼎科技股份有限公司 一种零中频接收机的直流偏移校正方法和装置
CN106301367A (zh) * 2015-06-26 2017-01-04 意法半导体国际有限公司 自校准数模转换器
CN107086867A (zh) * 2016-02-16 2017-08-22 美国亚德诺半导体公司 时钟信号输入的差分相位调整
CN110249533A (zh) * 2017-01-31 2019-09-17 ams有限公司 用于霍尔传感器的信号处理装置以及信号处理方法

Also Published As

Publication number Publication date
US20210314000A1 (en) 2021-10-07
IT202000007021A1 (it) 2021-10-02
US11368165B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
Daly et al. A 6-bit, 0.2 V to 0.9 V highly digital flash ADC with comparator redundancy
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20140210653A1 (en) Data-driven noise reduction technique for Analog to Digital Converters
US6166670A (en) Self calibrating current mirror and digital to analog converter
Yang et al. A time-based energy-efficient analog-to-digital converter
US8941520B2 (en) Resistor-based Σ-ΔDAC
CN113497625A (zh) 转换器电路、对应设备以及偏移补偿方法
Wang et al. A 5-bit 500MS/s flash ADC with temperature-compensated inverter-based comparators
Kumar et al. Design of hybrid flash-SAR ADC using an inverter based comparator in 28 nm CMOS
WO2010119456A2 (en) Method and apparatus for low power continuous time delta sigma modulation
US20060244643A1 (en) Quantizer in a Multilevel Sigma-Delta Analogue/Digital Converter
Sung et al. A third-order multibit switched-current delta-sigma modulator with switched-capacitor flash ADC and IDWA
Kamata et al. An analog front-end employing 87 dB SNDR stochastic SAR-ADC for a biomedical sensor
US20120092202A1 (en) Analog to digital converter
Stefanou et al. An average low offset comparator for 1.25 Gsample/s ADC in 0.18/spl mu/m CMOS
Vasishta et al. A single-step subranging relaxation oscillator-based open-loop sigma-delta ADC
Ghoshal et al. Design of a Modified 8-bit Semiflash Analog to Digital Converter
CN117118440B (zh) 温度自适应模数转换器、芯片及电子产品
Laifi et al. A 96 dB SNDR current-mode continuous-time ΔΣ modulator for electrochemical sensor arrays
Silva et al. A low-power CMOS folding and interpolation A/D converter with error correction
Boina et al. A 23.1 µW 8 Bit 1.1 MS/s SAR ADC with counter based control logic
Qureshi et al. Feasibility study of an ultra high speed current-mode sar adc
Cheng et al. Output-dependent delay cancellation technique for high-accuracy current-steering DACs
Choi et al. Low-power 4-Trit current-steering DAC for ternary data conversion
Sharma Design of High-Speed High-Resolution SAR ADC Exploiting Inherent Residue Computation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination