CN117118440B - 温度自适应模数转换器、芯片及电子产品 - Google Patents

温度自适应模数转换器、芯片及电子产品 Download PDF

Info

Publication number
CN117118440B
CN117118440B CN202311370352.1A CN202311370352A CN117118440B CN 117118440 B CN117118440 B CN 117118440B CN 202311370352 A CN202311370352 A CN 202311370352A CN 117118440 B CN117118440 B CN 117118440B
Authority
CN
China
Prior art keywords
temperature
sampling
signal
nmos tube
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311370352.1A
Other languages
English (en)
Other versions
CN117118440A (zh
Inventor
刘尧
史林森
李建平
班桂春
朱志晞
刘森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co ltd filed Critical Micro Niche Guangzhou Semiconductor Co ltd
Priority to CN202311370352.1A priority Critical patent/CN117118440B/zh
Publication of CN117118440A publication Critical patent/CN117118440A/zh
Application granted granted Critical
Publication of CN117118440B publication Critical patent/CN117118440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种温度自适应模数转换器、芯片及电子产品，包括：温度检测模块，对工作环境温度进行检测；模数转换模块，当工作环境温度处于预设温度范围内时，对差分输入信号进行采样，并基于第一、第二采样信号进行比较转化得到对应的数字信号；当工作环境温度小于预设温度范围时，停止采样，基于公共输入电压及第二采样信号进行比较转化；当工作环境温度大于预设温度范围时，停止采样，基于公共输入电压及第一采样信号进行比较转化。本发明对环境温度进行度量，在检测到环境温度超出预设范围时将一路采样信号调整为公共输入电压，模数转换器的差分结构变换为单端结构，以自适应地进行校准，从而屏蔽温度对模数转换器的影响，提高转换精度。

Description

温度自适应模数转换器、芯片及电子产品
技术领域
本发明涉及集成电路设计领域，特别是涉及一种温度自适应模数转换器、芯片及电子产品。
背景技术
集成电路通常工作在宽泛的环境温度，其按照温度适应能力分为四个等级：1）商用级温度适应范围为0~70℃；2）工业级温度适应范围为-40~85℃；3）汽车级温度适用范围为-40~125℃；军工级温度适用范围为-55~150℃。温度变化将导致集成电路性能发生退化，尤其是高精度的集成电路。
逐次逼近型模数转换器（SAR-ADC）采用反馈比较型电路结构，通过取一个数字量到数模转换器（DAC）上获得对应的输出模拟电压，通过逐次比较模拟电压与输入电压，直到二者逼近或相等。SAR-ADC本质上是一种二进制搜索算法，其优势在于低功耗、小尺寸、高精度和分辨率，广泛用于便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。然而，高精度的SAR-ADC受温度变化的影响，将导致其内部电路转换精度降低，进而影响电路信噪比等电学参数。
因此，为了提高模数转换器（尤其是高精度SAR-ADC）的转换精度，亟需一种根据温度变化的降低电路噪声的方法。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种温度自适应模数转换器、芯片及电子产品，用于解决现有技术中温度变化对模数转换器的转换精度产生影响的问题。
为实现上述目的及其他相关目的，本发明提供一种温度自适应模数转换器，所述温度自适应模数转换器至少包括：
温度检测模块及模数转换模块；
所述温度检测模块对所述模数转换模块的工作环境温度进行检测；
所述模数转换模块连接所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，对差分输入信号进行采样，并基于第一采样信号及第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度小于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第一采样信号切换为公共输入电压，基于所述公共输入电压及所述第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度大于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第二采样信号切换为公共输入电压，基于所述公共输入电压及所述第一采样信号进行比较转化得到对应的数字信号；
其中，所述第一采样信号为正相输入信号的采样信号，所述第二采样信号为反相输入信号的采样信号；或所述第一采样信号为反相输入信号的采样信号，所述第二采样信号为正相输入信号的采样信号。
可选地，所述温度检测模块包括温度感应单元、鉴相器及温度信号输出单元；
所述温度感应单元接收设定频率的方波信号，受所述工作环境温度的影响产生相位偏移的振荡信号；
所述鉴相器连接于所述温度感应单元的输出端，并接收所述方波信号，产生所述振荡信号与所述方波信号的相位差；
所述温度信号输出单元连接于所述鉴相器的输出端，将所述相位差与预设数据进行对比，并在所述工作环境温度小于所述预设温度范围时触发第一温度控制信号，在所述工作环境温度大于所述预设温度范围时触发第二温度控制信号。
更可选地，所述温度自适应模数转换器还包括数据寄存器，所述数据寄存器用于存储所述预设数据，所述预设数据为设定数据或所述鉴相器的前在先输出数据。
更可选地，所述温度感应单元包括n级依次级联的反相器。
可选地，所述模数转换模块为逐次逼近型模数转换模块。
更可选地，所述模数转换模块包括采样控制单元、第一采样开关、第二采样开关、第一电容阵列、第二电容阵列、选择单元、比较器及逻辑控制单元；
所述采样控制单元连接于所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，产生预设的采样控制信号；当所述工作环境温度超出所述预设温度范围时，控制各采样开关断开；
所述第一采样开关的第一端连接所述差分输入信号的反相输入端，第二端连接所述选择单元的第一输入端，控制端连接所述采样控制单元的输出端；
所述第二采样开关的第一端连接所述差分输入信号的正相输入端，第二端连接所述选择单元的第二输入端，控制端连接所述采样控制单元的输出端；
所述第一电容阵列连接所述第一采样开关的第二端，所述第二电容阵列连接所述第二采样开关的第二端，受所述逻辑控制单元的控制进行数模转换；
所述选择单元的第三输入端连接所述公共输入电压，控制端连接所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，选择所述第一采样信号及所述第二采样信号输出；当所述工作环境温度小于所述预设温度范围时，选择所述公共输入电压及所述第二采样信号输出；当所述工作环境温度大于所述预设温度范围时，选择所述公共输入电压及所述第一采样信号输出；
所述比较器连接所述选择单元的输出端，对所述选择单元选中的两路信号进行比较，并输出比较结果；
所述逻辑控制单元连接于所述比较器的输出端，基于所述比较结果产生所述第一电容阵列及所述第二电容阵列的逻辑控制信号。
可选地，所述选择单元包括第一选择电路及第二选择电路，所述第一选择电路在所述工作环境温度不处于预设温度范围内时选择相应信号输出，所述第二选择电路在所述工作环境温度处于预设温度范围内时直接将所述第一采样信号及所述第二采样信号输出；
其中，所述第一选择电路包括第一NMOS差分输入结构、第二NMOS差分输入结构、第一PMOS管、第二PMOS管、第一与门及第二与门；
所述第一与门接收时钟信号及第一温度控制信号，输出第一控制信号；所述第一温度控制信号在所述工作环境温度小于所述预设温度范围时触发；
所述第二与门接收所述时钟信号及第二温度控制信号，输出第二控制信号；所述第二温度控制信号在所述工作环境温度大于所述预设温度范围时触发；
所述第一NMOS差分输入结构的输出端分别连接第一PMOS管及第二PMOS管的漏极；所述第二NMOS差分输入结构的输出端分别连接第一PMOS管及第二PMOS管的漏极；所述第一PMOS管及所述第二PMOS管的源极连接电源电压、栅极连接所述时钟信号；
所述第一NMOS差分输入结构的输入端接收所述第一采样信号及所述第二采样信号，所述第二NMOS差分输入结构的输入端接收所述公共输入电压，均受控于所述第一控制信号及所述第二控制信号。
更可选地，所述第一NMOS差分输入结构及所述第二NMOS差分输入结构均包括第一、第二、第三、第四及第五NMOS管；所述第一NMOS管的源极接地、栅极接收所述时钟信号，漏极连接所述第二NMOS管及所述第三NMOS管的源极；所述第二NMOS管及所述第三NMOS管的栅极接收输入信号，漏极分别连接所述第四NMOS管及所述第五NMOS管的源极；所述第四NMOS管及所述第五NMOS管的栅极分别连接所述第一控制信号及所述第二控制信号，漏极作为对应NMOS差分输出结构的输出端。
更可选地，所述比较器包括第三、第四、第五、第六PMOS管、第六、第七、第八、第九、第十、第十一NMOS管；
所述第三PMOS管、所述第四PMOS管及所述第六NMOS管依次串联在电源电压和地之间；所述第五PMOS管、所述第六PMOS管及所述第七NMOS管依次串联在电源电压和地之间；所述第四PMOS管、所述第六NMOS管、所述第六PMOS管及所述第七NMOS管构成锁存结构；
所述第八NMOS管的漏极连接所述第四PMOS管的源极，源极接地；所述第九NMOS管的漏极连接所述第六NMOS管的漏极，源极接地；所述第十NMOS管的漏极连接所述第六PMOS管的源极，源极接地；所述第十一NMOS管的漏极连接所述第七NMOS管的漏极，源极接地；所述第三PMOS管、所述第八NMOS管及所述第九NMOS管的栅极连接所述选择单元的第一输出端；所述第五PMOS管、所述第十NMOS管及所述第十一NMOS管的栅极连接所述选择单元的第二输出端。
为实现上述目的及其他相关目的，本发明还提供一种芯片，所述芯片至少包括上述温度自适应模数转换器。
为实现上述目的及其他相关目的，本发明还提供一种电子产品，所述电子产品至少包括上述温度自适应模数转换器。
如上所述，本发明的温度自适应模数转换器、芯片及电子产品，具有以下有益效果：
本发明的温度自适应模数转换器、芯片及电子产品对环境温度进行度量，在检测到环境温度超出预设范围时将一路采样信号调整为公共输入电压VCM，模数转换器的差分结构变换为单端结构，以自适应地进行校准，从而屏蔽温度对模数转换器的影响，提高ADC的转换精度。
附图说明
图1显示为本发明的温度自适应模数转换器的结构示意图。
图2显示为本发明的温度检测模块的结构示意图。
图3显示为本发明的温度感应单元的结构示意图。
图4显示为本发明的选择单元的结构示意图。
图5显示为本发明的比较器的结构示意图。
元件标号说明
1-温度自适应模数转换器；11-温度检测模块；111-温度感应单元；112-鉴相器；113-温度信号输出单元；12-模数转换模块；121-采样控制单元；122-第一电容阵列；123-第二电容阵列；124-选择单元；1241-第一选择电路；124a-第一与门；124b-第二与门；124c-第一NMOS差分输入结构；124d-第二NMOS差分输入结构；125-比较器；126-逻辑控制单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种温度自适应模数转换器1，所述温度自适应模数转换器1包括：
温度检测模块11及模数转换模块12。
如图1所示，所述温度检测模块11对所述模数转换模块12的工作环境温度进行检测。
具体地，如图2所示，在本实施例中，所述温度检测模块11包括温度感应单元111、鉴相器112及温度信号输出单元113。
更具体地，所述温度感应单元111接收设定频率的方波信号Square（由外部或内部方波产生电路提供），受所述工作环境温度的影响产生相位偏移的振荡信号，根据器件对温度的不同响应，相位的偏移被配置为前移或后移，在此不一一赘述。作为示例，如图3所示，在本实施例中，所述温度感应单元111包括n级依次级联的反相器， n的值越大相位变化越明显，可根据需要设定n的数值，在本示例中，所述温度感应单元111采用环形振荡器实现，n为大于1的奇数；当所述工作环境温度发生变化时，各反相器的器件阈值电压、迁移率发生变化，从而改变流经各反相器的电流，使得环振发生延迟或超前。
更具体地，所述鉴相器112连接于所述温度感应单元111的输出端，并接收所述方波信号Square，产生所述振荡信号与所述方波信号的相位差。任意能实现相位差检测的电路结构均适用于本发明的鉴相器，在此不一一赘述。所述鉴相器112输出代表温度变化信息的相位差，通常温度变化越大相位差越大。
更具体地，所述温度信号输出单元113连接于所述鉴相器112的输出端，将所述相位差与预设数据进行对比，并在所述工作环境温度小于所述预设温度范围时触发第一温度控制信号NFIAG，在所述工作环境温度大于所述预设温度范围时触发第二温度控制信号PFIAG。作为一示例，所述温度自适应模数转换器1还包括数据寄存器（图中未显示），所述数据寄存器用于存储所述预设数据，所述预设数据用于判断温度变化是否对模数转换器的性能产生影响（即可根据实际工艺需要设定所述预设数据）。其中，所述预设数据为设定数据（由外部ROM提供），或所述预设数据为所述鉴相器112的在先输出数据，所述在先输出数据为前一数据或前m（大于等于2的自然数）个数据的平均值或相同工作条件下的历史数据，可根据实际需要配置，在此不一一赘述。在本示例中，所述第一温度控制信号NFIAG及所述第二温度控制信号PFIAG被触发后为高电平。
在实际使用中，任意能实现温度检测的电路结构均适用于本发明的温度检测模块，不以本实施例为限。
如图1所示，所述模数转换模块12连接所述温度检测模块11的输出端，当所述工作环境温度处于预设温度范围内时，对差分输入信号VINP和VINN进行采样，并基于第一采样信号及第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度小于所述预设温度范围时，停止对所述差分输入信号VINP和VINN的采样，并将所述第一采样信号切换为公共输入电压VCM，基于所述公共输入电压VCM及所述第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度大于所述预设温度范围时，停止对所述差分输入信号VINP和VINN的采样，并将所述第二采样信号切换为公共输入电压VCM，基于所述公共输入电压VCM及所述第一采样信号进行比较转化得到对应的数字信号。
需要说明的是，所述公共输入电压VCM为差分输入信号VINP和VINN的中间电压（VINP+VINN）*1/2，在本实例中，所述公共输入电压VCM由差分输入信号VINP和VINN通过电阻分压得到。所述第一采样信号为正相输入信号的采样信号VDACP，所述第二采样信号为反相输入信号的采样信号VDACN；或所述第一采样信号为反相输入信号的采样信号VDACN，所述第二采样信号为正相输入信号的采样信号VDACP。在本实施例中，以所述第一采样信号为反相输入信号的采样信号VDACN，所述第二采样信号为正相输入信号的采样信号VDACP为例进行说明。
具体地，在本实施例中，所述模数转换模块12为逐次逼近型模数转换模块，在实际使用中，任意受温度影响的模数转换结构均适用于本发明，在此不一一赘述。
具体地，作为示例，如图1所示，所述模数转换模块12包括采样控制单元121、第一采样开关SWN、第二采样开关SWP、第一电容阵列122、第二电容阵列123、选择单元124、比较器125及逻辑控制单元126。
更具体地，如图1所示，所述采样控制单元121连接于所述温度检测模块11的输出端，当所述工作环境温度处于预设温度范围内时，产生预设的采样控制信号；当所述工作环境温度超出所述预设温度范围时，控制各采样开关断开。即在预设温度范围内不基于温度检测结果控制采样开关，在超出所述预设温度范围时基于温度检测结果控制采样开关停止执行采样操作，以免受温度影响的输入信号被采集到，进而影响模数转换的准确性。
更具体地，如图1所示，所述第一采样开关SWN的第一端连接所述差分输入信号的正相输入端（即VINN），第二端连接所述选择单元124的第一输入端，控制端连接所述采样控制单元121的输出端；基于所述采样控制信号的控制对反相输入信号VINN进行采样。
更具体地，如图1所示，所述第二采样开关SWP的第一端连接所述差分输入信号的反相输入端（即VINP），第二端连接所述选择单元124的第二输入端，控制端连接所述采样控制单元121的输出端；基于所述采样控制信号的控制对正相输入信号VINP进行采样。
更具体地，如图1所示，所述第一电容阵列122连接所述第一采样开关SWN的第二端，所述第二电容阵列123连接所述第二采样开关SWP的第二端，受所述逻辑控制单元126的控制进行数模转换。作为示例，所述第一电容阵列122及所述第二电容阵列123均包括第一级电容阵列、第二级电容阵列及耦合电容；所述第一级电容阵列包括p个电容，各电容的上极板连接所述第一采样开关SWN的第二端，下极板连接一反相器的输出端，各反相器的输入端分别接收所述逻辑控制单元126提供的一位控制信号；所述第二级电容阵列包括q个电容，各电容的上极板连接所述第一采样开关SWN的第二端，下极板连接一反相器的输出端，各反相器的输入端分别接收所述逻辑控制单元126提供的一位控制信号；所述耦合电容的一端连接第一级电容阵列中各电容的上极板，另一端连接第二级电容阵列中各电容的上极板；p、q为大于等于2的自然数，在本示例中，p、q均设置为12，实际数值可根据需要设置。在实际使用中，任意能基于所述逻辑控制单元126的控制调整模拟信号以实现逐次逼近的电容阵列结构均适用于本发明，在此不一一赘述。
更具体地，如图1所示，所述选择单元124的第三输入端连接所述公共输入电压VCM，控制端连接所述温度检测模块11的输出端，当所述工作环境温度处于预设温度范围内时，选择所述第一采样信号及所述第二采样信号输出；当所述工作环境温度小于所述预设温度范围时，选择所述公共输入电压VCM及所述第二采样信号输出；当所述工作环境温度大于所述预设温度范围时，选择所述公共输入电压VCM及所述第一采样信号输出。所述选择单元124包括但不限于采用两个二选一电路实现，在本实施例中，所述选择单元124包括第一选择电路1241及第二选择电路（图中未显示）。在本示例中，当所述工作环境温度不在预设温度范围内时，基于所述第一选择电路1241选择相应信号输出，此时所述第二选择电路被屏蔽，如图4所示，所述第一选择电路1241包括第一与门124a、第二与门124b、第一NMOS差分输入结构124c、第二NMOS差分输入结构124d、第一PMOS管MP1及第二PMOS管MP2。所述第一与门124a接收时钟信号CLK及第一温度控制信号NFIAG（所述第一温度控制信号在所述工作环境温度小于所述预设温度范围时触发），输出第一控制信号CKP；即当所述第一温度控制信号NFIAG被触发且所述时钟信号CLK为高电平时，所述第一控制信号CKP为高电平有效。所述第二与门124b接收所述时钟信号CLK及第二温度控制信号PFIAG（所述第二温度控制信号在所述工作环境温度大于所述预设温度范围时触发），输出第二控制信号CKN；即当所述第二温度控制信号PFIAG被触发且所述时钟信号CLK为高电平时，所述第二控制信号CKN为高电平有效。所述第一NMOS差分输入结构124c的输出端分别连接第一PMOS管MP1及第二PMOS管MP2的漏极；所述第二NMOS差分输入结构124d的输出端分别连接第一PMOS管MP1及第二PMOS管MP2的漏极；所述第一PMOS管MP1及所述第二PMOS管MP2的源极连接电源电压VDD、栅极连接所述时钟信号CLK。所述第一NMOS差分输入结构124c的输入端接收所述第一采样信号及所述第二采样信号，所述第二NMOS差分输入结构124d的输入端接收所述公共输入电压VCM，均受控于所述第一控制信号CKP及所述第二控制信号CKN。作为示例，所述第一NMOS差分输入结构124c及所述第二NMOS差分输入结构124d均包括第一、第二、第三、第四及第五NMOS管；所述第一NMOS管MN1的源极接地、栅极接收所述时钟信号CLK，漏极连接所述第二NMOS管MN2及所述第三NMOS管MN3的源极；所述第二NMOS管MN2及所述第三NMOS管MN3的栅极接收输入信号（VDACP和VDACN，或者VCM和VCM），漏极分别连接所述第四NMOS管MN4及所述第五NMOS管MN5的源极；所述第四NMOS管MN4及所述第五NMOS管MN5的栅极分别连接所述第一控制信号CKP及所述第二控制信号CKN，漏极作为对应NMOS差分输出结构的输出端。在本示例中，当所述第一控制信号CKP为高电平，所述第二控制信号CKN为低电平时，所述第一NMOS差分输入结构124c中的第四NMOS管导通、第五NMOS管关断，VDACP输出到所述选择单元124的第二输出端OUT2，所述第二NMOS差分输入结构124d中的第四NMOS管关断、第五NMOS管导通，VCM输出到所述选择单元124的第一输出端OUT1。当所述第一控制信号CKP为低电平，所述第二控制信号CKN为高电平时，所述第一NMOS差分输入结构124c中的第四NMOS管关断、第五NMOS管导通，VDACN输出到所述选择单元124的第二输出端OUT2，所述第二NMOS差分输入结构124d中的第四NMOS管导通、第五NMOS管关断，VCM输出到所述选择单元124的第一输出端OUT1。当所述工作环境温度处于预设温度范围内时，所述第一选择电路1241被屏蔽，由所述第二选择电路直接将VDACP和VDACN输出；作为示例，所述第二选择电路包括两个开关，两个开关的输入端分别接收VDACP和VDACN，输出端分别对应连接所述第一输出端OUT1和所述第二输出端OUT2，当所述工作环境温度处于预设温度范围内时，两个开关同时导通，VDACP和VDACN被同时输出到对应的输出端口，具体电路结构可根据需要设置，不以本实施例为限。
需要说明的是，所述选择单元124的第一输出端及第二输出端的相对关系可互换（即所述第一输出端对应VDACP，所述第二输出端对应VDACN），不以本实施例为限。当检测到环境温度对模数转换器性能产生影响时，断开采样电压VDACP 或 VDACN，从受环境温度影响的电容阵列切换到公共输入电压VCM，这意味着差分型模数转换器变换成单端结构，从而屏蔽温度对模数转换器的影响。
更具体地，如图1所示，所述比较器125连接所述选择单元124的输出端，对所述选择单元124选中的两路信号进行比较，并输出比较结果VCODEN和VCODEP。作为示例，如图5所示，所述比较器125包括第三、第四、第五、第六PMOS管、第六、第七、第八、第九、第十、第十一NMOS管。所述第三PMOS管MP3、所述第四PMOS管MP4及所述第六NMOS管MN6依次串联在电源电压VDD和地之间；所述第五PMOS管MP5、所述第六PMOS管MP6及所述第七NMOS管MN7依次串联在电源电压VDD和地之间；所述第四PMOS管MP4、所述第六NMOS管MN6、所述第六PMOS管MP6及所述第七NMOS管MN7构成锁存结构；所述第八NMOS管MN8的漏极连接所述第四PMOS管MP4的源极，源极接地；所述第九NMOS管MN9的漏极连接所述第六NMOS管MN6的漏极，源极接地；所述第十NMOS管MN10的漏极连接所述第六PMOS管MP6的源极，源极接地；所述第十一NMOS管MN11的漏极连接所述第七NMOS管MN7的漏极，源极接地；所述第三PMOS管MP3、所述第八NMOS管MN8及所述第九NMOS管MN9的栅极连接所述选择单元124的第一输出端；所述第五PMOS管MP5、所述第十NMOS管MN10及所述第十一NMOS管MN11的栅极连接所述选择单元124的第二输出端。任意能实现比较功能的电路结构均适用于本发明，不以本实施例为限。
更具体地，如图1所示，所述逻辑控制单元126连接于所述比较器125的输出端，基于所述比较结果产生所述第一电容阵列122及所述第二电容阵列123的逻辑控制信号。在本示例中，所述逻辑控制单元126产生两组总线，每组总线分别包括24个信号，用于分别调节对应电容阵列中24个电容的下极板电位。
本发明还提供一种芯片，所述芯片包括所述温度自适应模数转换器1。
本发明还提供一种电子产品，所述电子产品包括所述温度自适应模数转换器1，用于实现高精度模数转换；作为另一示例，所述电子产品还包括其它功能模块，所述温度自适应模数转换器1对其它功能模块输出的信号进行模数转换或将信号模数转换后提供给其它功能模块，在此不一一赘述。
综上所述，本发明提供一种温度自适应模数转换器、芯片及电子产品，包括：温度检测模块及模数转换模块；所述温度检测模块对所述模数转换模块的工作环境温度进行检测；所述模数转换模块连接所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，对差分输入信号进行采样，并基于第一采样信号及第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度小于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第一采样信号切换为公共输入电压，基于所述公共输入电压及所述第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度大于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第二采样信号切换为公共输入电压，基于所述公共输入电压及所述第一采样信号进行比较转化得到对应的数字信号；其中，所述第一采样信号为正相输入信号的采样信号，所述第二采样信号为反相输入信号的采样信号；或所述第一采样信号为反相输入信号的采样信号，所述第二采样信号为正相输入信号的采样信号。本发明的温度自适应模数转换器、芯片及电子产品对环境温度进行度量，在检测到环境温度超出预设范围时将一路采样信号调整为公共输入电压VCM，模数转换器的差分结构变换为单端结构，以自适应地进行校准，从而屏蔽温度对模数转换器的影响，提高ADC的转换精度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种温度自适应模数转换器，其特征在于，所述温度自适应模数转换器至少包括：
温度检测模块及模数转换模块；
所述温度检测模块对所述模数转换模块的工作环境温度进行检测；其中，所述温度检测模块包括温度感应单元、鉴相器及温度信号输出单元；所述温度感应单元接收设定频率的方波信号，受所述工作环境温度的影响产生相位偏移的振荡信号；所述鉴相器连接于所述温度感应单元的输出端，并接收所述方波信号，产生所述振荡信号与所述方波信号的相位差；所述温度信号输出单元连接于所述鉴相器的输出端，将所述相位差与预设数据进行对比，并在所述工作环境温度小于预设温度范围时触发第一温度控制信号，在所述工作环境温度大于所述预设温度范围时触发第二温度控制信号；
所述模数转换模块连接所述温度检测模块的输出端，当所述工作环境温度处于所述预设温度范围内时，对差分输入信号进行采样，并基于第一采样信号及第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度小于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第一采样信号切换为公共输入电压，基于所述公共输入电压及所述第二采样信号进行比较转化得到对应的数字信号；当所述工作环境温度大于所述预设温度范围时，停止对所述差分输入信号的采样，并将所述第二采样信号切换为公共输入电压，基于所述公共输入电压及所述第一采样信号进行比较转化得到对应的数字信号；
其中，所述第一采样信号为正相输入信号的采样信号，所述第二采样信号为反相输入信号的采样信号；或所述第一采样信号为反相输入信号的采样信号，所述第二采样信号为正相输入信号的采样信号。
2.根据权利要求1所述的温度自适应模数转换器，其特征在于：所述温度自适应模数转换器还包括数据寄存器，所述数据寄存器用于存储所述预设数据，所述预设数据为设定数据或所述鉴相器的在先输出数据。
3.根据权利要求1所述的温度自适应模数转换器，其特征在于：所述温度感应单元包括n级依次级联的反相器。
4.根据权利要求1所述的温度自适应模数转换器，其特征在于：所述模数转换模块为逐次逼近型模数转换模块。
5.根据权利要求1-4任意一项所述的温度自适应模数转换器，其特征在于：所述模数转换模块包括采样控制单元、第一采样开关、第二采样开关、第一电容阵列、第二电容阵列、选择单元、比较器及逻辑控制单元；
所述采样控制单元连接于所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，产生预设的采样控制信号；当所述工作环境温度超出所述预设温度范围时，控制各采样开关断开；
所述第一采样开关的第一端连接所述差分输入信号的反相输入端，第二端连接所述选择单元的第一输入端，控制端连接所述采样控制单元的输出端；
所述第二采样开关的第一端连接所述差分输入信号的正相输入端，第二端连接所述选择单元的第二输入端，控制端连接所述采样控制单元的输出端；
所述第一电容阵列连接所述第一采样开关的第二端，所述第二电容阵列连接所述第二采样开关的第二端，受所述逻辑控制单元的控制进行数模转换；
所述选择单元的第三输入端连接所述公共输入电压，控制端连接所述温度检测模块的输出端，当所述工作环境温度处于预设温度范围内时，选择所述第一采样信号及所述第二采样信号输出；当所述工作环境温度小于所述预设温度范围时，选择所述公共输入电压及所述第二采样信号输出；当所述工作环境温度大于所述预设温度范围时，选择所述公共输入电压及所述第一采样信号输出；
所述比较器连接所述选择单元的输出端，对所述选择单元选中的两路信号进行比较，并输出比较结果；
所述逻辑控制单元连接于所述比较器的输出端，基于所述比较结果产生所述第一电容阵列及所述第二电容阵列的逻辑控制信号。
6.根据权利要求5所述的温度自适应模数转换器，其特征在于：所述选择单元包括第一选择电路及第二选择电路，所述第一选择电路在所述工作环境温度不处于预设温度范围内时选择相应信号输出，所述第二选择电路在所述工作环境温度处于预设温度范围内时直接将所述第一采样信号及所述第二采样信号输出；
其中，所述第一选择电路包括第一NMOS差分输入结构、第二NMOS差分输入结构、第一PMOS管、第二PMOS管、第一与门及第二与门；
所述第一与门接收时钟信号及第一温度控制信号，输出第一控制信号；所述第一温度控制信号在所述工作环境温度小于所述预设温度范围时触发；
所述第二与门接收所述时钟信号及第二温度控制信号，输出第二控制信号；所述第二温度控制信号在所述工作环境温度大于所述预设温度范围时触发；
所述第一NMOS差分输入结构的输出端分别连接第一PMOS管及第二PMOS管的漏极；所述第二NMOS差分输入结构的输出端分别连接第一PMOS管及第二PMOS管的漏极；所述第一PMOS管及所述第二PMOS管的源极连接电源电压、栅极连接所述时钟信号；
所述第一NMOS差分输入结构的输入端接收所述第一采样信号及所述第二采样信号，所述第二NMOS差分输入结构的输入端接收所述公共输入电压，均受控于所述第一控制信号及所述第二控制信号。
7.根据权利要求6所述的温度自适应模数转换器，其特征在于：所述第一NMOS差分输入结构及所述第二NMOS差分输入结构均包括第一、第二、第三、第四及第五NMOS管；所述第一NMOS管的源极接地、栅极接收所述时钟信号，漏极连接所述第二NMOS管及所述第三NMOS管的源极；所述第二NMOS管及所述第三NMOS管的栅极接收输入信号，漏极分别连接所述第四NMOS管及所述第五NMOS管的源极；所述第四NMOS管及所述第五NMOS管的栅极分别连接所述第一控制信号及所述第二控制信号，漏极作为对应NMOS差分输出结构的输出端。
8.根据权利要求5所述的温度自适应模数转换器，其特征在于：所述比较器包括第三、第四、第五、第六PMOS管、第六、第七、第八、第九、第十、第十一NMOS管；
所述第三PMOS管、所述第四PMOS管及所述第六NMOS管依次串联在电源电压和地之间；所述第五PMOS管、所述第六PMOS管及所述第七NMOS管依次串联在电源电压和地之间；所述第四PMOS管、所述第六NMOS管、所述第六PMOS管及所述第七NMOS管构成锁存结构；
所述第八NMOS管的漏极连接所述第四PMOS管的源极，源极接地；所述第九NMOS管的漏极连接所述第六NMOS管的漏极，源极接地；所述第十NMOS管的漏极连接所述第六PMOS管的源极，源极接地；所述第十一NMOS管的漏极连接所述第七NMOS管的漏极，源极接地；所述第三PMOS管、所述第八NMOS管及所述第九NMOS管的栅极连接所述选择单元的第一输出端；所述第五PMOS管、所述第十NMOS管及所述第十一NMOS管的栅极连接所述选择单元的第二输出端。
9.一种芯片，其特征在于，所述芯片至少包括如权利要求1-8任意一项所述的温度自适应模数转换器。
10.一种电子产品，其特征在于，所述电子产品至少包括如权利要求1-8任意一项所述的温度自适应模数转换器。
CN202311370352.1A 2023-10-23 2023-10-23 温度自适应模数转换器、芯片及电子产品 Active CN117118440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311370352.1A CN117118440B (zh) 2023-10-23 2023-10-23 温度自适应模数转换器、芯片及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311370352.1A CN117118440B (zh) 2023-10-23 2023-10-23 温度自适应模数转换器、芯片及电子产品

Publications (2)

Publication Number Publication Date
CN117118440A CN117118440A (zh) 2023-11-24
CN117118440B true CN117118440B (zh) 2024-01-30

Family

ID=88793465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311370352.1A Active CN117118440B (zh) 2023-10-23 2023-10-23 温度自适应模数转换器、芯片及电子产品

Country Status (1)

Country Link
CN (1) CN117118440B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456136A (zh) * 2019-09-06 2019-11-15 深圳市百世达半导体设备有限公司 一种射频匹配网络及射频电源系统
CN114401008A (zh) * 2022-01-07 2022-04-26 灿芯半导体(上海)股份有限公司 差分输入sar adc的开关电容电路及开关控制方法
CN114614821A (zh) * 2022-03-30 2022-06-10 深圳齐芯半导体有限公司 基于差分结构的sar adc失调误差校正方法及电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882298B2 (en) * 2003-06-03 2005-04-19 Silicon Labs Cp, Inc. SAR analog-to-digital converter with two single ended inputs
EP2437268B1 (en) * 2010-09-30 2013-01-02 ST-Ericsson SA Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456136A (zh) * 2019-09-06 2019-11-15 深圳市百世达半导体设备有限公司 一种射频匹配网络及射频电源系统
CN114401008A (zh) * 2022-01-07 2022-04-26 灿芯半导体(上海)股份有限公司 差分输入sar adc的开关电容电路及开关控制方法
CN114614821A (zh) * 2022-03-30 2022-06-10 深圳齐芯半导体有限公司 基于差分结构的sar adc失调误差校正方法及电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"四象限探测器数字跟踪通信复合接收机设计";王睿扬;《长春理工大学学报》;第42卷(第3期);正文第42-50页 *

Also Published As

Publication number Publication date
CN117118440A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
Lee et al. A 21 fJ/conversion-step 100 kS/s 10-bit ADC with a low-noise time-domain comparator for low-power sensor interface
Ding et al. A 46$\mu\text {W} $13 b 6.4 MS/s SAR ADC With Background Mismatch and Offset Calibration
US8198921B2 (en) Dynamic comparator with background offset calibration
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US6166670A (en) Self calibrating current mirror and digital to analog converter
CN110474623B (zh) 一种用于逐次逼近型模数转换器的失调自校正动态比较器
Luo et al. A low voltage and low power 10-bit non-binary 2b/cycle time and voltage based SAR ADC
Kim et al. 10-bit 100-MS/s pipelined ADC using input-swapped opamp sharing and self-calibrated V/I converter
WO2010140523A1 (ja) 逐次比較型ａｄ変換回路及び半導体集積回路
CN117118440B (zh) 温度自适应模数转换器、芯片及电子产品
CN112422128A (zh) 用于模数转换器失调校准的动态比较器及方法
CN106559081B (zh) 电流舵型数模转换器及电子装置
Pelgrom et al. Nyquist analog-to-digital conversion
Rout et al. A subthreshold source-coupled logic based time-domain comparator for SAR ADC based cardiac front-ends
US11716074B2 (en) Comparator with negative capacitance compensation
Jiang et al. A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs
Chen et al. A 625MS/s, 12-Bit, SAR assisted pipeline ADC with effective gain analysis for inter-stage ringamps
Sivakumar et al. Error detection of data conversion in flash ADC using code width based technique
Dawood et al. A very high speed, high resolution dynamic current comparator
US11095301B1 (en) Flash-successive approximation register (SAR) hybrid analog-to-digital converter (ADC)
Singh et al. An Efficient Approach to Design a Comparator for SAR-ADC
Restu et al. Low power and high speed CMOS current comparators
WO2017168485A1 (ja) 逐次比較型ａ／ｄ変換回路
Urankar et al. 45nm CMOS 4-Bit Flash Analog to Digital Converter
Mazumdar et al. Low Power CMOS Comparator with low offset voltage and good resolution for 10-bit SAR ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant