CN113497014A - 一种多芯片并联的功率模块的封装结构及封装方法 - Google Patents

一种多芯片并联的功率模块的封装结构及封装方法 Download PDF

Info

Publication number
CN113497014A
CN113497014A CN202010204449.5A CN202010204449A CN113497014A CN 113497014 A CN113497014 A CN 113497014A CN 202010204449 A CN202010204449 A CN 202010204449A CN 113497014 A CN113497014 A CN 113497014A
Authority
CN
China
Prior art keywords
bridge arm
insulating substrate
insulating
metal layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010204449.5A
Other languages
English (en)
Other versions
CN113497014B (zh
Inventor
吕坚玮
陈材
黄志召
张弛
刘新民
康勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010204449.5A priority Critical patent/CN113497014B/zh
Publication of CN113497014A publication Critical patent/CN113497014A/zh
Application granted granted Critical
Publication of CN113497014B publication Critical patent/CN113497014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种多芯片并联的功率模块的封装结构及封装方法，可以应用在硅功率模块以及碳化硅、氮化镓等宽禁带半导体功率模块中；封装结构包括：散热基板，绝缘基板，附着于绝缘基板上的功率芯片、驱动电阻、热敏电阻，叠层绝缘块和解耦电容，键合线，灌封胶，外壳及端子；该结构通过解耦电容，为各并联的功率芯片提供了相同长度的动态换流回路，且将端子电感动态解耦，从而降低了并联的功率芯片在开关过程中的动态电流差异和关断过程中的电压尖峰；功率开关管芯片的驱动信号线采用Kelvin连接方式，增强了驱动的稳定性。本发明提供的封装方法可以为上述封装结构提供可靠的加工方法，使得该封装结构得以实现，且成本低、加工质量好。

Description

一种多芯片并联的功率模块的封装结构及封装方法
技术领域
本发明属于功率半导体器件技术领域。更具体地，涉及一种多芯片并联的功率模块的封装结构及封装方法。
背景技术
随着交通运输、航空航天等领域的快速发展，对现有的电源功率模块及电源系统提出了新的要求。电源系统中功率模块开关管开关速度不断上升，开关损耗不断下降，可以使得变换器的工作频率不断上升，体积不断减小。
然而现有的大部分商用功率模块，寄生电感参数较大(换流回路的寄生电感可达15nH以上)，这使得开关管芯片在以高速关断时会承受较大的尖峰电压，在开关暂态产生较大振荡；此外，在多芯片并联的模块中，各个并联支路的寄生电感值的差异，会造成导通或关断的动态过程中流通各并联芯片的电流的不均衡。在更快的开关速度和开关频率下，这些效应会更加明显，这限制了功率模块开关速度的提升和高频化应用。
在目前的多芯片并联的功率模块中，降低寄生电感以及其带来的不利影响，主要有如下几种方式：(1)通过优化模块的结构使得换流回路尽可能小，从而降低换流回路的寄生电感；(2)通过对并联芯片的合理排布，使得各并联支路的寄生电感参数尽可能保持一致，从而减小动态开关过程中各管之间的电流差异；(3)通过在模块内部端子处添加一组解耦电容，实现关断过程中对端子电感的解耦效果，使得关断电压尖峰和开关振荡减小。采用前两种方法，要取得较好的效果，往往会使得模块结构的设计和加工过程较复杂，并且在目前很多通用的端子和外壳上较难实现；且通过绝缘基板铜层的布局来改善动态均流特性，效果有限。第三种方法可以实现很好的效果，但一般只关注于降低开关电压尖峰的作用，采用集中式解耦的方法，其动态均流性能难以保证。
发明内容
针对现有的多芯片并联的功率模块的以上缺陷或改进需求，本发明提供了一种多芯片并联的功率模块的封装结构及封装方法，旨在解决现有技术中功率模块的动态均流性能差的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种多芯片并联的功率模块的封装结构，包括：绝缘基板，附着于所述绝缘基板上的功率单元，附着于所述绝缘基板上的叠层绝缘块以及与叠层绝缘块并联连接的解耦电容；功率单元为半桥电路结构，包括：上桥臂开关管、上桥臂二极管、下桥臂开关管和下桥臂开关管，所述上桥臂开关管由N个上桥臂开关管芯片并联构成，上桥臂二极管由M个上桥臂SBD芯片并联构成，下桥臂开关管由N个下桥臂开关管芯片并联构成，下桥臂二极管由M个下桥臂SBD芯片构成；其中，N为大于等于2的正数，M为大于等于0的整数(当M等于0时，表示该半桥电路中没有加反并联二极管芯片)，绝缘基板包括：依次设置的上表面层、中间层和下表面层，上表面层和下表面层的材料均为金属导电材料，中间层的材料为绝缘材料；上表面金属层包括正极金属层、负极金属层和输出极金属层以及用于开关管的驱动连接和用于热敏电阻焊接的相应金属层；正极金属层、输出极金属层、负极金属层三个铜层分别呈长条状，在绝缘基板上表面的平面上由上到下依次排列；上桥臂开关管芯片和上桥臂SBD芯片在正极金属层上由左到右交错排成一行；下桥臂开关管芯片和下桥臂SBD芯片在输出极金属层上由左到右交错排成一行；所述正极金属层连接至所述功率单元的正电极端子后形成正电极；所述负极金属层连接至所述功率单元的负电极端子后形成负电极；所述输出极金属层连接至所述功率单元的输出端子后形成输出电极；叠层绝缘块包括：依次设置的上表面层、中间层和下表面层，上表面层和下表面层的材料为导电材料，且中间层的材料为绝缘材料；上表面层用于焊接所述解耦电容，下表面层包括第一焊盘和第二焊盘，第一焊盘焊接至绝缘基板的正极金属层，第二焊盘焊接至绝缘基板的负极金属层，且第一焊盘与所述上表面层之间通过过孔连接，第二焊盘与上表面层之间通过过孔连接；通过P块所述叠层绝缘块在交错排布的功率芯片之间分布式放置实现了所述焊接于叠层绝缘块上的解耦电容的分布式放置，P为大于等于2的正数。
本发明通过叠层绝缘块的分布式方式实现了解耦电容的分布式排布，实现了分布式解耦的结构，降低了功率芯片的关断电压尖峰、提升了并联的功率芯片之间的动态均流性能，且保持较为简单的结构、易于在通用外壳上实现，可以应用于硅功率模块以及碳化硅、氮化镓等宽禁带半导体功率模块。
其中，封装结构还包括：热敏电阻，驱动电阻和散热基板；热敏电阻贴装焊接在绝缘基板的上表面金属层相应位置；驱动电阻贴装焊接在所述绝缘基板的上表面金属层相应位置；绝缘基板焊接在散热基板上，且散热基板与外壳通过四个嵌合铜柱固定在一起，在外壳与所述绝缘基板上表面之间的空间灌注有绝缘保护凝胶。
更进一步地，开关管芯片的漏极(MOSFET)或集电极(IGBT)、SBD芯片的阴极、驱动电阻、热敏电阻、叠层绝缘块贴装焊接在绝缘基板上；解耦电容焊接在叠层绝缘块上；开关管芯片的源极(MOSFET)或发射极(IGBT)和栅极、SBD芯片的阳极，与绝缘基板上表面相应的金属层之间通过引线键合连接；绝缘基板的上表面金属层与相应的端子之间，通过引线键合连接。
进一步优选地，开关管芯片可以采用硅MOSFET芯片、IGBT芯片、碳化硅MOSFET芯片或氮化镓MOSFET芯片等；优选地，选用碳化硅MOSFET芯片，实现更高的开关速度和工作温度。
更进一步地，SBD(Schottky Barrier Diode，肖特基二极管)芯片可以采用硅SBD芯片或碳化硅SBD芯片；优选地，使用碳化硅SBD芯片，可以实现更高的开关速度和更低的开关损耗。
更进一步地，绝缘基板的上表面金属层和下表面金属层的材料优选为高导无氧铜，进一步优选地，在绝缘基板铜层表面进行镀镍处理，可以增强表面的抗氧化性，提高引线键合连接的可靠性；优选地，上述绝缘基板中间层采用氮化铝陶瓷，其热导率更高，利于散热；为了保证可靠性，单块绝缘基板的尺寸不能过大，否则在热循环过程中绝缘基板与散热基板之间会由于热机械应力的作用而分层，一般长度和宽度小于50mm，比如在具体实施例中的四个开关管芯片并联和四个SBD芯片并联的结构中，绝缘基板分为了两块，每一块的尺寸为48mm×45mm。
更进一步地，叠层绝缘块的上表面金属层和下表面金属层材料优选为高导无氧铜；优选地，中间层绝缘材料采用氮化铝陶瓷；下表面金属层分为第一焊盘和第二焊盘，上表面金属层用于焊接解耦电容；下表面第一焊盘焊接至绝缘基板的正极金属层；下表面第二焊盘焊接至绝缘基板的负极金属层；下表面第一焊盘和上表面金属层通过过孔连接；下表面第二焊盘和上表面金属层通过过孔连接。
更进一步地，在叠层绝缘块上焊接有解耦电容，解耦电容的个数可以是一个，也可以是两个；优选地，由于一个电容的耐压性有限，因此在单个绝缘块上焊接两个解耦电容可以增加耐压性，且该两个解耦电容构成串联的关系，分别为第一解耦电容和第二解耦电容；与第一解耦电容和第二解耦电容相对应的叠层绝缘块的上表面金属层分为第一焊接面、第二焊接面、第三焊接面；所述第一解耦电容的电极分别焊接至所述第一焊接面和所述第二焊接面；所述第二解耦电容的电极分别焊接至所述第二焊接面和所述第三焊接面；且所述第一焊接面通过过孔与所述第一焊盘连接，所述第三焊接面通过过孔与所述第二焊盘连接。两个解耦电容构成串联的关系，可以承受更大的电压。
其中，解耦电容为ESR(Equivalent Series Resistance，等效串联电阻)和ESL(Equivalent Series Inductance，等效串联电感)较低的多层陶瓷电容，使得其能够发挥更好的动态解耦的作用；单个电容的容值为几十纳亨级别。各叠层绝缘块之间以及其上焊接的解耦电容之间，为并联的关系，叠层绝缘块的数量以保证其上焊接的解耦电容总容值达到足够的大小为准；优选地，为了保证足够的动态解耦效果，解耦电容的总容值应为单桥臂开关管的总寄生输出电容COSS的50倍以上。
更进一步地，绝缘基板的正极金属层依次通过所述叠层绝缘块的下表面金属层的第一焊盘和过孔、上表面金属层的解耦电容焊接面和解耦电容、过孔和下表面金属层的第二焊盘与绝缘基板的负极金属层实现连接，将端子电感动态解耦，为各并联的功率芯片提供相同长度的动态换流通路，降低了开关管关断过程中的电压尖峰和并联功率芯片在开关过程中的动态电流差异。
更进一步地，叠层绝缘块中的过孔的大小及数量由解耦电容在动态过程中流过的电流决定，过孔的孔径越大，能够通过的电流越大。
进一步优选地，过孔直径为0.2mm，单块叠层绝缘块中过孔总数为50个，可通过125A的连续电流。
本发明还提供了一种基于上述的多芯片并联的功率模块的封装结构的封装方法，包括下述步骤：
(1)根据拟封装的功率模块的结构制备相应的绝缘基板，刻蚀所述绝缘基板的上表面金属层和下表面金属层后并进行表面处理；
(2)采用第一焊料将功率芯片焊接到所述绝缘基板的上表面金属层对应位置上，并将所述绝缘基板焊接至散热基板上；
(3)将功率芯片的顶部电极与所述绝缘基板的相应上表面金属层采用引线键合工艺进行电连接，并将相邻分开的绝缘基板的相应上表面金属层进行电连接；
(4)采用第二焊料将叠层绝缘块、驱动电阻、热敏电阻和解耦电容焊接至绝缘基板的上表面金属层的相应位置上；
(5)将外壳固定在散热基板上，采用引线键合工艺将外壳中的端子与绝缘基板的相应上表面金属层进行电连接；将绝缘凝胶注入外壳中，抽真空，然后加热或室温静置使绝缘凝胶固化；安装盖板后获得封装好的功率模块。
更进一步地，在步骤(1)中，所述表面处理包括：沉镍处理或沉镍钯金处理。
进一步优选地，第一焊料的熔点高于第二焊料的熔点。本发明实施例中之所以将第一焊料、第二焊料的融化温度设置为依次降低，其目的是为了使得下一步的焊接操作不会影响上一步的焊接。具体地，由工艺设计到两次焊接，第二次焊接的时候，所用焊料的融化温度必须比第一次焊接时所用焊料要低至少40到50℃，否则在第二次焊接中会将第一次焊接时已经固化的焊料再次融化。
优选地，可以选用高温焊料，第一焊料、第二焊料分别选用Pb88Sn10Ag2、SAC305，对应的融化温度高达268℃、217℃，由于这两种焊料的熔点高可以使得模块中的芯片能够工作在较高的温度，保证芯片焊接层的高温工作能力。
进一步优选地，上述功率芯片焊接至绝缘基板、绝缘基板焊接至散热基板采用如下步骤：先在焊接位置上放置预先做好的对应焊料的焊片，在焊片上放置要焊接的元件，通过治具进行固定，最后采用真空回流焊的方法焊接。
进一步优选地，上述功率模块的封装方法，其步骤(3)和(5)中通过引线键合工艺的方法具体为：将引线的一端通过超声键合工艺连接到第一个焊点上，将引线的另一端通过超声键合工艺连接到另外一个焊点上，从而在两个焊点之间形成电连接。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的多芯片并联功率模块，集成了多个分布式排布的叠层绝缘块，其上焊有解耦电容，从而实现了分布式解耦，为各并联的功率芯片提供了相同长度的动态换流回路，且将端子电感动态解耦，从而降低了并联功率芯片在开关过程中的动态电流差异和开关管关断过程中的电压尖峰。
(2)本发明提供的多芯片并联的功率模块，各MOSFET芯片栅极连接了一个驱动电阻，使得并联的开关管之间的开关速度一致；各功率芯片的源极(或发射极)均采用Kelvin连接方式，降低共源电感，起到有效降低驱动回路与功率回路之间的耦合的作用，进而提高驱动信号的稳定性。
附图说明
图1是本发明实施例提供的多芯片并联的功率模块的封装结构的外部结构示意图；
图2是本发明实施例提供的封装结构的内部结构示意图；
图3是本发明实施例提供的封装结构的内部平面示意图；
图4是本发明实施例提供的封装结构的绝缘基板顶层示意图；
图5是本发明实施例提供的封装结构的叠层绝缘块示意图；
图6是本发明实施例提供的封装结构的叠层绝缘块及解耦电容示意图；
图7是本发明实施例提供的封装结构对应的半桥电路示意图；
图8是本发明实施例提供的封装方法的流程示意图；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
1为散热基板、2为外壳、3为外壳盖板、4为嵌合铜柱、5为主功率正电极端子、6为主功率负电极端子、7为主功率输出端子、8为上桥臂驱动信号端子、9为上桥臂驱动信号回线端子、10为下桥臂驱动信号端子、11为下桥臂驱动信号回线端子、12为热敏电阻端子、13为直接覆铜陶瓷(绝缘)基板、14为驱动电阻、15为热敏电阻、16为叠层绝缘块、17为解耦电容、18为键合线、19为上桥臂开关管、20为下桥臂开关管、21为上桥臂二极管、22为下桥臂二极管、23为正极铜层、24为输出极铜层、25为负极铜层、26为热敏电阻焊接铜层、27为上桥臂驱动信号第一铜层、28为上桥臂驱动信号回线铜层、29为下桥臂驱动信号第一铜层、30为下桥臂驱动信号回线铜层、31为上桥臂驱动信号第二铜层、32为下桥臂驱动信号第二铜层、33为过孔、34为叠层绝缘块第一焊盘、35为叠层绝缘块第二焊盘、36为叠层绝缘块第一焊接面、37为叠层绝缘块第二焊接面、38为叠层绝缘块第三焊接面、39为第一解耦电容、40为上桥臂开关管漏极(或集电极)引出端子、41为第二解耦电容。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
对于多芯片并联的功率模块，本发明提供了一种新的封装结构，通过叠层绝缘块实现了解耦电容的分布式放置；通过对封装结构的改进使得功率模块获得了更好的电性能，即关断过压较低、动态均流性能较好，且结构简单、易于在通用外壳上实现。
本发明提供了一种多芯片并联的功率模块的封装结构，包括：绝缘基板，焊接于绝缘基板上的功率单元，焊接于绝缘基板上的叠层绝缘块以及焊接于叠层绝缘块上的解耦电容，热敏电阻，驱动电阻，散热基板，灌封胶，键合线，外壳和端子；功率单元为半桥电路结构，包括上桥臂开关管、上桥臂二极管、下桥臂开关管和下桥臂开关管，所述上桥臂开关管由N个上桥臂开关管芯片并联构成，上桥臂二极管由M个上桥臂SBD芯片并联构成，下桥臂开关管由N个下桥臂开关管芯片并联构成，下桥臂二极管由M个下桥臂SBD芯片构成；其中，N为大于等于2的正数；其中，M为大于等于0的整数，M等于0时，表示该半桥电路中没有加反并联二极管芯片；绝缘基板包括：依次设置的上表面层、中间层和下表面层，上表面层和下表面层的材料均为金属导电材料，中间层的材料为绝缘材料；上表面层包括正极金属层、负极金属层和输出极金属层以及用于开关管的驱动连接和用于热敏电阻焊接的相应金属层；正极金属层、输出极金属层、负极金属层三个金属层分别呈长条状，在绝缘上表面平面上由上到下依次排列；上桥臂开关管芯片和上桥臂SBD芯片在正极金属层上由左到右交错排成一行；下桥臂开关管芯片和下桥臂SBD芯片在输出极金属层上由左到右交错排成一行；正极金属层连接至功率单元的正电极端子后形成正电极；负极金属层连接至所述功率单元的负电极端子后形成负电极；输出极金属层连接至功率单元的两个输出端子后形成输出电极；叠层绝缘块包括：依次设置的上表面层、中间层和下表面层，上表面层和下表面层的材料为金属导电材料，且所述中间层的材料为绝缘材料；上表面层用于焊接所述解耦电容，下表面层包括第一焊盘和第二焊盘，第一焊盘焊接至所述绝缘基板的正极金属层，第二焊盘焊接至绝缘基板的负极金属层，且第一焊盘与上表面层之间通过过孔连接；第二焊盘与上表面层之间通过过孔连接；通过P块叠层绝缘块在交错排布的功率芯片之间分布式放置实现了所述焊接于叠层绝缘块上的解耦电容的分布式放置，P为大于等于2的正数。
其中，开关管芯片的漏极(MOSFET)或集电极(IGBT)、SBD的阴极、驱动电阻、热敏电阻、叠层绝缘块贴装焊接在绝缘基板上；解耦电容焊接在叠层绝缘块上；开关管芯片的源极(MOSFET)或发射极(IGBT)和栅极、SBD芯片的阳极，与绝缘基板上表面相应的金属层之间通过引线键合连接；绝缘基板的上表面金属层与相应的端子之间，通过引线键合连接；绝缘基板焊接在散热基板上；散热基板与外壳通过四个嵌合铜柱固定在一起；在外壳与绝缘基板上表面之间的空间中，灌注有绝缘保护凝胶。
作为本发明的一个实施例，开关管芯片并联数目N为4，SBD芯片的并联数目M为4，叠层绝缘块的数目P为4。
作为本发明的一个实施例，开关管芯片可以采用硅MOSFET芯片、IGBT芯片、碳化硅MOSFET芯片或氮化镓MOSFET芯片等；优选地，选用碳化硅MOSFET芯片，实现更高的开关速度和工作温度。
作为本发明的一个实施例，SBD芯片可以采用硅SBD芯片或碳化硅SBD芯片；优选地，使用碳化硅SBD芯片，可以实现更高的开关速度和更低的开关损耗。
优选地，上述端子可以通过引线键合与绝缘基板上表面金属层连接，容易加工。也可以采用用于超声波焊接的端子，进行超声波焊接，使其与绝缘基板上表面金属层构成机械、电气连接，这种方法构成的连接可靠性更高。
在本发明实施例中，绝缘基板的上、下层优选为高导无氧铜材料，中间层优选为陶瓷材料，采用DBC基板工艺，相应的上表面金属层即为上表面铜层；绝缘基板铜层表面进行镀镍处理，增强表面的抗氧化性，提高引线键合连接的可靠性；优选地，上述绝缘基板中间层采用氮化铝陶瓷，其热导率更高，利于散热；为了保证可靠性，单块绝缘基板的尺寸不能过大，否则在热循环过程中绝缘基板与散热基板之间会由于热机械应力的作用而分层，一般长度和宽度小于50mm，比如在本发明实施例中的四个开关管芯片并联和四个SBD芯片并联的结构中，绝缘基板分为了两块，每一块的尺寸为48mm×45mm。
其中，本发明实施例绝缘基板的上层铜层可分为：正极铜层、输出极(AC)铜层、负极铜层、热敏电阻焊接铜层、上桥臂驱动信号第一铜层、上桥臂驱动信号第二铜层、上桥臂驱动信号回线铜层、下桥臂驱动信号第一铜层、下桥臂驱动信号第二铜层、下桥臂驱动信号回线铜层；上桥臂驱动信号第二铜层、下桥臂驱动信号第二铜层均由多个小铜块构成；各铜层之间的间距相等且为了保证模块的绝缘，各铜层之间的间距不能太小；各铜层之间的间距大于功率模块最大工作电压对应的电气绝缘距离，以保证模块的绝缘性能良好。
在几百伏至上千伏的工作电压场合，上述各铜层之间的间距应不小于1mm，同时间距应尽量小，以限制绝缘的面积，进而限制模块的体积，故该间距优选为1mm。
如果并联芯片数目较多，使得绝缘基板面积较大，需要进行分割(比如本发明实施例中，N＝4，为四个芯片并联的结构，绝缘基板分为了两块)，那么绝缘基板上的正极铜层、输出极(AC)铜层、负极铜层、上桥臂驱动信号第一铜层、上桥臂驱动信号回线铜层、下桥臂驱动信号第一铜层、下桥臂驱动信号回线铜层，也会随绝缘基板分割开来，位于不同绝缘基板上的铜层之间采用引线键合构成电气连接。
在本发明实施例中，贴装焊接在绝缘基板上的热敏电阻，其两个电极分别焊接至热敏电阻焊接铜层的两个小铜块上，再通过键合线连接至热敏电阻端子。
在本发明实施例中，贴装焊接在绝缘基板上、顶部电极通过引线键合连接至绝缘基板的上表面铜层的功率芯片，构成了半桥电路结构。上桥臂开关管由4个上桥臂开关管芯片并联构成，上桥臂二极管由4个上桥臂SBD芯片并联构成；下桥臂开关管由4个下桥臂开关管芯片构成，下桥臂二极管由4个下桥臂SBD芯片并联构成；上桥臂开关管芯片的漏极(或集电极)和上桥臂SBD芯片的阴极贴装焊接在绝缘基板的正极铜层上；每个上桥臂开关管芯片的栅极，通过引线键合连接至上桥臂驱动信号第二铜层中距离最近的一个小铜块上；每个上桥臂开关管芯片的源极(或发射极)通过引线键合连接至绝缘基板的输出极铜层上，同时通过一根引线键合连接至上桥臂驱动信号回线铜层上；下桥臂开关管芯片的漏极(或集电极)和下桥臂SBD芯片的阴极贴装焊接至绝缘基板的输出极铜层上；每个下桥臂开关管芯片的栅极，通过引线键合连接至下桥臂驱动信号第二铜层中距离最近的一个小铜块上；每个下桥臂开关管芯片的源极(或发射极)通过引线键合连接至绝缘基板的负极铜层上，同时通过一根引线键合连接至下桥臂驱动信号回线铜层上；上述上桥臂4个开关管芯片的驱动电阻，其两个电极分别焊接至上桥臂驱动信号第一铜层和对应的上桥臂驱动信号第二铜层上，与上桥臂4个开关管芯片的栅极电极构成电气连接；上述下桥臂4个开关管芯片的驱动电阻，两个电极分别焊接至下桥臂驱动信号第一铜层和对应的下桥臂驱动信号第二铜层上，与下桥臂4个开关管芯片的栅极电极构成电气连接。
作为本发明的一个实施例，为了使得外加的驱动电阻阻值有更大的可选性，每个开关管芯片所连接的驱动电阻的阻值应尽可能小，优选为1Ω～3Ω；优选地，开关管芯片的源极(或发射极)键合线采用Kelvin连接方式，降低了驱动回路与功率回路之间的耦合作用。
在本发明实施例中，上下桥臂开关管各自与上下桥臂二极反并联，形成半桥电路结构；绝缘基板的正极铜层通过引线键合连接至主功率正电极端子，构成半桥电路结构的正电极；绝缘基板的负极铜层通过引线键合连接至主功率负电极端子，构成半桥电路结构的负电极；绝缘基板的输出极铜层通过引线键合连接至两个主功率输出端子，构成半桥电路结构的输出电极；上桥臂驱动信号第一铜层通过引线键合连接至上桥臂驱动信号端子，构成半桥电路结构的上桥臂栅极驱动电极；上桥臂驱动信号回线铜层通过引线键合连接至上桥臂驱动信号回线端子，构成半桥电路结构的上桥臂源极(或发射极)驱动电极；下桥臂驱动信号第一铜层通过引线键合连接至下桥臂驱动信号端子，构成半桥电路结构的下桥臂栅极驱动电极；下桥臂驱动信号回线铜层通过引线键合连接至下桥臂驱动信号回线端子，构成半桥电路结构的下桥臂源极(或发射极)驱动电极。
在本发明实施例中，贴装焊接在绝缘基板上的叠层绝缘块为三层结构；上、下层均为高导电材料，优选为铜；中间层为绝缘材料，优选为氮化铝陶瓷，采用DBC基板工艺；下表面铜层分为第一焊盘和第二焊盘，上表面铜层用于焊接解耦电容；下表面第一焊盘焊接至绝缘基板的正极铜层；下表面第二焊盘焊接至绝缘基板的负极铜层；下表面第一焊盘和上表面铜层通过过孔连接；下表面第二焊盘和上表面铜层通过过孔连接。
作为本发明的一个实施例，上述单个叠层绝缘块上焊接有两个解耦电容，分别为第一解耦电容、第二解耦电容，与解耦电容相对应，叠层绝缘块的上表面铜层分为第一焊接面、第二焊接面、第三焊接面；第一解耦电容的电极分别焊接至叠层绝缘块的上表面第一焊接面和第二焊接面；第二解耦电容的电极分别焊接至叠层绝缘块的上表面第二焊接面和第三焊接面；第一焊接面通过过孔与下表面第一焊盘连接；第三焊接面通过过孔与下表面第二焊盘连接；两个电容构成串联的关系，可以承受更大的电压。
进一步优选地，上述解耦电容为等效串联电阻(ESR)和等效串联电感(ESL)较低的多层陶瓷电容(高频下，多层陶瓷电容等效串联电阻一般为几十mΩ，等效串联电感为几nH至几十nH；而相同频率下普通电容器等效串联电阻为几百mΩ，等效串联电感为几十nH至几百nH)，使得其能够发挥更好的动态解耦的作用；单个电容的容值为几十纳亨级别。
其中，各叠层绝缘块之间以及其上焊接的解耦电容之间，为并联的关系，叠层绝缘块的数量以保证其上焊接的解耦电容总容值达到足够的大小为准；优选地，为了保证足够的动态解耦效果，解耦电容的总容值应为单桥臂开关管的总寄生输出电容COSS的50倍以上。
在本发明实施例中，绝缘基板的正极铜层，通过叠层绝缘块的下表面第一焊盘、过孔、上表面第一焊接面、第一解耦电容、上表面第二焊接面、第二解耦电容、上表面第三焊接面、过孔、下表面第二焊盘，与绝缘基板的负极铜层实现连接，从而将端子电感动态解耦，且为各并联的功率芯片提供相同长度的动态换流通路，从而降低了开关管关断过程中的电压尖峰和并联功率芯片在开关过程中的动态电流差异。
上述叠层绝缘块中的过孔，其大小及数量由解耦电容在动态过程中流过的电流决定；孔径越大，能够通过的电流越大，对于0.2mm直径的过孔，持续通流能力可达数安培；优选地，本发明中选取的过孔直径为0.2mm，单块叠层绝缘块过孔总数为50个，可通过125A的连续电流。
为了更进一步的说明本发明实施例提供的多芯片并联的功率模块的封装结构，现结合具体实例并参照附图详述如下：
如图1所示，是本发明实施例提供的多芯片并联的功率模块的外部结构示意图；本实施例外壳及端子采用的是目前广泛使用的EconoDual型号，该型号目前已广泛使用，通用性好，且设计、加工工艺成熟；主功率正电极端子5、主功率负电极端子6、主功率输出端子7、上桥臂驱动信号端子8、上桥臂驱动信号回线端子9、下桥臂驱动信号端子10、下桥臂驱动信号回线端子11、热敏电阻端子12和上桥臂开关管漏极引出端子40，均嵌入在外壳2中；外壳2通过四个嵌合铜柱4与散热基板1固定在一起。
图2所示，是本发明实施例提供的封装结构的内部结构示意图；图3所示，是本发明实施例提供的封装结构的内部平面示意图；本发明实施例中，芯片的并联数目N＝4，即上桥臂开关管19和下桥臂开关管20分别由四个开关管芯片构成，上桥臂二极管21和下桥臂二极管22分别由四个SBD芯片构成；
本发明实施例中，采用了四块叠层绝缘块16，八个解耦电容17焊接在叠层绝缘块16上，能够为换流回路提供足够的容值。
各端子均通过键合线18(图2中标注的键合线18统指模块结构中的键合线统称)与绝缘基板的相应铜层实现电连接；热敏电阻15、四块叠层绝缘块16、八个驱动电阻14、上桥臂开关管19、下桥臂开关管20、上桥臂二极管21和下桥臂二极管22，焊接在绝缘基板上；同时功率芯片的上表面电极均通过键合线18与相应的铜层构成电连接。
图4所示，为本发明实施例提供的封装结构的绝缘基板示意图；其上表面铜层分为正极铜层23、输出极铜层24、负极铜层25、热敏电阻焊接铜层26、上桥臂驱动信号第一铜层27、上桥臂驱动信号回线铜层28、下桥臂驱动信号第一铜层29、下桥臂驱动信号回线铜层30、上桥臂驱动信号第二铜层31、下桥臂驱动信号第二铜层32；
上桥臂开关管19包含的四个开关管芯片和上桥臂二极管21包含的四个SBD芯片均焊接至正极铜层23上；下桥臂开关管20包含的四个开关管芯片和下桥臂二极管22包含的四个SBD芯片均焊接至输出极铜层24上；
驱动电阻14中属于上桥臂的四个电阻，它们的两个电极分别焊接至上桥臂驱动信号第一铜层27和上桥臂驱动信号第二铜层31上；驱动电阻14中属于下桥臂的四个电阻，它们的两个电极分别焊接至下桥臂驱动信号第一铜层29和下桥臂驱动信号第二铜层32上；上桥臂驱动信号第二铜层31和下桥驱动信号第二铜层32均由多个相同大小的小铜层构成，从而为驱动电阻14以及开关管芯片的焊接位置提供了便利性；
热敏电阻15的两个电极分别焊接至热敏电阻焊接铜层26的两个铜块上；
本发明实施例中的绝缘基板13分为两块，每一块的尺寸为48mm×45mm，可以保证模块在在热循环中的可靠性；两块绝缘基板上，正极铜层、输出极铜层、负极铜层、上桥臂驱动信号第一铜层、上桥臂驱动信号回线铜层、下桥臂驱动信号第一焊铜层、下桥臂驱动信号回线铜层，都被分为两部分，二者之间别用引线键合构成电气连接；上述绝缘基板采用无氧铜材料，表面进行镀镍处理，增强表面的抗氧化性和利于引线键合。
图5所示，为本发明实施例提供的封装结构的叠层绝缘块示意图；图6所示，为本发明实施例提供的封装结构的叠层绝缘块及解耦电容示意图；两个解耦电容：第一解耦电容39、第二解耦电容41，焊接至叠层绝缘块的上表面，构成串联的关系，以承受更高的电压；解耦电容选取低等效串联电感及低等效串联电阻的多层陶瓷电容；下表面铜层分为叠层绝缘块第一焊盘34、叠层绝缘块第二焊盘35；与两个解耦电容39和41的电极焊接位置相对应，上表面铜层分为叠层绝缘块第一焊接面36、叠层绝缘块第二焊接面37、叠层绝缘块第三焊接面38，从而实现两个解耦电容39和41的串联连接。
由图3、图6可看到，在开关动态过程中，四个叠层绝缘块16上的解耦电容17实现了分布式解耦的效果，为各并联的功率芯片提供了相同长度的动态换流路径，从而使得并联的功率芯片内流过的动态电流更加均衡；同时，解耦电容17对主功率正电极端子5、主功率负电极端子6的寄生电感起到了动态解耦的作用，使得开关管芯片关断过程中承受的电压尖峰减小。
由图3可以看到，上桥臂开关管19包含的四个开关管芯片和下桥臂开关管21包含的四个开关管芯片的源极(或集电极)驱动引线均采用Kelvin连接方式，降低了驱动回路与功率回路之间的耦合作用；各开关管芯片的栅极均外连了一个驱动电阻14，驱动电阻阻值为1Ω，使得并联的开关管之间的开关时刻保持一致。
图7所示，是本发明实施例提供的封装结构对应的半桥电路示意图；半桥电路结构，由主功率正电极端子5、主功率负电极端子6、主功率输出端子7、上桥臂驱动信号端子8、上桥臂驱动信号回线端子9、下桥臂驱动信号端子10、下桥臂驱动信号回线端子11、上桥臂开关管19、上桥臂二极管21、下桥臂开关管20、下桥臂二极管22、驱动电阻14以及它们之间的电气连接形成。
本发明实施例集成了四个叠层绝缘块，其上焊有解耦电容，从而实现了分布式解耦，为各并联的功率芯片提供了相同长度的动态换流回路，且将端子电感动态解耦，从而降低了并联功率芯片在开关过程中的动态电流差异和开关管关断过程中的电压尖峰。
同时，本发明提供的多芯片并联的功率模块，各MOSFET芯片栅极连接了一个驱动电阻，使得并联的开关管之间的开关速度一致；各功率芯片的源极(或发射极)均采用Kelvin连接方式，降低共源电感，起到有效降低驱动回路与功率回路之间的耦合的作用，进而提高驱动信号的稳定性。
为实现本发明目的，按照本发明的另一方面，还提供了一种多芯片并联的功率模块的封装方法，包括如下步骤：
(1)根据拟封装的功率模块的结构，制备绝缘基板，刻蚀绝缘基板的正面和底面金属层，进行表面处理；表面处理可以进行沉镍处理(更适合于焊料共晶及铝线键合)，或沉镍钯金处理(更适合于金线键合，成本较高)，或采用其他金属进行处理，为了与焊料共晶以及与键合线工艺相匹配，不同工艺可以选择不同的金属。
(2)采用第一焊料，将功率芯片焊接到绝缘基板上表面金属层的对应位置上，同时，将绝缘基板焊接至散热基板上；
(3)采用引线键合工艺，将功率芯片的顶部电极与绝缘基板的上表面相应金属层进行电连接，将相邻分开的绝缘基板的上表面相应金属层层进行电连接；
(4)采用第二焊料，将叠层绝缘块、驱动电阻、热敏电阻、解耦电容焊接至绝缘基板的上表面金属层的对应位置上；
(5)将外壳固定在散热基板上，采用引线键合工艺将外壳中的端子与绝缘基板的相应金属层进行电连接；
(6)将绝缘凝胶注入外壳中，抽真空，然后加热或室温静置使绝缘凝胶固化；安装盖板后获得封装好的功率模块。
上述第一焊料、第二焊料的融化温度应依次降低，以使得下一步的焊接操作不会影响上一步的焊接；由工艺设计到两次焊接，第二次焊接的时候，所用焊料的融化温度必须比第一次焊接时所用焊料要低至少40到50℃。否则在第二次焊接中会将第一次焊接时已经固化的焊料再次融化。
优选地，选用高温焊料，两种焊料分别选用Pb88Sn10Ag2、SAC305，对应的融化温度高达268℃、217℃，由于这两种焊料的熔点高可以使得模块中的芯片能够工作在较高的温度，保证芯片焊接层的高温工作能力。
优选地，上述功率芯片焊接至绝缘基板、绝缘基板焊接至散热基板采用如下步骤：先在焊接位置上放置预先做好的对应焊料的焊片，在焊片上放置要焊接的元件，通过治具进行固定，最后采用真空回流焊的方法焊接。
优选地，上述功率模块的封装方法，其步骤(3)和(5)中通过引线键合工艺的方法具体为：将引线的一端通过超声键合工艺连接到第一个焊点上，将引线的另一端通过超声键合工艺连接到另外一个焊点上，从而在两个焊点之间形成电连接。
为了更进一步的说明本发明实施例提供的基于多芯片并联的功率模块的封装结构的封装方法，现结合具体实例并参照图8详述如下：
图8是本发明实施例提供的多芯片并联的功率模块封装方法的流程示意图，具体包括以下步骤：
S101根据拟封装的功率模块的结构，制备绝缘基板，刻蚀绝缘基板的正面和底面铜层，并且进行表面镀镍处理；
S102在散热基板上放置预先做好的Pb88Sn10Ag2(融化温度为268℃)焊片，再在上面放置绝缘基板；在绝缘基板上表面铜层焊接位置上放置预先做好的Pb88Sn10Ag2焊片，再在焊片上放置要焊接的功率芯片；然后通过治具进行固定，最后采用真空回流焊的方法焊接，同时将功率芯片焊接到绝缘基板的对应位置上，将绝缘基板焊接至散热基板上；
S103采用引线键合工艺，将功率芯片的顶部电极与绝缘基板的相应铜层进行电连接，
采用引线键合工艺将两块绝缘基板上的相应铜层进行电连接；引线的数量和粗细根据芯片电极的面积和所通过电流的大小确定；
S104用SAC305焊膏(融化温度为217℃)，将叠层绝缘块、驱动电阻、热敏电阻、解耦电容粘接至绝缘基板的上表面铜层的相应位置，然后回流焊接；
S105将外壳固定在散热基板上，采用引线键合工艺将外壳中的端子与绝缘基板的相应上表面铜层进行电连接；
S106将硅凝胶灌入到外壳内，灌封后进行真空加热直至硅凝胶固化；安装外壳盖板。
上述封装方法为本发明中的功率模块提供了实现的手段，特别是采用两步回流焊接实现了绝缘基板、功率芯片、热敏电阻、驱动电阻、解耦电容的焊接，可以实现该功率模块的低成本、高质量加工。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多芯片并联的功率模块的封装结构，其特征在于，包括：绝缘基板，附着于所述绝缘基板上的功率单元，附着于所述绝缘基板上的叠层绝缘块以及与所述叠层绝缘块并联连接的解耦电容；
所述功率单元为半桥电路结构，包括：上桥臂开关管、上桥臂二极管、下桥臂开关管和下桥臂开关管，所述上桥臂开关管由N个上桥臂开关管芯片并联构成，上桥臂二极管由M个上桥臂SBD芯片并联构成，下桥臂开关管由N个下桥臂开关管芯片并联构成，下桥臂二极管由M个下桥臂SBD芯片构成；其中，N为大于等于2的正数，M为大于等于0的整数；
所述绝缘基板包括：依次设置的上表面层、中间层和下表面层，所述上表面层和所述下表面层的材料均为金属导电材料，所述中间层的材料为绝缘材料；上表面金属层包括正极金属层、负极金属层和输出极金属层，上桥臂开关管芯片和上桥臂SBD芯片在正极金属层上由左到右交错排成一行；下桥臂开关管芯片和下桥臂SBD芯片在输出极金属层上由左到右交错排成一行；
所述叠层绝缘块包括：依次设置的上表面层、中间层和下表面层，所述上表面层和所述下表面层的材料为金属导电材料，且所述中间层的材料为绝缘材料；所述上表面层用于焊接所述解耦电容，所述下表面层包括第一焊盘和第二焊盘，所述第一焊盘焊接至所述绝缘基板的正极金属层，所述第二焊盘焊接至所述绝缘基板的负极金属层，且所述第一焊盘与所述上表面层之间通过过孔连接，所述第二焊盘与所述上表面层之间通过过孔连接；
通过P个所述叠层绝缘块在交错排布的功率芯片之间分布式放置实现了焊接于叠层绝缘块上的所述解耦电容的分布式放置，P为大于等于2的正数。
2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：热敏电阻、驱动电阻、散热基板和外壳；
所述热敏电阻贴装焊接在所述绝缘基板的上表面金属层相应位置，用于测量模块内部的温度；
所述驱动电阻贴装焊接在所述绝缘基板的上表面金属层相应位置，用于提供模块内部集成的驱动电阻，保证并联的开关所加的驱动信号的一致性；
所述绝缘基板焊接在散热基板上，且所述散热基板与所述外壳固定连接，在所述外壳与所述绝缘基板上表面之间的空间灌注有绝缘保护凝胶；所述散热基板在实际工作中与散热器连接用于散热。
3.如权利要求1或2所述的封装结构，其特征在于，在单个所述叠层绝缘块上焊接有相互串联的第一解耦电容和第二解耦电容；
与所述第一解耦电容和第二解耦电容相对应的所述叠层绝缘块的上表面层分为第一焊接面、第二焊接面、第三焊接面；
所述第一解耦电容的电极分别焊接至所述第一焊接面和所述第二焊接面；所述第二解耦电容的电极分别焊接至所述第二焊接面和所述第三焊接面；且所述第一焊接面通过过孔与所述第一焊盘连接，所述第三焊接面通过过孔与所述第二焊盘连接。
4.如权利要求1-3任一项所述的封装结构，其特征在于，解耦电容为等效串联电阻和等效串联电感较低的多层陶瓷电容，且解耦电容的总容值为单桥臂开关管的总寄生输出电容COSS的50倍以上。
5.如权利要求1-4任一项所述的封装结构，其特征在于，所述绝缘基板的正极金属层依次通过叠层绝缘块的下表面金属层的第一焊盘和过孔、上表面金属层的解耦电容焊接面和解耦电容、过孔和下表面金属层的第二焊盘与绝缘基板的负极金属层实现连接，将端子电感动态解耦，为各并联的功率芯片提供相同长度的动态换流通路，降低了开关管关断过程中的电压尖峰和并联功率芯片在开关过程中的动态电流差异。
6.如权利要求1-5任一项所述的封装结构，其特征在于，所述叠层绝缘块中的过孔的大小及数量由解耦电容在动态过程中流过的电流决定，过孔的孔径越大，能够通过的电流越大。
7.如权利要求6所述的封装结构，其特征在于，过孔直径为0.2mm，单块叠层绝缘块中过孔总数为50个，可通过125A的连续电流。
8.一种基于权利要求1-7任一项所述的多芯片并联的功率模块的封装结构的封装方法，其特征在于，包括下述步骤：
(1)根据拟封装的功率模块的结构制备相应的绝缘基板，刻蚀所述绝缘基板的正面金属层和底面金属层后并进行表面处理；
(2)采用第一焊料将功率芯片焊接到所述绝缘基板的对应位置上，并将所述绝缘基板焊接至散热基板上；
(3)将功率芯片的顶部电极与所述绝缘基板的相应金属层进行电连接，并将相邻分开的绝缘基板之间的相应金属层进行电连接；
(4)采用第二焊料将叠层绝缘块、驱动电阻、热敏电阻和解耦电容焊接至相应位置；
(5)将外壳固定在散热基板上，并将外壳中的端子与绝缘基板的相应铜层进行电连接；将绝缘凝胶注入外壳中并抽真空，通过加热或室温静置使绝缘凝胶固化，再安装盖板后获得封装好的功率模块。
9.如权利要求8所述的封装方法，其特征在于，在步骤(1)中，所述表面处理包括：沉镍处理或沉镍钯金处理。
10.如权利要求8或9所述的封装方法，其特征在于，所述第一焊料的熔点高于所述第二焊料的熔点。
CN202010204449.5A 2020-03-21 2020-03-21 一种多芯片并联的功率模块的封装结构及封装方法 Active CN113497014B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010204449.5A CN113497014B (zh) 2020-03-21 2020-03-21 一种多芯片并联的功率模块的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010204449.5A CN113497014B (zh) 2020-03-21 2020-03-21 一种多芯片并联的功率模块的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN113497014A true CN113497014A (zh) 2021-10-12
CN113497014B CN113497014B (zh) 2022-06-07

Family

ID=77993907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010204449.5A Active CN113497014B (zh) 2020-03-21 2020-03-21 一种多芯片并联的功率模块的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113497014B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098822A1 (zh) * 2021-12-03 2023-06-08 上海蔚兰动力科技有限公司 一种高可靠性低电感的功率模块封装结构
CN116525603A (zh) * 2023-03-31 2023-08-01 深圳市盛元半导体有限公司 一种三相全桥电路的功率封装模块
CN117199065A (zh) * 2023-11-03 2023-12-08 苏州中瑞宏芯半导体有限公司 一种功率半导体器件模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753008A (zh) * 2008-12-11 2010-06-23 阿尔特拉公司 集成电路去耦电容器
US20140068539A1 (en) * 2012-09-03 2014-03-06 Samsung Electronics Co., Ltd Electronic apparatus, method of optimizing de-coupling capacitor and computer-readable recording medium
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法
CN108257945A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体器件
CN109427707A (zh) * 2017-08-31 2019-03-05 华中科技大学 一种功率器件的三维封装结构及封装方法
US20190279899A1 (en) * 2018-03-09 2019-09-12 Intel IP Corporation High-density metal-insulator-metal (mim) capacitors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753008A (zh) * 2008-12-11 2010-06-23 阿尔特拉公司 集成电路去耦电容器
US20140068539A1 (en) * 2012-09-03 2014-03-06 Samsung Electronics Co., Ltd Electronic apparatus, method of optimizing de-coupling capacitor and computer-readable recording medium
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
CN108257945A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体器件
CN109427707A (zh) * 2017-08-31 2019-03-05 华中科技大学 一种功率器件的三维封装结构及封装方法
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法
US20190279899A1 (en) * 2018-03-09 2019-09-12 Intel IP Corporation High-density metal-insulator-metal (mim) capacitors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李宇雄: "基于极低寄生参数SiC模块的传导EMI噪声抑制", 《电力电子技术》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098822A1 (zh) * 2021-12-03 2023-06-08 上海蔚兰动力科技有限公司 一种高可靠性低电感的功率模块封装结构
CN116525603A (zh) * 2023-03-31 2023-08-01 深圳市盛元半导体有限公司 一种三相全桥电路的功率封装模块
CN117199065A (zh) * 2023-11-03 2023-12-08 苏州中瑞宏芯半导体有限公司 一种功率半导体器件模块
CN117199065B (zh) * 2023-11-03 2024-02-06 苏州中瑞宏芯半导体有限公司 一种功率半导体器件模块

Also Published As

Publication number Publication date
CN113497014B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
CN113497014B (zh) 一种多芯片并联的功率模块的封装结构及封装方法
US9673129B2 (en) Semiconductor device
CN110854103B (zh) 一种嵌入式双面互连功率模块封装结构和制作方法
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN111916438B (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
CN108074917B (zh) 一种多芯片并联的半桥型igbt模块
CN212848395U (zh) 一种功率模块
US20210407875A1 (en) Semiconductor device
Mouawad et al. Hybrid half-bridge package for high voltage application
JP2004095670A (ja) 半導体装置
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN114093856A (zh) 一种多芯片并联的半桥型mosfet模块
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
Chen et al. 3.3 kV Low-Inductance Full SiC Power Module
CN110571204A (zh) 具有双面散热能力的双向开关功率器件及制作方法
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
CN210778570U (zh) 功率半导体模块、电机总成以及电动车辆
CN114121909A (zh) 一种多芯片并联的高温功率模块的封装结构及封装方法
CN215680684U (zh) 一种高集成高可靠igbt功率模块
CN116435264B (zh) 功率半导体模块
CN220556592U (zh) 一种dpim三相整流模块
CN219917162U (zh) 功率模块
CN211879386U (zh) 一种igbt模块用的dbc结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant