CN113472185A - 一种适用于高压GaN半桥栅驱动系统的电平移位电路 - Google Patents

一种适用于高压GaN半桥栅驱动系统的电平移位电路 Download PDF

Info

Publication number
CN113472185A
CN113472185A CN202110757219.6A CN202110757219A CN113472185A CN 113472185 A CN113472185 A CN 113472185A CN 202110757219 A CN202110757219 A CN 202110757219A CN 113472185 A CN113472185 A CN 113472185A
Authority
CN
China
Prior art keywords
drain
tube
pmos
transistor
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110757219.6A
Other languages
English (en)
Other versions
CN113472185B (zh
Inventor
明鑫
刘媛媛
宫新策
吴之久
林治屹
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110757219.6A priority Critical patent/CN113472185B/zh
Publication of CN113472185A publication Critical patent/CN113472185A/zh
Application granted granted Critical
Publication of CN113472185B publication Critical patent/CN113472185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于电源管理技术领域，具体是涉及一种适用于高压GaN半桥栅驱动系统的电平移位电路。本发明的方案特点是采用由MP1和MP6组成的latch电路和二极管对相应电源轨的放电实现高CMTI能力，通过电流模加电流比较的形式实现电压信号在不同电压域的高速转换，实现了适用于高压GaN半桥栅驱动系统的电平位移电路，此电路通过调整传统电平位移电路的结构实现了200V/ns的抗dV/dt能力和高速传输信号的能力，并通过锁存器电路提高输出信号的可靠性。

Description

一种适用于高压GaN半桥栅驱动系统的电平移位电路
技术领域
本发明属于电源管理技术领域，具体是涉及一种适用于高压GaN半桥栅驱动系统的电平移位电路。
背景技术
随着高压GaN半桥栅驱动的发展，对于桥接半桥系统浮动电压域和低电压域的电平位移电路提出了更高的要求。电平位移电路将低电压域的输入信号IN转至浮动电压域输出控制高侧功率管的开启。其速度，CMTI(Common-Mode-Transient-Immunity)能力均影响半桥栅驱动系统的性能。传统电平位移电路以电阻为负载，如图1所示，其速度受到低频极点p1的影响，无法适用于高速系统。当浮动电压域快速抬升或降低时，由于大电容CX的影响(以左支路为例)，输出节点无法快速跟上电源轨的变化从而输出错误的逻辑信号使后级逻辑混乱。
发明内容
针对上述问题，本发明提出了一种适用于高压GaN半桥栅驱动系统的电平移位电路。
本发明的技术方案为：
一种适用于高压GaN半桥栅驱动系统的电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一NLDMOS管MNH1和第二NLDMOS管MNH2；
第一PMOS管MP1的源极通过第一电阻R1后接浮动电源轨电压，第一PMOS管MP1的栅极通过第二电阻R2后接浮动电源轨电压；第二NMOS管MN2的漏极接第一PMOS管MP1的漏极，第二NMOS管MN2的栅极和漏极互连，其源极接浮动电源轨地；
第一NLDMOS管MNH1的漏极接第一PMOS管MP1的源极，第一NLDMOS管MNH1的栅极接电源，第一NMOS管MN1的漏极接第一NLDMOS管MNH1的源极，第一NMOS管MN1的栅极接第一外部控制信号，第一NMOS管MN1的源极接地；
第一NLDMOS管MNH1漏极与第一PMOS管MP1源极接第一二极管D1的正极和第二二极管D2的负极，第一二极管D1的负极接浮动电源轨电压，第二二极管D2的正极接浮动电源轨地；
第二PMOS管MP2的源极接浮动电源轨电压，其栅极与漏极互连，第三NMOS管MN3的漏极接第二PMOS管MP2的漏极，第三NMOS管MN3的栅极接第一PMOS管MP1的漏极，第三NMOS管MN3的源极接浮动电源轨地；
第三PMOS管MP3的源极接浮动电源轨电源，其栅极接第二PMOS管MP2的漏极，第三PMOS管MP3的漏极通过第三电阻R3后接浮动电源轨地；第四NMOS管MN4的漏极接第三PMOS管MP3的漏极，第四NMOS管MN4的栅极接第六PMOS管MP6的漏极；第三PMOS管漏极、第四PMOS管漏极与第三电阻R3的连接点为第一输出端；
第四PMOS管MP4的源极接浮动电源轨电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4的漏极通过第四电阻R4后接地；第五NMOS管MN5的漏极接第四PMOS管MP4的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极；第四PMOS管MP4漏极、第五NMOS管MN5漏极与第四电阻R4的连接点为第二输出端；
第五PMOS管MP5的源极接浮动电源轨电源，其栅极与漏极互连，第六NMOS管MN6的漏极接第五PMOS管MP5的漏极，第六NMOS管MN6的栅极接第六PMOS管MP6的漏极，第六NMOS管MN6的源极接浮动电源轨地；
第六PMOS管MP6的源极通过第二电阻R2后接浮动电源轨电源，其栅极通过第一电阻R1后接浮动电源轨电源，第七NMOS管MN7的漏极接第六PMOS管MP6的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接浮动电源轨地；
第二NLDMOS管MNH2的漏极接第六PMOS管MP6的源极，第二NLDMOS管MNH2的栅极接电源，第八NMOS管MN8的漏极接第二NLDMOS管MNH2的源极，第八NMOS管MN8的栅极接第二外部控制信号，第八NMOS管MN8的源极接地；
第二NLDMOS管MNH2漏极与第六PMOS管MP6源极的连接点接第三二极管D3的正极和第四二极管D4的负极，第三二极管D3的负极接浮动电源轨电源，第四二极管D4的正极接浮动电源轨地。
进一步的，还包括锁存器，所述锁存器包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13和第五电阻R5；
第七PMOS管MP7的源极接浮动电源轨电源，其栅极接高侧电源轨欠压信号的反向信号，第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极接电平移位电路的第一输出端，第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接第十一PMOS管MP11的漏极，第九PMOS管MP9的漏极通过第五电阻R5后接浮动电源轨地；
第十PMOS管MP10的源极接浮动电源轨电源，其栅极接电平移位电路的第二输出端，第十一PMOS管MP11的源极接第十PMOS管MP10的漏极，第十一PMOS管MP11的栅极接第九PMOS管MP9的漏极；
第九NMOS管MN9的漏极接第九PMOS管MP9的漏极，第九NMOS管MN9的栅极接电平移位电路的第一输出端，第九NMOS管MN9的源极接浮动电源轨地；
第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，第十NMOS管MN10的栅极接高侧电源轨欠压信号，第十NMOS管MN10的源极接浮动电源轨地；
第十一NMOS管MN11的漏极接第九PMOS管MP9的漏极，第十一NMOS管MN11的栅极接第十一PMOS管MP11的漏极，第十一NMOS管MN11的源极接浮动电源轨地；
第十二NMOS管MN12的漏极接十一PMOS管MP11的漏极，第十二NMOS管MN12的栅极接第九PMOS管MP9的漏极，第十二NMOS管MN12的源极接浮动电源轨地；
第十三NMOS管MN13的漏极接十一PMOS管MP11的漏极，第十三NMOS管MN13的栅极接电平移位电路的第二输出端，第十三NMOS管MN13的源极接浮动电源轨地。
本发明的有益效果为，本发明实现了适用于高压GaN半桥栅驱动系统的电平位移电路，此电路通过调整传统电平位移电路的结构实现了200V/ns的抗dV/dt能力和高速传输信号的能力，并通过锁存器电路提高输出信号的可靠性。
附图说明
图1为传统电平位移电路图；
图2为本发明电平位移电路图；
图3为本发明锁存器电路图；
图4为本发明电平位移电路高侧功率管开启时序仿真波形图；
图5为本发明电平位移电路高侧功率管关闭时序仿真波形图；
附图标记说明：MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11为PMOS(P-Metal-Oxide-Semiconductor)管；MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13为NMOS(N-Metal-Oxide-Semiconductor)管；R1、R2、R3、R4、R5为电阻；D1、D2、D3、D4为二极管；MNH1、MNH2为NLDMOS(N-Laterally-Diffused-Metal-Oxide-Semiconductor)管。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图2所示，本发明电平位移电路由MP1、MP2、MP3、MP4、MP5、MP6、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、R1、R2、R3、R4、D1、D2、D3、D4、MNH1和MNH2组成。BST为浮动电源轨电压。低侧产生的窄脉冲信号输入NMOS管中，使得两管交替开启。当MN1管开启后，产生的下拉电流Ipull开始下拉A节点，由于A节点对地存在较大的寄生电容，该下拉过程可以理解为一RC放电过程。此时A节点的电平通过Ipull和电阻R1的大小确定，可以表示为：
VA＝VBST-Ipull·R1 (1)
同时，A点电位被D2钳位，防止A点电位过低使得MP6等浮动电源域MOS管超过耐压。
VA>VSW-VF (2)
此时MP6管的栅端电平被拉低，而其源端则通过R2电阻保持在BST电位，这令MP6开启，产生电流I1并通过电流镜向后级传输，此信号通过MP1和MP6所组成的正反馈电路加速并在电平位移电路的输出形成push-pull结构从而加速输出的翻转，输出送入锁存器，并最终送入上管驱动链内。
电路的输入在浮动电源轨发生电平切换前结束短脉冲，此时A节点通过电阻R1恢复至BST电位，MP6恢复关断状态，此时I1电流减小为0，电流镜不再有信号输入。电路的输出通过R3,R4下拉至SW，电平位移电路通过锁存器保持原状态。
而当发生电源轨电平高速变化时，对于电路中的大电容节点A和B无法快速跟随电源轨的变化，电平位移电路的CMTI能力一直是其可靠性的重要评判依据。对于该结构，由于在发生电平高速变化时，输入的窄脉冲信号已经翻低，根据前文的分析，MP1和MP6均处于关断状态，在设计上，两管应保持匹配，这样在发生电源轨dv/dt时，A,B节点应产生相同的共模电压变化，该电压变化相互抵消，使得MP1和MP6保持关断，电流镜无电流输入，则锁存器的输出不会发生变化。但由于工艺等因素的影响，器件无法完全匹配，需要对A和B节点进行及时的电荷补充和泄放以维持相关器件的安全工作电压。在电路实现上，通过在A,B节点添加的二极管实现该功能。在发生电源轨由高至低跳变时，A,B节点通过D1,D3向BST泄放电荷；而当电源轨由低至高跳变时，A,B节点则通过D2,D4由SW补充电荷。
如图3所示，本发明锁存器电路由MP7、MP8、MP9、MP10、MP11、MN9、MN10、MN11、MN12、MN13和R5组成。其中BST为浮动电源轨电源，SW为浮动电源轨地，OUTPUT1和OUTPUT2为电平位移电路输出信号，UVLO为高侧电源轨欠压信号。在高侧未完成上电时，UVLO为高，MN10开启而MP7关闭，由上文可知，电平位移电路的MP1和MP6管栅源电压均由电阻上拉至BST，保持关断，锁存器的输入信号即电平位移电路的输出信号由电阻R3、R4下拉至SW。锁存器输出由电阻R1和MN10下拉至SW，此时上管保持关断。而随着自举电容电压的抬升，当高侧电源轨退出欠压后，UVLO翻低，MP7开启，锁存器受电平位移电路输出控制正常工作。当电平位移电路输入短脉冲结束时，OUTPUT1和OUTPUT2同时翻低，MP9、MP11、MN11和MN12所组成的锁存电路维持原状态，锁存器输出不变。
本发明电路的传输延时和CMTI能力如图4和图5所示，电路上升延时为10.3ns，下降延时为1.6ns，传输延时的差别主要由LDMOS的非线性产生，此电路在500V半桥输入下实现，电路可在200V/ns的dV/dt下工作。
本发明的特点是采用由MP1和MP6组成的latch电路和二极管对相应电源轨的放电实现高CMTI能力，通过电流模加电流比较的形式实现电压信号在不同电压域的高速转换，最后通过锁存器电路提高电路信号传输的可靠性。

Claims (2)

1.一种适用于高压GaN半桥栅驱动系统的电平移位电路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一NLDMOS管MNH1和第二NLDMOS管MNH2；
第一PMOS管MP1的源极通过第一电阻R1后接浮动电源轨电压，第一PMOS管MP1的栅极通过第二电阻R2后接浮动电源轨电压；第二NMOS管MN2的漏极接第一PMOS管MP1的漏极，第二NMOS管MN2的栅极和漏极互连，其源极接浮动电源轨地；
第一NLDMOS管MNH1的漏极接第一PMOS管MP1的源极，第一NLDMOS管MNH1的栅极接电源，第一NMOS管MN1的漏极接第一NLDMOS管MNH1的源极，第一NMOS管MN1的栅极接第一外部控制信号，第一NMOS管MN1的源极接地；
第一NLDMOS管MNH1漏极与第一PMOS管MP1源极接第一二极管D1的正极和第二二极管D2的负极，第一二极管D1的负极接浮动电源轨电压，第二二极管D2的正极接浮动电源轨地；
第二PMOS管MP2的源极接浮动电源轨电压，其栅极与漏极互连，第三NMOS管MN3的漏极接第二PMOS管MP2的漏极，第三NMOS管MN3的栅极接第一PMOS管MP1的漏极，第三NMOS管MN3的源极接浮动电源轨地；
第三PMOS管MP3的源极接浮动电源轨电源，其栅极接第二PMOS管MP2的漏极，第三PMOS管MP3的漏极通过第三电阻R3后接浮动电源轨地；第四NMOS管MN4的漏极接第三PMOS管MP3的漏极，第四NMOS管MN4的栅极接第六PMOS管MP6的漏极；第三PMOS管漏极、第四PMOS管漏极与第三电阻R3的连接点为第一输出端；
第四PMOS管MP4的源极接浮动电源轨电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4的漏极通过第四电阻R4后接地；第五NMOS管MN5的漏极接第四PMOS管MP4的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极；第四PMOS管MP4漏极、第五NMOS管MN5漏极与第四电阻R4的连接点为第二输出端；
第五PMOS管MP5的源极接浮动电源轨电源，其栅极与漏极互连，第六NMOS管MN6的漏极接第五PMOS管MP5的漏极，第六NMOS管MN6的栅极接第六PMOS管MP6的漏极，第六NMOS管MN6的源极接浮动电源轨地；
第六PMOS管MP6的源极通过第二电阻R2后接浮动电源轨电源，其栅极通过第一电阻R1后接浮动电源轨电源，第七NMOS管MN7的漏极接第六PMOS管MP6的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接浮动电源轨地；
第二NLDMOS管MNH2的漏极接第六PMOS管MP6的源极，第二NLDMOS管MNH2的栅极接电源，第八NMOS管MN8的漏极接第二NLDMOS管MNH2的源极，第八NMOS管MN8的栅极接第二外部控制信号，第八NMOS管MN8的源极接地；
第二NLDMOS管MNH2漏极与第六PMOS管MP6源极的连接点接第三二极管D3的正极和第四二极管D4的负极，第三二极管D3的负极接浮动电源轨电源，第四二极管D4的正极接浮动电源轨地。
2.根据权利要求1所述的一种适用于高压GaN半桥栅驱动系统的电平移位电路，其特征在于，还包括锁存器，所述锁存器包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13和第五电阻R5；
第七PMOS管MP7的源极接浮动电源轨电源，其栅极接高侧电源轨欠压信号的反向信号，第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极接电平移位电路的第一输出端，第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接第十一PMOS管MP11的漏极，第九PMOS管MP9的漏极通过第五电阻R5后接浮动电源轨地；
第十PMOS管MP10的源极接浮动电源轨电源，其栅极接电平移位电路的第二输出端，第十一PMOS管MP11的源极接第十PMOS管MP10的漏极，第十一PMOS管MP11的栅极接第九PMOS管MP9的漏极；
第九NMOS管MN9的漏极接第九PMOS管MP9的漏极，第九NMOS管MN9的栅极接电平移位电路的第一输出端，第九NMOS管MN9的源极接浮动电源轨地；
第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，第十NMOS管MN10的栅极接高侧电源轨欠压信号，第十NMOS管MN10的源极接浮动电源轨地；
第十一NMOS管MN11的漏极接第九PMOS管MP9的漏极，第十一NMOS管MN11的栅极接第十一PMOS管MP11的漏极，第十一NMOS管MN11的源极接浮动电源轨地；
第十二NMOS管MN12的漏极接十一PMOS管MP11的漏极，第十二NMOS管MN12的栅极接第九PMOS管MP9的漏极，第十二NMOS管MN12的源极接浮动电源轨地；
第十三NMOS管MN13的漏极接十一PMOS管MP11的漏极，第十三NMOS管MN13的栅极接电平移位电路的第二输出端，第十三NMOS管MN13的源极接浮动电源轨地。
CN202110757219.6A 2021-07-05 2021-07-05 一种适用于高压GaN半桥栅驱动系统的电平移位电路 Active CN113472185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110757219.6A CN113472185B (zh) 2021-07-05 2021-07-05 一种适用于高压GaN半桥栅驱动系统的电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110757219.6A CN113472185B (zh) 2021-07-05 2021-07-05 一种适用于高压GaN半桥栅驱动系统的电平移位电路

Publications (2)

Publication Number Publication Date
CN113472185A true CN113472185A (zh) 2021-10-01
CN113472185B CN113472185B (zh) 2022-04-22

Family

ID=77878082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110757219.6A Active CN113472185B (zh) 2021-07-05 2021-07-05 一种适用于高压GaN半桥栅驱动系统的电平移位电路

Country Status (1)

Country Link
CN (1) CN113472185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942942B1 (en) 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162727A1 (en) * 2004-01-24 2005-07-28 Fusao Ishii Micromirrors with support walls
CN108768145A (zh) * 2018-05-25 2018-11-06 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
CN208971481U (zh) * 2018-11-27 2019-06-11 黄山市祁门新飞电子科技发展有限公司 用于GaN功率集成模块的过热保护电路
CN111398667A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种过零检测电路
CN112543020A (zh) * 2019-09-20 2021-03-23 亚德诺半导体国际无限责任公司 高共模瞬态抗扰度高电压电平移位器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162727A1 (en) * 2004-01-24 2005-07-28 Fusao Ishii Micromirrors with support walls
CN108768145A (zh) * 2018-05-25 2018-11-06 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
CN208971481U (zh) * 2018-11-27 2019-06-11 黄山市祁门新飞电子科技发展有限公司 用于GaN功率集成模块的过热保护电路
CN112543020A (zh) * 2019-09-20 2021-03-23 亚德诺半导体国际无限责任公司 高共模瞬态抗扰度高电压电平移位器
CN111398667A (zh) * 2020-04-03 2020-07-10 电子科技大学 一种过零检测电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942942B1 (en) 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications
WO2024108708A1 (en) * 2022-11-21 2024-05-30 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications

Also Published As

Publication number Publication date
CN113472185B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US7688049B2 (en) Level shift circuit and power supply device
CN108288963B (zh) 噪声消除电路及低延时高压侧驱动电路
US20020186058A1 (en) Buffer interface architecture
KR100933651B1 (ko) 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템
CN111917408B (zh) 高压电平转换电路及高压电平转换系统
US10804893B2 (en) Drive circuit
US20080061827A1 (en) Floating driving circuit
KR20080074778A (ko) 입력 신호의 전송을 위한 상단 레벨쉬프터를 구비한구동회로 및 이와 관련된 방법
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
US20030193362A1 (en) Level shifting circuit
US11451130B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN117394844A (zh) 电平移位电路、驱动电路和半桥电路
CN113472185B (zh) 一种适用于高压GaN半桥栅驱动系统的电平移位电路
CN114884502A (zh) 一种适用于GaN驱动芯片的高压电平移位电路
CN110601690A (zh) 一种低工作电压的快速下行电平移位电路
JP2002076882A (ja) 半導体集積回路装置
CN113193865B (zh) 一种适用于GaN半桥栅驱动的电平位移电路
US7671655B2 (en) Level conversion circuit for a semiconductor circuit
KR20080038018A (ko) 입력 신호를 송신하는 비오티 레벨 시프터를 갖는 구동회로 및 지정 방법
CN116683899A (zh) 一种基于氮化镓工艺的高可靠高速电平移位电路
CN210380809U (zh) 一种低工作电压的快速下行电平移位电路
CN221010085U (zh) 一种电平移位电路、驱动芯片以及电子设备
CN113965194B (zh) 一种具有噪声检测的低延时高压侧驱动电路
CN114640339B (zh) 一种无上电不定态的电平转换电路
CN117254797B (zh) 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant