CN113471357A - 存储器阵列器件及其制造方法 - Google Patents

存储器阵列器件及其制造方法 Download PDF

Info

Publication number
CN113471357A
CN113471357A CN202110660409.6A CN202110660409A CN113471357A CN 113471357 A CN113471357 A CN 113471357A CN 202110660409 A CN202110660409 A CN 202110660409A CN 113471357 A CN113471357 A CN 113471357A
Authority
CN
China
Prior art keywords
memory
level
dielectric layer
array
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110660409.6A
Other languages
English (en)
Inventor
尹煜峰
彭泰彦
张安胜
蔡瀚霆
傅强
林仲德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113471357A publication Critical patent/CN113471357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

存储器阵列器件包括：存储器单元阵列，位于衬底上方；存储器层级介电层，横向围绕存储器单元阵列；以及顶部互连金属线，沿水平方向横向延伸并且接触存储器单元内的相应行的顶部电极。平坦化存储器单元的顶部电极以提供与存储器层级介电层的顶面共面的顶面。顶部互连金属线不在包括存储器层级介电层的顶面的水平面下方延伸，并且防止顶部互连金属线和存储器单元的组件之间的电短路。本申请的实施例还涉及制造存储器阵列器件的方法。

Description

存储器阵列器件及其制造方法
技术领域
本申请的实施例涉及存储器阵列器件及其制造方法。
背景技术
一些类型的存储器器件包括不同材料的图案化层堆叠件。应当减轻图案化堆叠件的材料之间的电短路以提供功能性存储器器件。
发明内容
本申请的一些实施例提供了一种存储器阵列器件，包括：存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；存储器层级介电层，横向围绕所述存储器单元阵列，其中，所述顶部电极的顶面位于包括所述存储器层级介电层的顶面的水平面内；以及顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极。
本申请的另一些实施例提供了一种存储器阵列器件，包括：存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；介电间隔件阵列，其中，所述介电间隔件的每个横向围绕相应一个所述存储器单元；存储器层级介电层，横向围绕所述介电间隔件阵列；以及顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极，其中，所述介电间隔件的顶面位于包括所述存储器层级介电层的顶面的水平面内。
本申请的又一些实施例提供了一种制造存储器阵列器件的方法，包括：通过沉积并且图案化存储器材料层堆叠件在衬底上方形成存储器单元阵列，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；在所述存储器单元阵列周围形成存储器层级介电层；通过从位于所述顶部电极的底面之上的水平面之上去除所述顶部电极的部分来平坦化所述存储器单元阵列的顶部电极；以及通过在所述存储器层级介电层之上沉积并且图案化导电材料来形成顶部互连金属线，其中，所述顶部互连金属线形成在所述存储器单元内的相应行的顶部电极上或替换所述存储器单元内的相应行的顶部电极。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管、嵌入在介电材料层中的金属互连结构和连接通孔层级介电层之后的示例性结构的垂直截面图。
图2是根据本发明的实施例的在形成连接通孔结构阵列之后的示例性结构的垂直截面图。
图3是根据本发明的实施例的在形成底部电极材料层、存储器材料层堆叠件和顶部电极材料层之后的示例性结构的垂直截面图。
图4是根据本发明的实施例的在将顶部电极材料层图案化为顶部电极之后的示例性结构的垂直截面图。
图5是根据本发明的实施例的在形成存储器单元阵列之后的示例性结构的垂直截面图。
图6是根据本发明的实施例的在形成内部介电间隔件部分的阵列之后的示例性结构的垂直截面图。
图7是根据本发明的实施例的在形成外部介电间隔件部分的阵列之后的示例性结构的垂直截面图。
图8是根据本发明的实施例的在形成介电密封结构之后的示例性结构的垂直截面图。
图9是根据本发明的实施例的在形成存储器层级介电层之后的示例性结构的垂直截面图。
图10是根据本发明的实施例的在形成穿过存储器层级介电层的集成线和通孔腔之后的示例性结构的垂直截面图。
图11是根据本发明的实施例在形成存储器层级金属互连结构并且平坦化顶部电极之后的示例性结构的垂直截面图。
图12是根据本发明的实施例的在沉积并且图案化上层级蚀刻停止介电层和至少一个介电基质层之后的示例性结构的垂直截面图。
图13是根据本发明的实施例的在形成顶部互连金属线之后的示例性结构的垂直截面图。
图14是根据本发明的实施例的在沉积并且图案化覆盖层级蚀刻停止介电层之后的示例性结构的垂直截面图。
图15是根据本发明的实施例的在沉积并且平坦化至少一个上层级介电层之后的示例性结构的垂直截面图。
图16是根据本发明的实施例的在形成穿过至少一个上层级介电层、覆盖层级蚀刻停止介电层和上层级蚀刻停止介电层的集成线和通孔腔之后的示例性结构的垂直截面图。
图17A是根据本发明的实施例的在形成上部金属互连结构之后的示例性结构的垂直截面图。
图17B是沿垂直于图17A的垂直截面图的平面的垂直方向的图17A的示例性结构的另一垂直截面图。
图18是根据本发明的实施例的在形成上部金属互连结构之后的示例性结构的第一可选配置的垂直截面图。
图19是根据本发明的实施例的在形成上部金属互连结构之后的示例性结构的第二可选配置的垂直截面图。
图20是根据本发明的实施例的在去除牺牲顶部电极之后的示例性结构的第三可选配置的垂直截面图。
图21是根据本发明的实施例的在形成上部金属互连结构之后的示例性结构的第三可选配置的垂直截面图。
图22是根据本发明的实施例的示例性结构的第二可选配置的实例的扫描电子显微照片(SEM)。
图23是根据本发明的实施例的示例性结构的第三可选配置的实例的扫描电子显微照片(SEM)。
图24是示出制造本发明的存储器阵列器件的方法的一般处理步骤的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
通常，本发明的结构和方法可以用于形成存储器单元和/或存储器单元阵列。具体地，本发明的结构和方法可以用于形成磁性隧道结存储器单元和/或磁性隧道结存储器单元阵列。虽然使用包括磁性隧道结存储器单元的示例性结构描述了本发明，但是本发明的方法可以用于形成包括构成存储器单元的图案化材料部分的垂直堆叠件并且包含顶部电极的任何存储器单元或任何存储器单元阵列。
集成电路和离散器件设计寻求最小化尺寸、功耗，同时最大化速度和性能。随着器件尺寸变得越来越小，在没有电短路(即，结构和节点的意外电连接)的情况下，在存储器单元上形成接触通孔结构变得困难。例如，随着器件尺寸缩小，存储器器件的顶部电极变得比平台通孔小。随着顶部电极变得比平台通孔越来越小，存储器器件由于平台通孔穿通而变得有损坏的风险。本发明提供了使用平坦化顶部电极的化学机械平坦化工艺的磁性隧道结阵列器件，并且形成接触相应行的顶部电极的顶部互连金属线。顶部互连金属线可以直接形成在存储器单元的相应行的顶部电极上，并且不在顶部电极下方延伸。因此，各个实施例提供了顶部电极接触结构，可以防止平台通孔穿通并且可以保护下面的结构在制造期间免受间接的结构损坏。具体地，顶部接触结构形成为顶部电极的顶部上的顶部互连金属线。因此，可以形成至顶部电极的电接触件，而不引起磁性隧道结的各个材料层之间的电短路，并且可以实现磁性隧道结器件的更高的良率。
图1是根据本发明的实施例的在形成互补金属氧化物半导体(CMOS)晶体管、嵌入在介电材料层中的金属互连结构和连接通孔层级介电层之后的示例性结构的垂直截面图。参考图1，示出了根据本发明的实施例的示例性结构。示例性结构包括互补金属氧化物半导体(CMOS)晶体管和形成在介电材料层中的金属互连结构。具体地，示例性结构包括衬底9，其可以是半导体衬底，诸如市售硅晶圆。可以在衬底9的上部中形成包括诸如氧化硅的介电材料的浅沟槽隔离结构720。可以在可以由浅沟槽隔离结构720的部分横向包围的每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在衬底9的顶面上方形成场效应晶体管。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、半导体沟道735和栅极结构750，该半导体沟道735包括衬底9的在源极区域732和漏极区域738之间延伸的表面部分。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极帽电介质758和介电栅极间隔件756。可以在每个源极区域732上形成源极侧金属半导体合金区域742，并且可以在每个漏极区域738上形成漏极侧金属半导体合金区域748。虽然在图中示出了平面场效应晶体管，但是本文明确考虑了场效应晶体管可以额外地或可选地包括鳍式场效应晶体管(FinFET)、全环栅场效应(GAA FET)晶体管或任何其它类型的场效应晶体管(FET)的实施例。
示例性结构可以包括其中可以随后形成存储器元件阵列的存储器阵列区域100以及其中可以形成支撑存储器元件阵列的操作的逻辑器件的外围区域200。在一个实施例中，存储器阵列区域100中的器件(诸如场效应晶体管)可以包括底部电极访问晶体管，其提供对随后要形成的存储器单元的底部电极的访问。在该处理步骤中，可以在外围区域200中形成提供对随后要形成的存储器单元的顶部电极的访问的顶部电极访问晶体管。外围区域200中的器件(诸如场效应晶体管)可以提供操作随后要形成的存储器单元阵列所需的功能。具体地，外围区域中的器件可以配置为控制存储器单元阵列的编程操作、擦除操作和感测(读取)操作。例如，外围区域中的器件可以包括感测电路和/或顶部电极偏置电路。形成在衬底9的顶面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管和可选地额外的半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路700。
可以随后在衬底9和器件(诸如场效应晶体管)上方形成嵌入在介电材料层中的各个金属互连结构。介电材料层可以包括例如接触件层级介电材料层601、第一金属线层级介电材料层610、第二线和通孔层级介电材料层620、第三线和通孔层级介电材料层630以及第四线和通孔层级介电材料层640。金属互连结构可以包括形成在接触件层级介电层601中并且接触CMOS电路700的相应组件的器件接触通孔结构612、形成在第一金属线层级介电层610中的第一金属线结构618、形成在第二线和通孔层级介电层620的下部中的第一金属通孔结构622、形成在第二线和通孔层级介电层620的上部中的第二金属线结构628、形成在第三线和通孔层级介电层630的下部中的第二金属通孔结构632、形成在第三线和通孔层级介电层630的上部中的第三金属线结构638、形成在第四线和通孔层级介电层640的下部中的第三金属通孔结构642以及形成在第四线和通孔层级介电层640的上部中的第四金属线结构648。在一个实施例中，第二金属线结构628可以包括连接至用于存储器元件阵列的源极侧电源的源极线。由源极线提供的电压可以通过在存储器阵列区域100中提供的访问晶体管施加至底部电极。
介电材料层(601、610、620、630、640)的每个可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、无定形氟化碳、它们的多孔变体或它们的组合。金属互连结构(612、618、622、628、632、638、642、648)的每个可以包括至少一种导电材料，其可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。在一个实施例中，第一金属通孔结构622和第二金属线结构628可以通过双重镶嵌工艺形成为集成线和通孔结构，第二金属通孔结构632和第三金属线结构638可以形成为集成线和通孔结构，和/或第三金属通孔结构642和第四金属线结构648可以形成为集成线和通孔结构。虽然使用在第四线和通孔层级介电材料层640上方形成存储器单元阵列的实施例描述了本发明，但是本文明确考虑了可以在不同的金属互连层处形成存储器单元阵列的实施例。
介电材料层(601、610、620、630、640)可以相对于随后要形成的存储器单元阵列位于下层级处。因此，介电材料层(601、610、620、630、640)在本文中称为下层级介电层，即，相对于随后要形成的存储器单元阵列位于下层级处的介电材料层。金属互连结构(612、618、622、628、632、638、642、648)在本文中称为下层级金属互连结构。金属互连结构(612、618、622、628、632、638、642、648)的子集包括嵌入在下层级介电层中并且具有位于包括下层级介电层的最顶面的水平面内的顶面的下层级金属线(诸如第四金属线结构648)。通常，下层级介电层(601、610、620、630、640)内的金属线层级的总数可以在1至10的范围内。
可以在金属互连结构和介电材料层上方依次形成介电覆盖层108和连接通孔层级介电层110。例如，可以在第四金属线结构648的顶面上以及第四线和通孔层级介电材料层640的顶面上形成介电覆盖层108。介电覆盖层108包括可以保护诸如第四金属线结构648的下面的金属互连结构的介电覆盖材料。在一个实施例中，介电覆盖层108可以包括可以提供高抗蚀刻性(即，介电材料)并且也可以在随后的蚀刻连接通孔层级介电层110的各向异性蚀刻工艺期间用作蚀刻停止材料的材料。例如，介电覆盖层108可以包括碳化硅或氮化硅，并且可以具有在5nm至30nm范围内的厚度，但是也可以使用较小和较大的厚度。
连接通孔层级介电层110可以包括可以用于介电材料层(601、610、620、630、640)的任何材料。例如，连接通孔层级介电层110可以包括未掺杂的硅酸盐玻璃或通过分解正硅酸乙酯(TEOS)沉积的掺杂的硅酸盐玻璃。连接通孔层级介电层110的厚度可以在50nm至200nm的范围内，但是也可以使用较小和较大的厚度。介电覆盖层108和连接通孔层级介电层110可以形成为平面毯式层(未图案化)，该平面毯式层具有在整个存储器阵列区域100和外围区域200延伸的相应平面顶面和相应平面底面。
图2是根据本发明的实施例的在形成连接通孔结构阵列之后的示例性结构的垂直截面图。参考图2，可以穿过连接通孔层级介电层110和介电覆盖层108形成通孔腔。例如，可以在连接通孔层级介电层110上方施加并且可以图案化光刻胶层(未示出)，以在存储器阵列区域100的位于第四金属线结构648中的相应一个上面的区域内形成开口。可以实施各向异性蚀刻以通过连接通孔层级介电层110和介电覆盖层108来转移光刻胶层中的图案。通过各向异性蚀刻工艺形成的通孔腔在此称为下部电极接触通孔腔，因为随后在下部电极接触通孔腔中形成底部电极连接通孔结构。下部电极接触通孔腔可以具有锥形侧壁，该锥形侧壁具有在1度至10度范围内的锥角(相对于垂直方向)。第四金属线结构648的顶面可以在每个下部电极接触通孔腔的底部处物理暴露。随后可以例如通过灰化去除光刻胶层。
金属阻挡层可以形成为材料层。金属阻挡层可以覆盖第四金属线结构648的物理暴露的顶面、下部电极接触通孔腔的锥形侧壁和连接通孔层级介电层110的顶面，而没有任何穿过其中的孔。金属阻挡层可以包括导电金属氮化物，诸如TiN、TaN和/或WN。也可以使用公开考虑范围内的其它合适的材料。金属阻挡层的厚度可以在3nm至20nm的范围内，但是也可以使用较小和较大的厚度。
可以在下部电极接触通孔的剩余体积中沉积诸如钨或铜的金属填充材料。可以通过诸如化学机械平坦化的平坦化工艺来去除金属填充材料和金属阻挡层的位于包括连接通孔层级介电层110的最顶面的水平面的部分。金属填充材料的位于相应通孔腔的每个剩余部分包括金属通孔填充材料部分124。金属阻挡层的位于相应通孔腔的每个剩余部分包括金属阻挡层122。金属阻挡层122和金属通孔填充材料部分124的填充通孔腔的每个组合构成连接通孔结构(122、124)。可以在下面的金属互连结构上的连接通孔层级介电层110中形成连接通孔结构(122、124)阵列。连接通孔结构(122、124)阵列可以接触第四金属线结构648的子集的顶面。通常，连接通孔结构(122、124)阵列接触下层级金属线的子集的位于下层级介电层(601、610、620、630、640)的最顶部层级处的顶面。
图3是根据本发明的实施例的在形成底部电极材料层、存储器材料层堆叠件和顶部电极材料层之后的示例性结构的垂直截面图。参考图3，可以在连接通孔层级介电层110和连接通孔结构(122、124)阵列上方形成底部电极材料层126L、存储器材料层堆叠件(130L、140L、146L、148L)和顶部电极材料层158L。
底部电极材料层126L包括至少一种非磁性金属材料，诸如TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。例如，底部电极材料层126L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt的元素金属组成。底部电极材料层126L的厚度可以在10nm至100nm的范围内，但是也可以使用较小和较大的厚度。
在一个实施例中，存储器材料层堆叠件(130L、140L、146L、148L)可以从底部至顶部包括可选的非磁性金属缓冲材料层130L、合成反铁磁体层140L、非磁性隧道阻挡材料层146L和自由磁化材料层148L。存储器材料层堆叠件(130L、140L、146L、148L)内的层可以通过相应的化学汽相沉积工艺或相应的物理汽相沉积工艺来沉积。存储器材料层堆叠件(130L、140L、146L、148L)内的每层可以沉积为始终具有相应均匀厚度的平面毯式材料层。通常，存储器材料层堆叠件(130L、140L、146L、148L)形成在底部电极材料层126L和顶部电极材料层158L之间。
非磁性金属缓冲材料层130L包括可以用作晶种层的非磁性材料。具体地，非磁性金属缓冲材料层130L可以提供模板晶体结构，该模板晶体结构沿使合成反铁磁体层140L内的参考层的磁化最大化的方向对准合成反铁磁体层140L的材料的多晶颗粒。非磁性金属缓冲材料层130L可以包括Ti、CoFeB合金、NiFe合金、钌或它们的组合。其它合适的材料在本发明的考虑范围内。非磁性金属缓冲材料层130L的厚度可以在3nm至30nm的范围内，但是也可以使用较小和较大的厚度。
合成反铁磁体(SAF)层140L可以包括铁磁硬层141、反铁磁耦合层142和参考磁化层143的层堆叠件。铁磁硬层141和参考磁化层143的每个可以具有相应的固定磁化方向。反铁磁耦合层142在铁磁硬层141的磁化和参考磁化层143的磁化之间提供反铁磁耦合，使得在随后要形成的存储器单元的操作期间，铁磁硬层141的磁化方向和参考磁化层143的磁化方向保持固定。铁磁硬层141可以包括硬铁磁材料，诸如PtMn、IrMn、RhMn、FeMn、OsMn等。参考磁化层143可以包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用公开考虑范围内的其它合适的材料。反铁磁耦合层142可以包括钌或铱。可以选择反铁磁耦合层142的厚度，使得由反铁磁耦合层142引起的交换相互作用使铁磁硬层141和参考磁化层143的相对磁化方向稳定在相反的方向，即，反平行对准。在一个实施例中，通过使铁磁硬层141的磁化强度与参考磁化层143的磁化强度匹配来实现SAF层140L的净磁化。SAF层140L的厚度可以在5nm至30nm的范围内，但是也可以使用较小和较大的厚度。
非磁性隧道阻挡材料层146L可以包括隧穿阻挡材料，其可以是具有允许电子隧穿的厚度的电绝缘材料。例如，非磁性隧道阻挡材料层146L可以包括氧化镁(MgO)、氧化铝(Al2O3)、氮化铝(AlN)、氮氧化铝(AlON)、氧化铪(HfO2)或氧化锆(ZrO2)。也可以使用公开考虑范围内的其它合适的材料。非磁性隧道阻挡材料层146L的厚度可以为0.7nm至1.3nm，但是也可以使用较小和较大的厚度。
自由磁化材料层148L包括具有与参考磁化层143的磁化方向平行或反平行的两个稳定磁化方向的铁磁材料。自由磁化材料层148L包括硬铁磁材料，诸如Co、CoFe、CoFeB、CoFeTa、NiFe、CoPt、CoFeNi等。也可以使用公开考虑范围内的其它合适的材料。自由磁化材料层148L的厚度可以在1nm至6nm的范围内，但是也可以使用较小和较大的厚度。
顶部电极材料层158L包括顶部电极材料，其可以包括可以用于底部电极材料层126L的任何非磁性材料。可以用于顶部电极材料层158L的示例性金属材料包括但不限于TiN、TaN、WN、W、Cu、Al、Ti、Ta、Ru、Co、Mo、Pt、它们的合金和/或它们的组合。也可以使用公开考虑范围内的其它合适的材料。例如，顶部电极材料层158L可以包括和/或可以基本上由诸如W、Cu、Ti、Ta、Ru、Co、Mo或Pt的元素金属组成。顶部电极材料层158L的厚度可以在8nm至80nm的范围内，诸如从16nm至40nm，但是也可以使用较小和较大的厚度。在一个实施例中，顶部电极材料层158L可以始终具有均匀的材料成分。
虽然使用存储器材料层包括非磁性金属缓冲材料层130L、合成反铁磁体层140L、非磁性隧道阻挡材料层146L和自由磁化材料层148L的实施例描述了本发明，但是本发明的方法和结构可以应用于存储器材料层包括在底部电极材料层126L和顶部电极材料层158L之间提供的不同层堆叠件并且包括可以以任何方式存储器信息的材料层的任何结构。本文明确考虑了本发明的修改，其中存储器材料层包括相变存储器材料、铁电存储器材料或空位调制导电氧化物材料。
图4是根据本发明的实施例的在将顶部电极材料层图案化为顶部电极之后的示例性结构的垂直截面图。参考图4，可以在顶部电极材料层158L上方施加可以光刻图案化为存储器阵列区域100中的阵列离散光刻胶材料部分的光刻胶层177。光刻胶层177的每个图案化部分可以位于连接通孔结构(122、124)中的相应一个上面。光刻胶层177的每个图案化部分的侧壁可以与下面的连接通孔结构(122、124)的顶面的外围重合，可以从下面的连接通孔结构(122、124)的顶面的外围横向向外偏移，或者可以从下面的连接通孔结构(122、124)的顶面的外围横向向内偏移。光刻胶层177的每个图案化部分的侧壁可以具有圆形、椭圆形、矩形、圆角矩形的水平截面形状或者任何大致曲线闭合的二维形状的水平截面形状。
可以实施第一各向异性蚀刻工艺以蚀刻顶部电极材料层158L的未掩蔽部分。在一个实施例中，存储器材料层堆叠件(130L、140L、146L、148L)的最顶层可以用作蚀刻停止层。顶部电极材料层158L的每个图案化部分包括顶部电极158。顶部电极158的二维阵列可以通过各向异性蚀刻工艺来形成。在一个实施例中，顶部电极158的二维阵列可以形成为二维周期性阵列。在一个实施例中，顶部电极158的二维周期性阵列可以形成为矩形周期性阵列，该矩形周期性阵列具有沿第一水平方向的第一间距并且具有沿垂直于第一水平方向的第二水平方向的第二间距。光刻胶层177可以在第一各向异性蚀刻工艺之后去除，或者可以在随后的第二各向异性蚀刻工艺期间保留在顶部电极158的二维阵列上。
图5是根据本发明的实施例的在形成存储器单元阵列之后的示例性结构的垂直截面图。参考图5，可以实施第二各向异性蚀刻工艺以通过存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L转移顶部电极158的二维阵列的图案(或图案化的光刻胶材料部分的二维阵列的图案)。在第二各向异性蚀刻工艺期间，蚀刻存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L的未由顶部电极158的二维阵列掩蔽的部分。在第二各向异性蚀刻工艺开始时存在光刻胶层177的实施例中，在第二各向异性蚀刻工艺期间，可以间接消耗光刻胶层177，并且至少在图案化底部电极材料层126L期间，顶部电极158的二维阵列可以用作蚀刻掩模。可选地，在第二各向异性蚀刻工艺之前去除光刻胶层177的实施例中，顶部电极158的二维阵列可以在整个第二各向异性蚀刻工艺中用作蚀刻掩模。
第二各向异性蚀刻工艺可以包括依次蚀刻下面的层堆叠件的各个材料层的一系列各向异性蚀刻步骤。在一个实施例中，层堆叠件的图案化部分可以包括具有非零锥角的侧壁，即，具有非垂直表面。锥角可以逐层变化，并且通常可以在3度至30度的范围内，诸如从6度至20度，但是也可以使用较小和较大的锥角。通过第二各向异性蚀刻工艺可以使连接通孔层级介电层110的未掩蔽部分垂直凹进。在可选实施例中，可以使用离子铣削工艺代替第二各向异性蚀刻工艺。
通常，顶部电极材料层158L、存储器材料层堆叠件(130L、140L、146L、148L)和底部电极材料层126L可以在存储器单元(126、101、158)的堆叠件的二维周期性阵列中图案化。每个存储器单元(126、101、158)可以包括垂直堆叠件，该垂直堆叠件包括顶部电极158、存储器元件101和底部电极126。
在一个实施例中，每个存储器单元(126、101、158)可以是磁性隧道结(MTJ)存储器单元。每个MTJ存储器单元可以包括底部电极126、磁性隧道结结构(140、146、148)和顶部电极158。每个存储器元件101可以包括可选的非磁性金属缓冲层和磁性隧道结结构(140、146、148)。
每个磁性隧道结(140、146、148)可以包括合成反铁磁体(SAF)结构140、非磁性隧道阻挡层146和自由磁化层148。可以在底部电极126和磁性隧道结(140、146、148)之间提供非磁性金属缓冲层130。每个底部电极126是底部电极材料层126L的图案化部分。每个SAF结构140是SAF层140L的图案化部分。每个非磁性隧道阻挡层146是非磁性隧道阻挡材料层146L的图案化部分。每个自由磁化层148是自由磁化材料层148L的图案化部分。合成反铁磁结构140可以包括铁磁硬层141、反铁磁耦合层142和参考磁化层143的层堆叠件。通常，在每个存储器元件101包括磁性隧道结存储器元件的实施例中，每个存储器元件101可以包括参考磁化层143、与参考磁化层143接触的非磁性隧道阻挡层146以及与非磁隧道阻挡层146接触的自由磁化层148。
每个顶部电极158可以是顶部电极材料层158L的图案化部分。在一个实施例中，顶部电极158包括和/或基本上由导电金属氮化物材料(诸如TiN、TaN或WN)组成，并且存储器元件101的每个包括垂直堆叠件，该垂直堆叠件包括合成反铁磁体结构140、非磁性隧道阻挡层146和自由磁化层148。
连接通孔结构(122、124)阵列可以位于存储器单元(126、101、158)阵列下面，并且可以接触底部电极158中的相应一个的底面。可以使连接通孔层级介电层110的未由存储器单元(126、101、158)的二维阵列覆盖的部分在包括连接通孔结构(122、124)阵列和存储器单元(126、101、158)阵列之间的界面的水平面下方垂直凹进。连接通孔层级介电层110的剩余部分可以包括凹进的水平顶面，该水平顶面与连接通孔层级介电层110的位于存储器单元(126、101、158)阵列下面的部分的锥形侧壁的底部外围邻接。
图6是根据本发明的实施例的在形成内部介电间隔件部分的阵列之后的示例性结构的垂直截面图。参考图6，可以在存储器单元(126、101、158)阵列上方共形沉积诸如氮化硅的第一介电材料。例如，第一介电材料可以通过化学汽相沉积工艺来沉积。水平表面上方的第一介电材料的厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。可以实施各向异性蚀刻工艺以去除第一介电材料的水平部分。第一介电材料的剩余部分包括横向围绕存储器单元(126、101、158)阵列的内部介电间隔件部分162的阵列。在一个实施例中，可以选择各向异性蚀刻工艺的持续时间，从而使得顶部电极158的侧壁部分或完全物理暴露。每个内部介电间隔件部分162的最大厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。
图7是根据本发明的实施例的在形成外部介电间隔件部分阵列之后的示例性结构的垂直截面图。参考图7，可以在内部介电间隔件部分162阵列上方共形沉积诸如介电金属氧化物的第二介电材料。例如，第二介电材料可以包括氧化铝、氧化铪、氧化镧或氧化钇，并且可以通过化学汽相沉积工艺来沉积。水平表面上方的第二介电材料的厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。可以实施各向异性蚀刻工艺以去除第二介电材料的水平部分。第二介电材料的剩余部分包括围绕内部介电间隔件部分162阵列的外部介电间隔件部分164阵列。在一个实施例中，可以直接在顶部电极158的侧壁上沉积外部介电间隔件部分164。在一个实施例中，顶部电极158的每个侧壁可以接触相应的外部介电间隔件部分164。每个外部介电间隔件部分164的最大厚度可以在2nm至20nm的范围内，诸如从4nm至10nm，但是也可以使用较小和较大的厚度。
内部介电间隔件部分162和外部介电间隔件部分164的每个组合构成介电间隔件(162、164)。介电间隔件(162、164)阵列横向围绕存储器单元(126、101、158)阵列。虽然使用介电间隔件(162、164)包括内部介电间隔件部分162和外部介电间隔件部分164的实施例描述了本发明，但是本文明确考虑了介电间隔件由内部介电间隔件部分162组成或由外部介电间隔件部分164组成的实施例。通常，可以在存储器单元(126、101、158)阵列周围形成介电间隔件(162、164)阵列。每个介电间隔件(162、164)可以直接形成在相应存储器单元(126、101、158)的侧壁上和周围。
图8是根据本发明的实施例的在形成介电密封结构之后的示例性结构的垂直截面图。参考图8，可以通过诸如原子层沉积工艺或化学汽相沉积工艺的共形沉积工艺来沉积诸如氧化硅、氮化硅或介电金属氧化物的介电密封材料，并且随后可以各向异性蚀刻该介电密封材料以形成介电密封结构166。在一个实施例中，介电密封结构166可以包括氧化硅。在一个实施例中，可以选择介电密封材料的厚度，从而使得存储器单元(126、101、158)的相邻对之间的体积填充有存储器阵列区域100中的介电密封材料。在一个实施例中，介电密封结构166的顶面可以位于包括存储器单元(126、101、158)的每个相邻对之间的介电间隔件(162、164)的最顶面的水平面之上。在一个实施例中，去除介电密封材料的水平延伸部分的各向异性蚀刻工艺可以在不位于存储器单元(126、101、158)阵列或介电密封结构166下面的区域中蚀刻连接通孔层级介电层110的部分。在该实施例中，可以通过各向异性蚀刻工艺去除连接通孔层级介电层110的位于外围区域200中的部分。
图9是根据本发明的实施例的在形成存储器层级介电层之后的示例性结构的垂直截面图。参考图9，可以在介电间隔件(162、164)阵列和介电密封结构166的周围和上方以及在介电覆盖层108上方形成存储器层级介电层170。存储器层级介电层170包括可平坦化的介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。可以通过共形沉积工艺(诸如化学汽相沉积工艺)或自平坦化沉积工艺(诸如旋涂)来沉积存储器层级介电层170的介电材料。
图10是根据本发明的实施例的在形成穿过存储器层级介电层的集成线和通孔腔之后的示例性结构的垂直截面图。参考图10，至少一个光刻图案化步骤和至少一个各向异性蚀刻工艺可以用于在存储器层级介电层170中形成互连腔179。例如，可以在存储器层级介电层170上方施加并且可以光刻图案化第一光刻胶层(未示出)以在外围区域200中的第一光刻胶层中形成离散开口的阵列。可以实施第一各向异性蚀刻工艺以在存储器层级介电层170中形成通孔腔。在去除第一光刻胶层之后，可以在存储器层级介电层170上方施加并且可以光刻图案化第二光刻胶层(未示出)以在外围区域200内的第二光刻胶层中形成线形开口。可以实施第二各向异性蚀刻工艺以在存储器层级介电层170中形成线腔。随后可以去除第二光刻胶层。在一个实施例中，互连腔179可以形成为集成线和通孔腔。在该实施例中，每个集成线和通孔腔可以包括位于存储器层级介电层170的上部内的线腔，以及与线腔的底部邻接的至少一个通孔腔，并且垂直延伸穿过存储器层级介电层170的下部并且垂直延伸穿过介电覆盖层108。
下面的金属互连结构(诸如嵌入在第四线和通孔层级介电层640的上部中的第四金属线结构648)的顶面可以在存储器层级介电层170中的至少互连腔179的子集的底部处物理暴露。通常，至少互连腔179的子集在存储器层级介电层170的顶面和下面的金属线结构的顶面之间垂直延伸，并且可以形成为穿过存储器层级介电层170。
图11是根据本发明的实施例在形成存储器层级金属互连结构并且平坦化顶部电极之后的示例性结构的垂直截面图。参考图11，可以在互连腔179中沉积至少一种金属材料。至少一种金属材料在本文中称为至少一种存储器层级金属材料。在一个实施例中，可以在互连腔179中和存储器层级介电层170上方沉积金属阻挡材料层(诸如TiN层、TaN层和/或WN层)和金属填充材料(诸如W、Cu、Co、Ru、Mo或金属间合金)。
可以实施诸如化学机械平坦化工艺的平坦化工艺以从存储器层级介电层170之上去除至少一种存储器层级金属材料。化学机械平坦化工艺可以从包括顶部电极158的顶面的水平面之上去除材料部分。此外，可以通过继续化学机械平坦化工艺来抛光顶部电极158的凸部分，使得顶部电极158的剩余部分具有水平的顶面。因此，至少一种存储器层级金属材料、存储器层级介电层170、介电密封结构166和介电间隔件(162、164)的在包括平坦化的顶部电极158的平坦化的顶面的水平面之上突出的部分可以通过化学机械平坦化工艺来去除。
至少一种存储器层级金属材料的填充互连腔179的剩余部分包括存储器层级金属互连结构656。在一个实施例中，存储器层级金属互连结构656可以包括集成线和通孔结构，该集成线和通孔结构包括相应的金属线和相应的一组至少一个金属通孔结构。存储器层级金属互连结构656的金属线可以具有位于包括存储器层级介电层170的平坦化的顶面的水平面内的顶面。存储器层级金属互连结构656的金属通孔结构可以具有接触相应下面的金属线结构(诸如第四金属线结构648中的相应一个)的顶面的底面。在一个实施例中，存储器层级金属互连结构656的底面可以位于包括连接通孔结构(122、124)阵列的底面的水平面内。
通常，存储器单元101阵列的顶部电极158可以通过从包括存储器层级介电层170的平坦化的顶面的水平面之上去除顶部电极158的部分来平坦化。在平坦化工艺之后，顶部电极158的厚度可以在4nm至60nm的范围内，例如从8nm至30nm，但是也可以使用较小和较大的厚度。顶部电极158的顶面可以位于包括存储器层级介电层170的顶面的水平面内。
介电密封结构166的顶面可以位于与存储器层级介电层170的顶面相同的水平面内。在平坦化存储器单元101阵列的顶部电极158期间，去除介电间隔件(162、164)阵列的位于包括存储器层级介电层170的平坦化的顶面的水平平面之上的部分。在该实施例中，介电间隔件(162、164)可以具有位于包括存储器层级介电层170的顶面的水平面内的顶面。例如，外部介电间隔件部分164的顶面可以位于与存储器层级介电层170的顶面相同的水平面内。
图12是根据本发明的实施例的在沉积并且图案化上层级蚀刻停止介电层和至少一个介电基质层之后的示例性结构的垂直截面图。参考图12，可以在存储器层级介电层170上方沉积上层级蚀刻停止介电层208和至少一个介电基质层(212、214)的层堆叠件。上层级蚀刻停止介电层208包括蚀刻停止材料，诸如氮化硅、碳化硅、碳氮化硅或介电金属氧化物(诸如氧化铝、氧化钛、氧化钽等)。上层级蚀刻停止介电层208可以接触存储器层级介电层170的顶面。上层级蚀刻停止介电层208的厚度可以在4nm至20nm的范围内，诸如从6nm至10nm，但是也可以使用较小和较大的厚度。
至少一个介电基质层(212、214)包括可以嵌入金属结构的层间介电(ILD)材料。在一个实施例中，至少一个介电基质层(212、214)可以包括第一介电基质层212和第二介电基质层214。第一介电基质层212和第二介电基质层214的每个可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、氮氧化硅或碳氮化硅。其它介电材料在本发明的考虑范围内。至少一个介电基质层(212、214)的总厚度可以在15nm至60nm的范围内，诸如从20nm至40nm，但是也可以使用较小和较大的厚度。
可以在至少一个介电基质层(212、214)上方施加并且可以光刻图案化光刻胶层270，以形成细长开口的阵列。细长开口可以是沿存储器单元101的行的水平方向横向延伸的矩形开口。光刻胶层270中的每个细长开口可以位于相应行的存储器单元101上面。可以实施各向异性蚀刻工艺以通过至少一个介电基质层(212、214)以及通过上层级蚀刻停止介电层208来转移光刻胶层270中的细长开口的图案。各向异性蚀刻工艺可以包括：第一蚀刻步骤，该第一蚀刻步骤蚀刻至少一个介电基质层(212、214)的材料而对上层级蚀刻停止介电层208的材料具有选择性；以及第二蚀刻步骤，该第二蚀刻步骤蚀刻上层级蚀刻停止介电层208的材料而对外部介电间隔件部分164和介电密封结构166的材料具有选择性。可以在光刻胶层270中的细长开口下面形成线腔219。一行顶部电极158的顶面可以在每个线腔219的底部处物理暴露。随后可以例如通过灰化去除光刻胶层270。
图13是根据本发明的实施例的在形成顶部互连金属线之后的示例性结构的垂直截面图。参考图13，在线腔219中和至少一个介电基质层(212、214)上方沉积至少一种金属材料。至少一种金属材料可以包括金属阻挡材料(诸如TiN、TaN和/或WN)或金属填充材料(诸如Cu、Co、Ru、Mo、W或金属间合金)。其它合适的金属材料在本发明的考虑范围内。在一个实施例中，至少一种金属材料可以基本上由TiN、TaN或WN组成。可以从包括至少一个介电基质层(212、214)的顶面的水平面之上去除至少一种金属材料的过量部分。至少一种连接层级金属材料的填充线腔219中的相应一个的每个剩余部分构成顶部互连金属线220，其是在相应行的顶部电极158中的顶部电极158之间提供电互连的金属线。顶部互连金属线220的高度可以在20nm至80nm的范围内，诸如从30nm至60nm，但是也可以使用较小和较大的高度。
通常，可以通过在存储器层级介电层170之上沉积并且图案化导电材料来在存储器单元101内的相应行的顶部电极158上形成顶部互连金属线220。顶部互连金属线220沿水平方向横向延伸，并且在包括存储器层级介电层170的顶面的水平面内接触存储器单元101内的相应行的顶部电极158。顶部互连金属线220的每个嵌入在上层级蚀刻停止介电层208和至少一个介电基质层(212、214)的堆叠件中。在一个实施例中，介电间隔件(162、164)的顶面位于包括存储器层级介电层170的顶面和上层级蚀刻停止介电层208的底面的水平面内。
图14是根据本发明的实施例的在沉积并且图案化覆盖层级蚀刻停止介电层之后的示例性结构的垂直截面图。参考图14，可以在介电基质层(212、214)和顶部互连金属线220上方施加覆盖层级蚀刻停止介电层222。覆盖层级蚀刻停止介电层222包括蚀刻停止材料，诸如氮化硅、碳化硅、碳氮化硅或介电金属氧化物(诸如氧化铝、氧化钛、氧化钽等)。覆盖层级蚀刻停止介电层222可以接触至少一个介电基质层(212、214)的顶面。覆盖层级蚀刻停止介电层222的厚度可以在4nm至40nm的范围内，诸如从8nm至20nm，但是也可以使用较小和较大的厚度。
可以在覆盖层级蚀刻停止介电层222上方施加光刻胶层227并且可以光刻图案化光刻胶层227以去除位于外围区域内的部分。因此，光刻胶层227覆盖覆盖层级蚀刻停止介电层222的位于存储器阵列区域100中的部分，并且不覆盖覆盖层级蚀刻停止介电层222的位于外围区域200中的部分。可以实施蚀刻工艺以从外围区域200去除覆盖层级蚀刻停止介电层222和至少一个介电基质层(212、214)的未掩蔽部分。蚀刻工艺可以使用各向异性蚀刻工艺(诸如反应性离子蚀刻工艺)和/或各向同性蚀刻工艺(诸如湿蚀刻工艺或化学干蚀刻工艺)。在一个实施例中，至少一介电基质层(212、214)和覆盖层级蚀刻停止介电层222可以位于包括存储器单元101阵列的存储器阵列区域100中，并且可以不存在于与存储器阵列区域100相邻的外围区域200中。随后可以例如通过灰化去除光刻胶层227。
图15是根据本发明的实施例的在沉积并且平坦化至少一个上层级介电层之后的示例性结构的垂直截面图。参考图15，随后可以在覆盖层级蚀刻停止介电层222和上层级蚀刻停止介电层208上方形成至少一个上层级介电层(224、226)。至少一个上层级介电层(224、226)可以包括例如第一上层级介电层224和第二上层级介电层226。第一上层级介电层224包括第一介电材料，并且第二上层级介电层224包括第二介电材料。第一介电材料和第二介电材料的每个可以包括未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、旋涂玻璃、多孔或无孔有机硅酸盐玻璃、氮化硅、氮氧化硅、碳化硅、碳氮化硅或它们的组合。第二上层级介电层226的介电材料可以是自平坦化的，或者可以通过诸如化学机械平坦化工艺的平坦化工艺来平坦化。在说明性实例中，第一上层级介电层224可以包括氮化硅，并且第二上层级介电层226可以包括氧化硅。覆盖层级蚀刻停止介电层222之上的至少一个上层级介电层(224、226)的厚度可以在40nm至500nm的范围内，诸如从80nm至300nm，但是也可以使用较小和较大的厚度。
图16是根据本发明的实施例的在形成穿过至少一个上层级介电层、覆盖层级蚀刻停止介电层和上层级蚀刻停止介电层的集成线和通孔腔之后的示例性结构的垂直截面图。参考图16，至少一个光刻图案化步骤和至少一个各向异性蚀刻工艺可以用于在至少一个上层级介电层(224、226)中形成上层级互连腔(663、665)。例如，可以在至少一个上层级介电层(224、226)上方施加并且可以光刻图案化第一光刻胶层(未示出)以在第一光刻胶层中形成离散开口的阵列。可以实施第一各向异性蚀刻工艺以在至少一个上层级介电层(224、226)中形成通孔腔。在去除第一光刻胶层之后，可以在至少一个上层级介电层(224、226)上方施加并且可以光刻图案化第二光刻胶层(未示出)以在第二光刻胶层中形成线形开口。可以实施第二各向异性蚀刻工艺以在至少一个上层级介电层(224、226)中形成线腔。随后可以去除第二光刻胶层。
第一上层级互连腔663可以形成在存储器阵列区域100中，并且第二上层级互连腔665可以形成在外围区域200中。在一个实施例中，上层级互连腔(663、665)可以形成为集成线和通孔。在该实施例中，每个集成线和通孔腔可以包括：线腔，其位于至少一个上层级介电层(224、226)的上部内；以及至少一个通孔腔，其与线腔的底部邻接，并且垂直延伸穿过至少一个上层级介电层(224、226)的上部并且穿过上层级蚀刻停止介电层208或穿过覆盖层级蚀刻停止层介电层222。具体地，形成在存储器阵列区域100中的线和通孔腔垂直延伸穿过覆盖层级蚀刻停止介电层222，并且形成在外围区域200中的线和通孔腔垂直延伸穿过上层级蚀刻停止介电层208。顶部互连金属线220的顶面可以在存储器阵列区域100中的每个线和通孔腔(其是第一上层级互连腔663)下面物理暴露，并且存储器层级金属互连结构656的顶面可以在外围区域200中的每个线和通孔腔(其是第二上层级互连腔665)下面物理暴露。通常，第一上层级互连腔663可以在至少一个上层级介电层(224、226)的顶面和顶部互连金属线220中的相应一个的顶面之间垂直延伸，并且第二上层级互连腔665可以在至少一个上层级介电层(224、226)的顶面和存储器层级金属互连结构656中的相应一个的顶面之间垂直延伸。
图17A是根据本发明的实施例的在形成上部金属互连结构之后的示例性结构的垂直截面图。图17B是沿垂直于图17A的垂直截面图的平面的垂直方向的图17A的示例性结构的另一垂直截面图。参考图17A和图17B，可以在上层级互连腔(663、665)中沉积至少一种金属材料。至少一种金属材料在本文中称为至少一种上层级金属材料。在一个实施例中，可以在上层级互连腔(663、665)中以及至少一个上层级介电层(224、226)上方沉积金属阻挡材料层(诸如TiN层、TaN层和/或WN层)和金属填充材料(诸如W、Cu、Co、Ru、Mo或金属间合金)。
可以实施诸如化学机械平坦化工艺的平坦化工艺以从至少一个上层级介电层(224、226)之上去除至少一个上层级金属材料。化学机械平坦化工艺可以从包括至少一个上层级介电层(224、226)的顶面的水平面之上去除至少一种上层级金属材料。至少一种上层级金属材料的填充上层级互连腔(663、665)的剩余部分包括上层级金属互连结构(664、666)。在一个实施例中，上层级金属互连结构(664、666)可以包括集成线和通孔结构，该集成线和通孔结构包括相应的金属线和相应的一组至少一个金属通孔结构。上层级金属互连结构(664、666)的金属线可以具有位于包括至少一个上层级介电层(224、226)的顶面的水平面内的顶面。
上层级金属互连结构(664、666)包括第一上层级金属互连结构664和第二上层级金属互连结构666。第一上层级金属互连结构664可以垂直延伸穿过至少一个上层级介电层(224、226)，并且可以包括接触顶部互连金属线220中的相应一个的相应通孔部分。第二上层级金属互连结构666可以垂直延伸穿过至少一个上层级介电层(224、226)，并且可以包括接触存储器层级金属互连结构656中的相应一个的相应通孔部分。
参考图18，在形成线腔219的蚀刻工艺间接蚀刻介电密封结构166的实施例中，可以从图12所示的示例性结构得出示例性结构的第一可选配置。在形成线腔219期间，介电密封结构166的间接凹进可能发生在蚀刻上层级蚀刻停止电介质层208的材料的各向异性蚀刻工艺也蚀刻介电密封结构166的材料的情况下，尽管蚀刻速率较低。在一个实施例中，介电密封结构166的材料的间接垂直蚀刻距离可以小于顶部电极158的厚度。在一个实施例中，蚀刻线腔219的蚀刻工艺的蚀刻化学物质可以对外部介电间隔件部分164的材料具有选择性。随后可以实施图13至图17B的处理步骤以提供图18所示的示例性结构的第一可选配置。在这样的实施例中，每个顶部连接金属线220可以具有在包括顶部电极158的顶面的水平面下方垂直延伸的向下突出部分。每个顶部连接金属线220的底面的凸起部分可以接触相应行的顶部电极158，其可以位于包括存储器层级介电层170和上层级蚀刻停止介电层208之间的界面的水平面内。每个顶部连接金属线220的向下突出部分在包括存储器层级介电层170和存储器层级介电层170之间的界面的水平面下方垂直延伸的垂直突出距离可以在0.1nm至80nm的范围内，诸如从2nm至40nm，但是也可以采用较小和较大的垂直突出距离。
参考图19，可以从图18所示的示例性结构的第一可选配置得出示例性结构的第二可选配置，通过在形成线腔219期间将介电密封结构166的间接凹进增加至大于顶部电极158的厚度的距离。每个顶部连接金属线220的底面的凸起部分可以接触相应行的顶部电极158，其可以位于包括存储器层级介电层170和上层级蚀刻停止介电层208之间的界面的水平面内。每个顶部连接金属线220的向下突出部分在包括存储器层级介电层170和上层级蚀刻停止介电层208之间的界面的水平面下方垂直延伸的垂直突出距离可以在20nm至100nm的范围内，诸如从30nm至60nm，但是也可以采用较小和较大的垂直突出距离。
参考图20，可以通过实施蚀刻工艺从图12的示例性结构得出示例性结构的第三可选配置，该蚀刻工艺去除顶部电极158而对介电密封结构166、介质间隔件(162、164)和存储器单元101的最顶层(诸如自由磁化层148)的材料具有选择性。例如，可以实施湿蚀刻工艺，该湿蚀刻工艺蚀刻顶部电极158的金属材料，而对自由磁化层148的材料具有选择性并且对介电材料具有选择性。在该配置中，在图4至图11的处理步骤中形成的顶部电极158在本文中称为牺牲顶部电极。
参考图21，可以随后实施图13至图17B的处理步骤。顶部互连金属线220合并填充通过去除牺牲顶部电极形成的体积的部分。在这样的实施例中，顶部互连金属线220的填充牺牲顶部电极的体积的每个部分用作顶部电极158。因此，每个顶部互连金属线220在其中合并一行顶部电极158。在示例性结构的第三配置中，每个顶部互连金属线220包括具有与顶部互连金属线220的上面的金属线部分相同材料成分的一行顶部电极158。在一个实施例中，顶部互连金属线220可以包括具有比牺牲顶部电极的金属材料高电导率的金属。例如，顶部电极可以包括氮化钛，并且顶部互连金属线220可以包括铜或钨。在这样的实施例中，顶部互连金属线220可以提供至存储器单元101的顶部节点的低电阻导电接触。
图22是根据本发明的实施例的示例性结构的第二可选配置的实例的扫描电子显微照片(SEM)。介电间隔件(162、164)存在于顶部电极158周围，并且在存储器单元101和顶部互连金属线220之间提供电隔离。因此，存储器单元101的组件层通过介电间隔件(162、164)与顶部互连金属线220电隔离。
图23是根据本发明的实施例的示例性结构的第三可选配置的实例的扫描电子显微照片(SEM)。顶部电极158可以形成为每个顶部互连金属线220的整体部分，并且接触相应的存储器单元101的顶面。该配置可以提供至存储器单元101的顶部节点的低电阻电接触。
共同参考图1至图23，并且根据本发明的各个实施例，提供了存储器阵列器件，其可以是例如磁性隧道结存储器器件。存储器阵列器件包括：存储器单元(126、101、158)阵列，位于衬底9上方，其中，存储器单元(126、101、158)的每个从底部至顶部包括底部电极126、存储器元件101和顶部电极158；存储器层级介电层170，横向围绕存储器单元101阵列，其中，顶部电极158的顶面位于包括存储器层级介电层170的顶面的水平面内；以及顶部互连金属线220，沿水平方向横向延伸，其中，顶部互连金属线220的每个接触或合并相应行的顶部电极158。顶部电极158的每个底面可以接触存储器元件101阵列内的相应存储器元件101的顶面。
在一些实施例中，顶部互连金属线220的每个在包括存储器层级介电层170的顶面的水平面内接触相应行的顶部电极158的顶面。在一个实施例中，介电密封结构166横向围绕存储器单元101阵列；以及顶部互连金属线220在包括存储器层级介电层170的顶面的水平面内接触介电密封结构166，如图17A和图17B所示。在一个实施例中，介电密封结构166横向围绕存储器单元101阵列；以及顶部互连金属线220在位于包括存储器层级介电层170的顶面的水平面下方的水平面内接触介电密封结构166，如图18和图19所示。
在一个实施例中，顶部互连金属线220的每个合并相应行的顶部电极158；介电密封结构166横向围绕存储器单元101阵列；以及相应行的顶部电极158在包括接触介电密封结构166的顶部互连金属线220的平坦底面的水平面下方向下突出，如图21所示。
在一个实施例中，存储器阵列器件包括：存储器层级金属互连结构656，嵌入在存储器层级介电层170内并且包括金属线，金属线具有位于包括存储器层级介电层170的顶面的水平面内的顶面。在一个实施例中，存储器阵列器件包括：连接通孔结构(122、124)阵列，位于存储器单元(126、101、158)阵列下面并且接触底部电极126中的相应一个的底面。
在一个实施例中，存储器阵列器件包括：下层级介电层(诸如第四线和通孔层级介电材料层640)，位于衬底9和存储器层级介电层170之间；以及下层级金属线(诸如第四金属线结构648)，嵌入在下层级介电层中并且具有位于包括下层级介电层的顶面的水平面内的顶面，其中，连接通孔结构(122、124)阵列和存储器层级金属互连结构656的通孔部分接触下层级金属线。
在一个实施例中，存储器阵列器件包括：至少一个上层级介电层(224、226)，位于存储器层级介电层170之上；以及第一上层级金属互连结构664，垂直延伸通过至少一个上层级介电层(224、226)，并且包括接触顶部互连金属线220中的相应一个的相应通孔部分。在一个实施例中，存储器阵列器件可以包括：第二上层级金属互连结构666，垂直延伸穿过至少一个上层级介电层(224、226)，并且包括接触存储器层级金属互连结构656中的相应一个的相应通孔部分。
在一个实施例中，存储器阵列器件包括：上层级蚀刻停止介电层208，接触存储器层级介电层170的顶面；以及至少一个介电基质层(212、214)，位于上层级蚀刻停止介电层208上面并且位于至少一个上层级介电层(224、226)下面，其中，顶部互连金属线220的每个嵌入在上层级蚀刻停止介电层208和至少一个介电基质层(212、214)中。
在一个实施例中，存储器阵列器件可以是磁性隧道结(MTJ)存储器阵列器件，存储器元件101的每个包括：参考磁化层143；非磁性隧道阻挡层146，与参考磁化层143接触；以及自由磁化层148，与非磁性隧道阻挡层146接触。
根据本发明的实施例，提供了存储器阵列器件，其包括：存储器单元101阵列，位于衬底9上方，其中，存储器单元101的每个从底部至顶部包括底部电极126、存储器元件101和顶部电极158；介电间隔件(162、164)阵列，其中，介电间隔件(162、164)的每个横向围绕存储器单元101中的相应一个；存储器层级介电层170，横向围绕介电间隔件(162、164)阵列；以及顶部互连金属线220，沿水平方向横向延伸，其中，顶部互连金属线220的每个接触或合并相应行的顶部电极158，其中，介电间隔件(162、164)的顶面位于包括存储器层级介电层170的顶面的水平面内。顶部电极158的每个底面可以接触存储器元件101阵列内的相应存储器元件101的顶面。
在一个实施例中，介电间隔件(162、164)阵列内的每个介电间隔件(162、164)横向围绕并且接触顶部电极158中的相应一个。在一个实施例中，顶部互连金属线220的每个嵌入在上层级蚀刻停止介电层208和位于存储器层级介电层170上面的至少一个介电基质层(212、214)的堆叠件内。
在一个实施例中，存储器阵列器件包括：连接通孔结构(122、124)阵列，位于存储器单元(126、101、158)阵列下面并且接触底部电极126中的相应一个的底面；以及存储器层级金属互连结构656，嵌入在存储器层级介电层170内，并且包括具有位于包括存储器层级介电层170的顶面的水平面内的顶面的金属线，并且包括具有位于包括连接通孔结构(122、124)阵列的底面的水平面内的底面的金属通孔结构。
在一个实施例中，存储器阵列器件包括：至少一个上层级介电层(224、226)，位于至少一个介电基质层(212、214)之上；第一上层级金属互连结构664，垂直延伸穿过至少一个上层级介电层(224、226)，并且包括接触顶部互连金属线220中的相应一个的相应通孔部分；以及第二上层级金属互连结构666，垂直延伸穿过至少一个上层级介电层(224、226)，并且包括接触存储器层级金属互连结构656中的相应一个的相应通孔部分。
在一个实施例中，至少一个介电基质层(212、214)位于包括存储器单元(126、101、158)阵列的存储器阵列区域100中，并且不存在于与存储器阵列区域相邻的外围区域200中；以及第一上层级金属互连结构664和第二上层级金属互连结构666的每个包括相应金属线，金属线具有位于包括至少一个上层级介电层(224、226)的最顶面的水平面内的顶面。
参考图24，流程图示出了制造本发明的存储器阵列器件的方法的一般处理步骤。参考步骤2410和图1至图5，通过沉积并且图案化存储器材料层堆叠件(130L、140L、146L、148L)在衬底9上方形成存储器单元(126、101、158)阵列，其中，存储器单元(126、101、158)的每个从底部至顶部包括底部电极126、存储器元件101和顶部电极158。参考步骤2420和图6至图9，可以在存储器单元(126、101、158)阵列周围形成存储器层级介电层170。参考步骤2430以及图10和图11，可以通过从位于顶部电极158的底面之上的水平面之上去除顶部电极158的部分来平坦化存储器单元(126、101、158)阵列的顶部电极158。参考步骤2440以及图12、图13和图18至图21，可以通过在存储器层级介电层170之上沉积并且图案化导电材料来在存储器单元(126、101、158)内的相应行的顶部电极158上形成顶部互连金属线220。随后可以实施图14至图19和图21的额外处理步骤。
本发明的各个实施例可以用于提供至存储器单元(126、101、158)的顶部电极158的电连接，同时消除或最小化存储器单元(126、101、158)的各个组件和用于提供至顶部电极的电连接的金属互连结构之间的电短路。顶部互连金属线220以消除或减少位于包括存储器层级介电层170的顶面的水平面下方的向下突出并且增加本发明的存储器阵列器件的工艺良率和接触结构(即，顶部互连金属线220)的可靠性的方式形成。
本申请的一些实施例提供了一种存储器阵列器件，包括：存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；存储器层级介电层，横向围绕所述存储器单元阵列，其中，所述顶部电极的顶面位于包括所述存储器层级介电层的顶面的水平面内；以及顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极。在一些实施例中，所述顶部互连金属线的每个在包括所述存储器层级介电层的顶面的水平面内接触所述相应行的顶部电极的顶面。在一些实施例中，介电密封结构横向围绕所述存储器单元阵列；以及所述顶部互连金属线在包括所述存储器层级介电层的顶面的所述水平面内接触所述介电密封结构。在一些实施例中，介电密封结构横向围绕所述存储器单元阵列；以及所述顶部互连金属线在位于包括所述存储器层级介电层的顶面的所述水平面下方的水平面内接触所述介电密封结构。在一些实施例中，所述顶部互连金属线的每个合并所述相应行的顶部电极；介电密封结构横向围绕所述存储器单元阵列；以及所述相应行的顶部电极在包括接触所述介电密封结构的所述顶部互连金属线的平坦底面的水平面下方向下突出。在一些实施例中，存储器阵列器件还包括：存储器层级金属互连结构，嵌入在所述存储器层级介电层内并且包括金属线，所述金属线具有位于包括所述存储器层级介电层的顶面的所述水平面内的顶面；以及连接通孔结构阵列，位于所述存储器单元阵列下面并且接触相应一个所述底部电极的底面。在一些实施例中，存储器阵列器件还包括：下层级介电层，位于所述衬底和所述存储器层级介电层之间；以及下层级金属线，嵌入在所述下层级介电层中并且具有位于包括所述下层级介电层的顶面的水平面内的顶面，其中，所述连接通孔结构阵列和所述存储器层级金属互连结构的通孔部分接触所述下层级金属线。在一些实施例中，存储器阵列器件还包括：至少一个上层级介电层，位于所述存储器层级介电层之上；第一上层级金属互连结构，垂直延伸通过所述至少一个上层级介电层，并且包括接触相应一个所述顶部互连金属线的相应通孔部分；第二上层级金属互连结构，垂直延伸穿过所述至少一个上层级介电层，并且包括接触相应一个所述存储器层级金属互连结构的相应通孔部分；上层级蚀刻停止介电层，接触所述存储器层级介电层的顶面；以及至少一个介电基质层，位于所述上层级蚀刻停止介电层上面并且位于所述至少一个上层级介电层下面，其中，所述顶部互连金属线的每个嵌入在所述上层级蚀刻停止介电层和所述至少一个介电基质层中。
本申请的另一些实施例提供了一种存储器阵列器件，包括：存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；介电间隔件阵列，其中，所述介电间隔件的每个横向围绕相应一个所述存储器单元；存储器层级介电层，横向围绕所述介电间隔件阵列；以及顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极，其中，所述介电间隔件的顶面位于包括所述存储器层级介电层的顶面的水平面内。在一些实施例中，所述顶部互连金属线的每个在包括所述存储器层级介电层的顶面的水平面内接触所述相应行的顶部电极的顶面。在一些实施例中，所述顶部互连金属线的每个合并所述相应行的顶部电极；介电密封结构横向围绕所述介电间隔件阵列；以及所述相应行的顶部电极在包括接触所述介电密封结构的所述顶部互连金属线的平坦底面的水平面下方向下突出。
在一些实施例中，所述介电间隔件阵列内的每个介电间隔件横向围绕并且接触相应一个所述顶部电极；以及所述顶部互连金属线的每个嵌入在上层级蚀刻停止介电层和位于所述存储器层级介电层上面的至少一个介电基质层的堆叠件内。在一些实施例中，存储器阵列器件还包括：连接通孔结构阵列，位于所述存储器单元阵列下面并且接触相应一个所述底部电极的底面；以及存储器层级金属互连结构，嵌入在所述存储器层级介电层内，并且包括金属线和金属通孔结构，所述金属线具有位于包括所述存储器层级介电层的顶面的所述水平面内的顶面，并且所述金属通孔结构包括具有位于包括所述连接通孔结构阵列的底面的水平面内的底面。在一些实施例中，存储器阵列器件还包括：至少一个上层级介电层，位于所述至少一个介电基质层之上；第一上层级金属互连结构，垂直延伸穿过所述至少一个上层级介电层，并且包括接触相应一个所述顶部互连金属线的相应通孔部分；以及第二上层级金属互连结构，垂直延伸穿过所述至少一个上层级介电层，并且包括接触相应一个所述存储器层级金属互连结构的相应通孔部分，其中：所述至少一个介电基质层位于包括所述存储器单元阵列的存储器阵列区域中，并且不存在于与所述存储器阵列区域相邻的外围区域中；以及所述第一上层级金属互连结构和所述第二上层级金属互连结构的每个包括相应金属线，所述金属线具有位于包括所述至少一个上层级介电层的最顶面的水平面内的顶面。
本申请的又一些实施例提供了一种制造存储器阵列器件的方法，包括：通过沉积并且图案化存储器材料层堆叠件在衬底上方形成存储器单元阵列，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；在所述存储器单元阵列周围形成存储器层级介电层；通过从位于所述顶部电极的底面之上的水平面之上去除所述顶部电极的部分来平坦化所述存储器单元阵列的顶部电极；以及通过在所述存储器层级介电层之上沉积并且图案化导电材料来形成顶部互连金属线，其中，所述顶部互连金属线形成在所述存储器单元内的相应行的顶部电极上或替换所述存储器单元内的相应行的顶部电极。在一些实施例中，方法还包括：在所述存储器层级介电层中形成互连腔；在所述互连腔中和所述存储器层级介电层上方沉积至少一种存储器层级金属材料；以及从所述存储器层级介电层之上去除所述至少一种存储器层级金属材料的部分，其中，所述至少一种存储器层级金属材料的填充所述互连腔的剩余部分包括存储器层级金属互连结构。在一些实施例中，方法还包括：在所述存储器层级介电层上方沉积上层级蚀刻停止介电层和至少一个介电基质层的层堆叠件；形成穿过所述层堆叠件的线腔，其中，相应行的顶部电极的顶面在所述线腔的每个的底部处物理暴露；以及其中，所述顶部互连金属线通过在所述线腔中沉积至少一种连接层级金属材料来形成。在一些实施例中，方法还包括：在所述顶部互连金属线和所述存储器层级介电层上方沉积至少一个上层级介电层；以及通过所述至少一个上层级介电层形成上层级金属互连结构，其中，所述上层级金属互连结构包括：第一上层级金属互连结构，接触相应一个所述顶部互连金属线；以及第二上层级金属互连结构，接触相应一个所述存储器层级金属互连结构。在一些实施例中，方法还包括：在所述存储器单元阵列周围形成介电间隔件阵列，其中，在所述介电间隔件阵列周围形成所述存储器层级介电层，并且其中，在平坦化所述存储器单元阵列的所述顶部电极期间，去除所述介电间隔件阵列的位于包括所述存储器层级介电层的平坦化顶面的所述水平面之上的部分。在一些实施例中，方法还包括：在所述顶部电极和所述存储器层级介电层上方沉积至少一个介电基质层；形成穿过所述至少一个介电基质层的线腔，其中，相应行的顶部电极在所述线腔的每个的下面物理暴露；从所述线腔下面去除所述顶部电极；以及在所述线腔中和去除顶部电极的体积中沉积所述导电材料，其中，所述顶部互连金属线的每个包括填充所述顶部电极的体积并且接触相应行的存储器元件的相应行的向下突出部分。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种存储器阵列器件，包括：
存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；
存储器层级介电层，横向围绕所述存储器单元阵列，其中，所述顶部电极的顶面位于包括所述存储器层级介电层的顶面的水平面内；以及
顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极。
2.根据权利要求1所述的存储器阵列器件，其中，所述顶部互连金属线的每个在包括所述存储器层级介电层的顶面的水平面内接触所述相应行的顶部电极的顶面。
3.根据权利要求2所述的存储器阵列器件，其中：
介电密封结构横向围绕所述存储器单元阵列；以及
所述顶部互连金属线在包括所述存储器层级介电层的顶面的所述水平面内接触所述介电密封结构。
4.根据权利要求2所述的存储器阵列器件，其中：
介电密封结构横向围绕所述存储器单元阵列；以及
所述顶部互连金属线在位于包括所述存储器层级介电层的顶面的所述水平面下方的水平面内接触所述介电密封结构。
5.根据权利要求1所述的存储器阵列器件，其中：
所述顶部互连金属线的每个合并所述相应行的顶部电极；
介电密封结构横向围绕所述存储器单元阵列；以及
所述相应行的顶部电极在包括接触所述介电密封结构的所述顶部互连金属线的平坦底面的水平面下方向下突出。
6.根据权利要求1所述的存储器阵列器件，还包括：
存储器层级金属互连结构，嵌入在所述存储器层级介电层内并且包括金属线，所述金属线具有位于包括所述存储器层级介电层的顶面的所述水平面内的顶面；以及
连接通孔结构阵列，位于所述存储器单元阵列下面并且接触相应一个所述底部电极的底面。
7.根据权利要求6所述的存储器阵列器件，还包括：
下层级介电层，位于所述衬底和所述存储器层级介电层之间；以及
下层级金属线，嵌入在所述下层级介电层中并且具有位于包括所述下层级介电层的顶面的水平面内的顶面，
其中，所述连接通孔结构阵列和所述存储器层级金属互连结构的通孔部分接触所述下层级金属线。
8.根据权利要求6所述的存储器阵列器件，还包括：
至少一个上层级介电层，位于所述存储器层级介电层之上；
第一上层级金属互连结构，垂直延伸通过所述至少一个上层级介电层，并且包括接触相应一个所述顶部互连金属线的相应通孔部分；
第二上层级金属互连结构，垂直延伸穿过所述至少一个上层级介电层，并且包括接触相应一个所述存储器层级金属互连结构的相应通孔部分；
上层级蚀刻停止介电层，接触所述存储器层级介电层的顶面；以及
至少一个介电基质层，位于所述上层级蚀刻停止介电层上面并且位于所述至少一个上层级介电层下面，
其中，所述顶部互连金属线的每个嵌入在所述上层级蚀刻停止介电层和所述至少一个介电基质层中。
9.一种存储器阵列器件，包括：
存储器单元阵列，位于衬底上方，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；
介电间隔件阵列，其中，所述介电间隔件的每个横向围绕相应一个所述存储器单元；
存储器层级介电层，横向围绕所述介电间隔件阵列；以及
顶部互连金属线，沿水平方向横向延伸，其中，所述顶部互连金属线的每个接触或合并相应行的顶部电极，其中，所述介电间隔件的顶面位于包括所述存储器层级介电层的顶面的水平面内。
10.一种制造存储器阵列器件的方法，包括：
通过沉积并且图案化存储器材料层堆叠件在衬底上方形成存储器单元阵列，其中，所述存储器单元的每个从底部至顶部包括底部电极、存储器元件和顶部电极；
在所述存储器单元阵列周围形成存储器层级介电层；
通过从位于所述顶部电极的底面之上的水平面之上去除所述顶部电极的部分来平坦化所述存储器单元阵列的顶部电极；以及
通过在所述存储器层级介电层之上沉积并且图案化导电材料来形成顶部互连金属线，其中，所述顶部互连金属线形成在所述存储器单元内的相应行的顶部电极上或替换所述存储器单元内的相应行的顶部电极。
CN202110660409.6A 2020-06-16 2021-06-15 存储器阵列器件及其制造方法 Pending CN113471357A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063039529P 2020-06-16 2020-06-16
US63/039,529 2020-06-16
US17/224,309 US11723284B2 (en) 2020-06-16 2021-04-07 Top-interconnection metal lines for a memory array device and methods for forming the same
US17/224,309 2021-04-07

Publications (1)

Publication Number Publication Date
CN113471357A true CN113471357A (zh) 2021-10-01

Family

ID=77869940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110660409.6A Pending CN113471357A (zh) 2020-06-16 2021-06-15 存储器阵列器件及其制造方法

Country Status (5)

Country Link
US (2) US11723284B2 (zh)
KR (1) KR102576500B1 (zh)
CN (1) CN113471357A (zh)
DE (1) DE102021112546A1 (zh)
TW (1) TWI792352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230017813A1 (en) * 2021-07-19 2023-01-19 Micron Technology, Inc. Conductive layers in memory array region and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129827A1 (en) * 2013-11-08 2015-05-14 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US20160020249A1 (en) * 2014-07-21 2016-01-21 Seung-Pil KO Magnetoresistive random access memory devices and methods of manufacturing the same
US20190006381A1 (en) * 2017-06-30 2019-01-03 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier layer for cmos under array architecture and method of making thereof
US20190165258A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN110957422A (zh) * 2018-09-26 2020-04-03 台湾积体电路制造股份有限公司 用于制造存储器件的方法和集成电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
US10522740B2 (en) 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US11101429B2 (en) 2018-09-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching stop layer in magnetic tunnel junction memory cells
US11043251B2 (en) 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129827A1 (en) * 2013-11-08 2015-05-14 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US20160020249A1 (en) * 2014-07-21 2016-01-21 Seung-Pil KO Magnetoresistive random access memory devices and methods of manufacturing the same
US20190006381A1 (en) * 2017-06-30 2019-01-03 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier layer for cmos under array architecture and method of making thereof
US20190165258A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN110957422A (zh) * 2018-09-26 2020-04-03 台湾积体电路制造股份有限公司 用于制造存储器件的方法和集成电路

Also Published As

Publication number Publication date
KR102576500B1 (ko) 2023-09-07
US11723284B2 (en) 2023-08-08
KR20210156215A (ko) 2021-12-24
TWI792352B (zh) 2023-02-11
DE102021112546A1 (de) 2021-12-16
TW202201651A (zh) 2022-01-01
US20230329123A1 (en) 2023-10-12
US20210391532A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
CN110875352B (zh) 集成电路、mram单元和用于制造存储器件的方法
US9847473B2 (en) MRAM structure for process damage minimization
TW202005128A (zh) 針對磁阻式隨機存取記憶體磁性穿隧接面中頂部電極與金屬層之間包含間隔件的介面的技術
US11152426B2 (en) Memory device using an etch stop dielectric layer and methods for forming the same
US11665911B2 (en) Method of forming memory cell
US20230329123A1 (en) Top-interconnection metal lines for a memory array device and methods for forming the same
TW202205281A (zh) 磁性隧道接面裝置及其形成方法
TWI779656B (zh) 記憶體裝置、記憶體裝置結構及其形成方法
US11362267B2 (en) Memory device having resistance switching element surrounding top electrode and integrated circuit device including the same
US20210376231A1 (en) Low-resistance contact to top electrodes for memory cells and methods for forming the same
US11925032B2 (en) Memory device with flat-top bottom electrodes and methods for forming the same
US20220336733A1 (en) Interconnection For A Memory Array And Methods For Forming The Same
TWI760119B (zh) 積體電路與其形成方法
US20230371278A1 (en) Memory device including a semiconducting metal oxide fin transistor and methods of forming the same
CN113838968A (zh) 具有缓冲层的磁性隧道结存储器单元及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination