CN113471186A - 卫星通信多通道射频收发接口单元3d集成封装架构 - Google Patents

卫星通信多通道射频收发接口单元3d集成封装架构 Download PDF

Info

Publication number
CN113471186A
CN113471186A CN202110596453.5A CN202110596453A CN113471186A CN 113471186 A CN113471186 A CN 113471186A CN 202110596453 A CN202110596453 A CN 202110596453A CN 113471186 A CN113471186 A CN 113471186A
Authority
CN
China
Prior art keywords
radio frequency
channel
calibration
packaging
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110596453.5A
Other languages
English (en)
Other versions
CN113471186B (zh
Inventor
朱勇
祁冬
邱钊
陆宇
浦韵溪
张睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202110596453.5A priority Critical patent/CN113471186B/zh
Publication of CN113471186A publication Critical patent/CN113471186A/zh
Application granted granted Critical
Publication of CN113471186B publication Critical patent/CN113471186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Radio Relay Systems (AREA)

Abstract

本发明公开的一种卫星通信多通道射频收发接口单元3D集成封装架构，旨在提供一种体积小重量轻，可靠性高，成本低，性能好的多路射频收发架构。本发明通过下述技术方案实现：PoP硅堆叠模块通过母板与封装在母板下方空气腔中的CPLD器件垂直互联，共形成2‑4层射频PoP堆的立体结构；校准/参考源PoP堆的下方，与封装在母板下方空气腔中的稳压电源，形成1～8个射频SiP模块封装堆和1个参考/校准源射频SiP模块的至少两层射频封装堆，从而构成了被上封盖板封装顶部盖板、底封装盖板封装底部盖板屏蔽封装，集成带备份的1～8路发射业务通道和2～16路接收业务通道的多通道射频收发接口单元3D集成封装架构。

Description

卫星通信多通道射频收发接口单元3D集成封装架构
技术领域
本发明涉及通信技术和集成微系统领域，是一种用于卫星通信有源阵列天线的多通道收发接口单元集成封装架构。
背景技术
卫星通信具有远距离、大容量、多业务等诸多优点，现在越来越受到人们的关注和青睐，在抗震救灾、应急维稳中发挥了很大作用。天线作为通信设备载荷的一部分和连接卫星射频单元的硬件，是整个系统的骨架。卫星通信推动天线向小型化、集成化、低剖面、芯片化方向发展。随着5G毫米波通信和宽带低轨卫星通信的迅速崛起，毫米波有源天线开始了前所未有的发展。5G通信的发展，提供了更高的通信速率，更小的时延。有源相控阵天线使用微波集成的方法，将移相器、滤波器、衰减器、功放和低噪放等集成在GaAs芯片中，实现了设备的小型化、轻型化，波束指向精度较高和一定的波束旁瓣抑制能力，与传统的动中通天线相比，没有体积庞大的伺服跟踪系统，波束速度快、方向可控、可实时跟踪卫星，并且重量轻。但随着MMIC和晶圆级微封装技术发展，成本会大幅降低。基于塔台式基站的5G通信很难覆盖海洋、人口稀少或环境恶劣地区、高中低空飞行器等场合，将通信搬到轨道上，形成无死角全球覆盖的天地一体化通信网络。处于低轨的数千颗通信卫星将组成天地一体化通信网络的用户接入节点，无线卫星通信作为通信卫星任务载荷主要设备，是卫星重量、体积、功耗、成本的主要构成。由于发射卫星数量多，降低通信设备的成本对降低天地一体化网络的建设和运营成本具有重要作用。多波束体制提供了更大通信容量以及在时间、空间上更高效通信方式，但需要多个独立工作的发射和接收业务射频通道，同时为了提高设备整体的可靠性，每个发射和接收业务通道都需要备份，所以，相对传统卫星通信单通道射频接口单元，设备数量剧增(3～24倍)，接口单元占比设备的体积、重量、可靠性和成本分量相应从微不足道增加到可与终端、有源阵列天线等构成相当的程度，急需降低接口单元的体积、重量、功耗，提高可靠性，降低成本。射频接口单元是卫星通信系统的重要组成部分，作为卫星的有效载荷，它的体积、重量、功耗、可靠性和成本对通信卫星发射和使用、维护成本降低有重要作用。功能的划分是接口单元收发信道架构设计的重要内容，也是专业协同和技术组织的主要载体。一般情况下，单机或整机的集成按照专业和完整的独立功能划分模块功能，再通过接插件、缆线、安装与连接结构实现单机或整机的集成。因此，模块的专业性、功能的独立性以及技术指标体系的完整性是集成设计主要追求的方向。
在相控阵天线系统中，由于采用了电子扫描技术而无需机械转动，天线单元的宽角宽带特性决定着本天线系统的整体性能。系统级封装SiP(System in package)技术使得阵中单元具有较宽的单元波瓣，阵中单元具有良好的有源驻波特性，易实现双极化、小型化、集成化以及易共形，具有较高的辐射效率。子阵基本单元内含辐射单元、馈电网络和低噪声放大器等模块。多芯片射频SiP硅封装的射频电路难以调试电性能技术指标，因此，必须利用硅基材料的稳定性和良好的加工精度，通过场路及场路协同精确建模仿真和验证，GaAs芯片封装效应准确的参数提取，提高设计的精准度。
卫星通信微系统基于微电子、微光子、MEMS工艺和技术，以架构为核心，算法为基础，运用系统设计的思想和方法，通过异质/异构集成手段，将传感、通信、处理、执行、微能源等功能集成在一起的具有多种功能的微装置。架构作为集成微系统的核心，是完成集成微系统产品开发全过程的关键所在。架构即满足需求的构建，架构设计的目标不仅需要满足基本的性能指标，还需要实现优良的产品特性，具备工艺上的可行性。这种集成微系统封装架构包括收发信道接口单元功能模块划分，硅基多芯片SiP及其在多个频段的多种滤波器结构，SiP外设电路的选型和集成方式，用于3D堆叠和垂直互联的微BGA(球栅阵列)封装，基于AlN HTCC基板、AlSiC合金封装管壳和硅射频SiP3D堆叠在内的一种有机组合的结构。由于芯片电容容值较小，薄膜电阻的精度有限，同时，GaAs芯片工作电流和电压的不确定性，需要：
1)多芯片SiP的直流馈电电路以及锁相环RC低通滤波器需要外设的贴片电阻和电容充当；
2)电阻和电容的封装轮廓需要严格限制在小于BGA封装球直径的范围内；
3)硅封装表面的金属导体和穿透硅通孔TSV通孔能够承受较高的焊接温度，留给后续3D堆叠和多层印制板上的焊接温度梯度。
为满足射频组件的高密度排版布局和射频电路高隔离度需求，SIW滤波器虽然具有灵活的结构，但布局代价是尺寸约为GaAs芯片滤波器6倍以上。梳状带状线滤波器利用硅基多层基板形成立体结构，使梳状带状线滤波器占用的电路面积减小一半，在C波段替代Q值较低的LC滤波器或封装尺寸较大、无法与硅射频SiP兼容集成的介质滤波器，或替代尺寸过大的砷化镓IPD滤波器。基于硅通孔TSV绕线集成电感与GaAs芯片电容的滤波器相对LC滤波器，集成度得到大幅度提高，在L波段等较低频段，GaAs芯片滤波器无法使用。
类似的解决方案之一就是在逻辑控制器上放置一枚存储器(通常为动态存储器)，实现了小型化，功能也得以强化。而成熟的倒装晶片技术促成了这一技术大量应用的可能。基本上可以利用现有的SMT和下游资源及现成的物流供应链导入此技术进行大批量生产。堆叠装配元器件的结构元器件内芯片的堆叠大部分是采用金线键合的方式(WireBonding),堆叠层数可以从2层到8层。STMICRO声称迄今厚度达40微米的芯片可以从两个堆叠到八个(SRAM,flash,DRAM)，微米40的芯片堆叠8个总厚度为1.6mm，堆叠两个厚度为0.8mm。器件内置器件(PiP,Package in Package)封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整个封装成一个元件便是PiP(器件内置器件)。Source:ITRS 2005Roadmap PiP封装的外形高度较低，可以采用标准的SMT电路板装配工艺，单个器件的装配成本较低。但由于在封装之前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。元件堆叠装配(PoP,Package on Package),在底部元器件上面再放置元器件，逻辑+存储通常为2到4层，存储型PoP可达8层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。各种堆叠封装工艺成本比较，PoP装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力的存在，而这对于可靠性和装配良率来讲是致命的影响。多层堆叠贴装后在传送过程中要求传输轨道运转更加平稳，机器设备之间轨道接口要顺畅，避免回流焊接之前传送过程中的震动冲击。
发明内容
本发明的目的是针对传统基于模块的系统集成体积重量大、可靠性低、成本高、生产规模小等不足之处，提供一种体积重量接近数量级降低，可减小设备重量，提高总体性能，可靠性大幅度提高，及成本大幅度降低，生产规模数倍提高的一种卫星通信多通道射频收发接口单元3D集成封装架构。
为了达到上述目的，本发明采用如下技术方案，种卫星通信多通道射频收发接口单元3D集成封装架构，包括：金属壳封装管座1周向带有射频信号输入/输出插座3、发射阵列校准射频信号输入插座5、电源与低频控制插座6、接收阵列校准射频信号输出插座9、中频输入/输出射频插座10和程序写入插座11，封装在所述金属壳封装管座1管壳中的母板2，其特征在于：在固定在金属壳封装管座1中封装的母板2上，至少设有两组采用埋入式系统集成(SiP)3D堆叠封装，且带有射频输入/出接口和发射、射频收发业务、射频收发通道及其备份通道的堆叠组装PoP硅堆叠模块4，设置有校准通道的校准/参考源PoP堆8，以及分布在所述校准/参考源PoP堆8旁侧的电源管理器7；PoP硅堆叠模块4通过所述母板2与封装在母板2下方空气腔中的CPLD器件14垂直互联，在所述母板2上共形成2～6组2～4层射频PoP堆的立体结构；校准/参考源PoP堆8的下方，被封装底座金属隔梁15分隔的空气腔内相连有两个并行排列的稳压电源LDO16，通过所述母板2与封装在母板2下方空气腔中的稳压电源LDO16，形成1～8个射频SiP模块封装堆和1个参考/校准源射频SiP模块的至少两层射频封装堆，从而构成了被上封盖板封装顶部盖板12、底封装盖板封装底部盖板13屏蔽封装，可以集成带备份的1～8路发射业务通道和2～16路接收业务通道的多通道射频收发接口单元3D集成封装架构。
本发明相比于现有技术具有如下有益效果。
体积重量超小，可靠性高，工艺性强，成本低，性能好。本发明基于硅的多芯片射频SiP再集成的多功能一体化系统3D集成和封装架构，采用与硅热膨胀系数较为接近的AlSiC材料和AlN高温共烧多层陶瓷(HTCC)母板作为射频信号输入/输出插座3和带有.射频信号输入/输出插座3、电源/控制信号送入电源与低频控制插座6、发射阵列射频信号(用于校准)输入发射阵列校准射频信号输入插座5、接收阵列射频信号(用于校准)输出接收阵列校准射频信号输出插座9、程序写入口115及中频输入/输出射频插座10的整体封装母板2，基于硅基多芯片射频SiP，采用阶梯焊接工艺并利用BGA封装和硅通孔TSV垂直互联作用，将射频SiP模块堆叠焊接后再表贴到封装母板2上。利用硅通孔TSV、BGA和多层陶瓷基板代替传统模块的接插件、走线布线、结构安装连接。采用硅通孔TSV、封装BGA、焊盘对焊盘的表贴焊接，利用多层陶瓷基板及其内部通孔，替代了传统用于连接模块单元间的接插件、电缆和安装结构支撑，以接近1个数量级、5倍以上降低收发信道设备体积、重量。相对于传统结构件连接的系统集成，超过30％的体积重量得到减少。基于硅MEMS、硅通孔TSV、圆片键合工艺以及提供给SiP表面贴装焊接条件，全面替代传统的微带基板、低频电路板、屏蔽腔结构、盖板、接插件等构件，以及组件的结构连接，相对传统金属腔体毫米波多芯片组件，体积重量降低了100倍，对整体体积重量降低贡献超过50～60％。基于硅MEMS、硅通孔TSV和圆片键合工艺及其射频多芯片SiP、AlN HTCC基板、AlSiC合金封装管壳和硅射频SiP3D堆叠综合出了一种将多通道天线接口单元一体化集成在一个独立封装内的架构。相对于传统基于模块再集成的多通道天线接口单元，在不降低技术性能指标的前提下，体积降低大于8倍，重量降低大于5倍，成本大幅度降低，可靠性大幅度提高。
本发明在整体封装母板上至少设有两组PoP堆，包括3D堆叠的带有射频输入/出接口的发射、接收业务通道及其备份通道的埋入式系统级封装SiP的PoP硅堆叠模块4，3D堆叠的校准/参考源与收发阵列校准通道SiP的校准/参考源PoP堆8，并将上述多组3D结构的射频封装堆表贴焊接到封装母板上，共形成2～6组2～4层射频封装堆封装(PoP)的立体结构；3D堆叠集成结构，减少了射频、电源信号传输路径上的损耗，进而减少了直流功耗。硅基MEMS射频SiP相对传统基于腔体结构的射频组件，降低了多通道收发接口单元的成本。基于微系统硅基MEMS、硅通孔TSV和薄膜导体，BGA封装以及金丝键合等精准的制造工艺，降低功率和增益的冗余，减少了三极管的偏置直流电流；通过紧凑的使信道功耗降低了5％以上，配合使用硅基锁相环多功能GaAs芯片，多通道接口单元功耗整体降低了40％以上。
本发明采用PoP通过堆叠硅基发射业务通道SiP、接收业务通道SiP和接收业务备份通道SiP三层射频封装，堆叠收发阵列校准通道SiP和参考\校准源SiP两层射频封装，形成含备份的1～8个发射通道/2～16路接收业务通道、接收业务备份通道一起的射频SiP模块的1～8个封装堆和1个参考/校准源射频SiP模块封装堆。大幅度降低了多通道收发接口单元的成本。基于高阻硅圆片级的体硅工艺，一组8英寸圆片可分割出12个左右的射频SiP模块，批量条件下，单个射频模块的材料和制造组装工艺成本可降低到2500元以下，因此，接插件、电缆和安装结构连同工艺材料成本可降低50％以上，加上工艺制造的规模效应，批量测试、调试和实验等间接成本，总成本降低30％左右。
本发明采用多层基板、BGA封装、焊料替代接插件、电缆和安装结构，射频组件的结构件、射频软基板、低频多层板、绝缘子等为硅MEMS、穿透硅通孔TSV和圆片键合替代。缩短了批量生产周期，通过射频封装效应的参数提取，利用硅基MEMS、穿透硅通孔TSV、圆片键合以及薄膜导体的高精度制造，实现硅SIW滤波器、硅基树状带状线滤波器、硅通孔TSV绕线集成电感(与芯片电容)LC滤波器等电路以及传输线的精确设计和仿真验证，并通过GaAs芯片器件选型，精准地控制有源器件的工作电流和电压，使硅基多GaAs芯片射频SiP具备良好的生产性和成品率，缩短了批量生产周期，提高了装备的保障能力和水平。
本发明利用硅封装SiP带状线、硅通孔TSV的射频馈通和圆片级键合的气密封装作用，可以实现射频裸GaAs芯片的封装；提高了多通道收发接口单元的可靠性。利用激光封焊和玻璃绝缘子，实现系统所有器件的气密封装，射频裸GaAs芯片有两级气密封装。高阻硅材料与GaAs、硅CMOS芯片热应力具有良好的匹配性，采用热膨胀系数为4.2PPM的AlN陶瓷，与高阻硅实现良好的匹配，并与AlSiC合金封装管壳通过金锡合金焊片进行焊接。因此，所采用的材料系统具有良好的热应力兼容性。大电流直流电源传导导体通过多层陶瓷基板厚膜工艺埋入形成阻挡，采用BGA和硅通孔TSV实现垂直互联，并通过接地球和穿透硅通孔TSV屏蔽以及硅介质阻挡，消除电迁移的风险。
本发明采用硅基MEMS、硅通孔TSV和圆片键合，通过多芯片集成，分别实现发射业务主通道和备份双通道的SiP(系统级封装)，接收业务双通道SiP，接收备份双通道SiP、参考/校准源SiP和收发阵列校准通道SiP的射频集成，通过BGA焊接，形成发射-接收-接收备份的3层堆叠结构PoP堆，参考-校准与校准通道的2层堆叠结构PoP，基于高温共烧(HTCC)AlN多层基板对这两种堆叠结构的多层连线和焊接固定作用，AlN与金属底座和围框的焊接形成封装，使卫星通信有源阵列天线的多通道收发接口单元的多种功能在一个独立的封装内3D集成。
本发明采用硅基射频系统级封装SiP，通过AlN高温共烧多层陶瓷基板(HTCC)的连线和焊接固定，应用封装堆封装(PoP)的立体结构，将天线接口单元AIU的多种功能在一个独立的封装内集成，支持电性能、物理功能、材料兼容性、可靠性、加工制造、调试测试等需求维度需要的技术和工艺措施。这种宽带超宽带阵列天线可广泛应用于多频段卫星通信系统，支持多波束使用，减少天线数量。
附图说明
图1是本发明卫星通信多通道射频收发接口单元3D集成封装架构示意图；
图2是图1剖视图；
图3是图1的电路原理框图；
图4是图1PoP硅堆叠模块SiP内砷化镓微波集成电路(MMIC)的分压电路电路原理示意图；
图5是图1PoP硅堆叠模块SiP内砷化镓微波集成电路(MMIC)的降压电路原理示意图；
图1中：1.金属壳封装管座，2.封装母板，3.射频信号输入/输出插座，4.PoP硅堆叠模块，5.发射阵列校准射频信号输入插座，6.电源与低频控制插座，7.电源管理器，8.校准/参考源PoP堆，9.接收阵列校准射频信号输出插座，10.中频输入/输出射频插座，11.程序写入插座，12封装顶部盖板，13封装底部盖板，14.CPLD器件，15.封装底座金属隔梁，16.稳压电源LDO，17.MMIC栅极馈电点，18.MMIC漏极馈电点。
具体实施方式
参阅图1、图2。在以下描述的优选实施例中，种卫星通信多通道射频收发接口单元3D集成封装架构，包括：金属壳封装管座1周向带有射频信号输入/输出插座3、发射阵列校准射频信号输入插座5、电源与低频控制插座6、接收阵列校准射频信号输出插座9、中频输入/输出射频插座10和程序写入插座11，封装在所述金属壳封装管座1管壳中的母板2。在固定在金属壳封装管座1中封装的母板2上，至少设有两组采用埋入式系统集成(SiP)3D堆叠封装，且带有射频输入/出接口和发射、射频收发业务、射频收发通道及其备份通道的堆叠组装PoP硅堆叠模块4，设置有校准通道的校准/参考源PoP堆8，以及分布在所述校准/参考源PoP堆8旁侧的电源管理器7；PoP硅堆叠模块4通过所述母板2与封装在母板2下方空气腔中的CPLD器件14垂直互联，在所述母板2上共形成2～6组2～4层射频PoP堆的立体结构；校准/参考源PoP堆8的下方，被封装底座金属隔梁15分隔的空气腔内相连有两个并行排列的稳压电源LDO16，通过所述母板2与封装在母板2下方空气腔中的稳压电源LDO16，形成1～8个射频SiP模块封装堆和1个参考/校准源射频SiP模块的至少两层射频封装堆，从而构成了被上封盖板封装顶部盖板12、底封装盖板封装底部盖板13屏蔽封装，可以集成带备份的1～8路发射业务通道和2～16路接收业务通道的多通道射频收发接口单元3D集成封装架构。
PoP硅堆叠模块4和校准/参考源PoP堆8以硅热膨胀系数较为接近的AlSiC材料和AlN高温共烧多层陶瓷(HTCC)基板作为封装的母板2；金属壳封装管座1以AlSiC作为封装管壳，基于硅基多芯片射频SiP，采用阶梯焊接工艺并利用封装的BGA和硅通孔TSV垂直互联，将射频SiP模块堆叠焊接后在表贴到封装母板2上，采用激光缝焊气密封装，形成整体的多通道收发接口单元封装结构。
电源管理器7包括：分布在校准/参考源PoP堆8两边的DC/DC电源模块，集成在多层陶瓷封装母板2的背面下方与封装管座1形成的空气腔中的线性电压稳压器LDO16。DC/DC电源+1.5V输出端连接稳压电源LDO16，将+5V转+1.5VDC/DC电源和+5V转-5VDC/DC电源提供给PoP硅堆叠模块4和校准/参考源PoP堆8的砷化镓射频芯片器件，将输出稳压输出+1.2V，提供给PoP硅堆叠模块4的硅CMOS射频芯片，DC/DC电源将+5V电压提供给硅基发射业务通道、接收业务通道连通的SiP模块内砷化镓射频芯片漏极，将输出的-5V电压提供给硅基发射业务通道、接收业务通道等SiP模块内砷化镓射频芯片栅极。稳压电源LDO16为母板2下方空气腔中的数字控制器提供1.2V、3.3V的电源电压，输出1.2V射频电压提供给硅基发射业务通道、接收业务通道等SiP模块内硅CMOS射频芯片，稳压输出数字3.3V电压提供给硅基发射业务通道、接收业务通道等SiP模块内锁相环PLL。
PoP硅堆叠模块4包括：通过球栅阵列BGA植球堆叠封装装配的双接收业务备份通道SiP模块、双接收业务通道SiP模块和发射业务及备份通道SiP模块三层射频封装堆叠，形成与多种射频GaAs芯片进行一体化集成1～8个射频收发通道数封装堆。
PoP硅堆叠模块4内堆叠的射频SiP采用硅基集成波导(SIW)、梳状带状线滤波器，基于硅通孔TSV绕线集成电感与芯片电容的LC高Q滤波器，分别在Ka/K、C、L波段实现高性能、高集成度的带通滤波器。采用以上三种形态的滤波器，满足发射、接收业务通道两次上变频和下变频方案需要的K或Ka波段、C波段和L波段滤波器，用于通带选择、射频预选或镜频抑制、信号带宽限制。
PoP硅堆叠模块4发射和接收业务通道、备份通道SiP模块都集成一个独立的毫米波跳频锁相环PLL，提供一次变频和由一次变频本振分频的二次变频；备份通道通过数字控制器CPLD器件14输出的控制信号控制电源选择开关启动；部输入参考信号，参考信号经过校准/参考源SiP模块内集成的放大和功率分配功能，为卫星通信系统射频收发即本接口单元的发射业务通道、发射业务校准通道、接收业务通道、接收业务校准通道以及校准源的锁相环PLL提供参考信号。
校准/参考源PoP堆8包括：通过球栅阵列BGA植球堆叠封装装配的参考\校准源SiP模块和发射\收发阵列校准通道的SiP模块，表贴焊接到AlN HTCC封装的母板2上形成的1个两层射频封装堆叠。
参阅图3。PoP硅堆叠模块4的发射业务通道以及备份通道、接收业务通道以及备份通道内置一次和二次本振信号源，通过母板上的微带线连接到校准/参考源PoP堆8内的校准通道一次和二次本振信号输入端口；PoP硅堆叠模块4中的发射业务通道由卫星通信系统的终端处理设备输出中频信号，两次上变频输出毫米波射频功率信号，驱动发射阵列；发射业务备份通道输入通过3dB定向耦合器耦合中频信号，输出通过合路器合并主通道和备份通道的射频功率信号；PoP硅堆叠模块4中的接收业务通道输入端口连接有源阵列天线的射频端口，两次下变频后输出中频信号到终端处理设备；接收业务备份通道通过功分器与主通道连接有源阵列天线输出的射频信号，输出端通过3dB定向耦合器合并中频信号输出到终端处理设备。
发射阵列校准时，由校准锁相环产生中频信号，通过3dB定向耦合器分别耦合到本接口单元的发射业务通道和发射业务备份通道，集成在校准/参考源PoP堆8内的校准源产生的中频校准信号经发射业务通道两次变频输出到发射阵列天线，阵列天线耦合输出射频信号回传至校准/参考源PoP堆8内的校准通道的射频输入口，两次下变频后输出中频信号到终端处理设备。
接收阵列校准时，集成在校准/参考源PoP堆8内的校准源产生中频信号输入到校准/参考源PoP堆8内集成的接收阵列校准通道，两次上变频后输出毫米波射频信号，通过校准/参考源PoP堆8内的功分器功分为2～16路输出到接收天线阵列的射频校准信号输入端口，经过接收阵列天线接收回传至PoP硅堆叠模块4接收业务通道或接收备份通道，两次下变频后输出中频信号到终端处理设备。
本接口单元的数字接口与控制接口通过本接口单元的SPI接口连接终端处理设备的控制信号，数字接口与控制器内经过输入串口到输出串口、输入串口到输出并口转换，产生本接口单元的发射业务通道、接收业务通道及其备份通道，以及本接口单元的校准源的7～49组频率码串口控制信号；提供6～48组开关切换信号，分别切换每一组发射业务、接收业务的主通道和备份通道。
参阅图4、图5。PoP硅堆叠模块4采用砷化镓微波集成电路(MMIC)封装的陶瓷电阻和电容作为GaAs芯片放大器芯片晶体管的栅极和漏极偏置，MMIC通过电阻R1串联GaAs芯片放大器的栅极，并与电阻R2和电阻R0并联，直流工作点电路集成在硅封装顶部MMIC栅极馈电点17，MMIC栅极馈电点通过两个并联的电阻R2、R0构成的分压电路并联到地，调试栅极分压电路并联到地的电阻值，MMIC栅极电压值通过电源电压值Vc，由下式给出栅极控制电压值Vg＝Vc*R1/((R2*R0)/(R1+R0))。
砷化镓微波集成电路(MMIC)漏极馈电点18与并联的电阻R1、电阻R0串联连接到+5V电源，漏极电压值Vd由下式给出Vd＝Vc-Id×((R1×R0)/(R1+R0))式中：Vd代表漏极电压值，Vc代表电源电压值，Id代表漏极电流，R1和R0分别代表电阻值。控制GaAs射频芯片晶体管漏极增大工作电流，增大增益和输出功率。具体方法是调试并联电阻R0，降低降压电阻值，增大GaAs芯片放大器MMIC漏极馈电点18工作电压，从而增大增益和输出功率。
金属封装管壳1制造首先制造AlN多层基板和金属的封装管座1，再将封装母板2和射频信号输入/输出插座3，发射阵列校准射频信号输入插座5，电源与低频控制插座6，接收阵列校准射频信号输出插座9，中频输入/输出射频插座10，程序写入插座11，焊接到金属封装管壳1围框上；在公共基板背面表贴焊接电阻、电容、电感元件，复杂可编程逻辑器件CPLD、低压差线性稳压器LDO(low dropout regulator)等集成电路模块。在完成硅射频SiP制造与封装管壳制造后，首先射频封装堆PoP及其它集成电路，采用大于183℃铅锡合金焊料焊接在封装的母板2的上表面，其次将上述插座绝缘子导体与封装的母板2或硅射频封装PoP堆4上表面的金属导体连通，引出毫米波射频、中频以及电源、控制等信号；最后采用激光缝焊将封装的上表面和下表面进行封装，完成多通道收发信道天线接口单元的整体集成和封装。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种卫星通信多通道射频收发接口单元3D集成封装架构，包括：金属壳封装管座(1)周向带有射频信号输入/输出插座(3)、发射阵列校准射频信号输入插座(5)、电源与低频控制插座(6)、接收阵列校准射频信号输出插座(9)、中频输入/输出射频插座(10)和程序写入插座(11)，封装在所述金属壳封装管座1管壳中的母板(2)，其特征在于：在固定在金属壳封装管座(1)中封装的母板(2)上，至少设有两组采用埋入式系统集成(SiP)3D堆叠封装，且带有射频输入/出接口和发射、射频收发业务、射频收发通道及其备份通道的堆叠组装PoP硅堆叠模块(4)，设置有校准通道的校准/参考源PoP堆(8)，以及分布在所述校准/参考源PoP堆(8)旁侧的电源管理器(7)；PoP硅堆叠模块(4)通过所述母板(2)与封装在母板(2)下方空气腔中的CPLD器件(14)垂直互联，在所述母板(2)上共形成2～6组2～4层射频PoP堆的立体结构；校准/参考源PoP堆(8)的下方，被封装底座金属隔梁(15)分隔的空气腔内相连有两个并行排列的稳压电源LDO(16)，通过所述母板(2)与封装在母板(2)下方空气腔中的稳压电源LDO(16)，形成1～8个射频SiP模块封装堆和1个参考/校准源射频SiP模块的至少两层射频封装堆，从而构成了被上封盖板封装顶部盖板()12、底封装盖板封装底部盖板(13)屏蔽封装，集成带备份的1～8路发射业务通道和2～16路接收业务通道的多通道射频收发接口单元3D集成封装架构。
2.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块(4)和校准/参考源PoP堆(8)以硅热膨胀系数较为接近的AlSiC材料和AlN高温共烧多层陶瓷(HTCC)基板作为封装的母板2；金属壳封装管座(1)以AlSiC作为封装管壳，基于硅基多芯片射频SiP，采用阶梯焊接工艺并利用封装的BGA和硅通孔TSV垂直互联，将射频SiP模块堆叠焊接后在表贴到封装的母板(2)上，采用激光缝焊气密封装，形成整体的多通道收发接口单元封装结构。
3.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：电源管理器(7)包括：分布在校准/参考源PoP堆(8)两边的DC/DC电源模块，集成在多层陶瓷封装母板(2)的背面下方与封装管座(1)形成的空气腔中的线性电压稳压器LDO(16)，DC/DC电源+1.5V输出端连接稳压电源LDO16，将+5V转+1.5VDC/DC电源和+5V转-5VDC/DC电源提供给PoP硅堆叠模块4和校准/参考源PoP堆8的砷化镓射频芯片器件，将输出稳压输出+1.2V，提供给PoP硅堆叠模块(4)的硅CMOS射频芯片，DC/DC电源将+5V电压提供给硅基发射业务通道、接收业务通道连通的SiP模块内砷化镓射频芯片漏极，将输出的-5V电压提供给硅基发射业务通道、接收业务通道等SiP模块内砷化镓射频芯片栅极，稳压电源LDO(16)为母板(2)下方空气腔中的数字控制器提供1.2V、3.3V的电源电压，输出1.2V射频电压提供给硅基发射业务通道、接收业务通道等SiP模块内硅CMOS射频芯片，稳压输出数字3.3V电压提供给硅基发射业务通道、接收业务通道等SiP模块内锁相环PLL。
4.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块包括：通过球栅阵列BGA植球堆叠封装装配的双接收业务备份通道SiP模块、双接收业务通道SiP模块和发射业务及备份通道SiP模块三层射频封装堆叠，形成与多种射频GaAs芯片进行一体化集成1～8个射频收发通道数封装堆。
5.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块(4)内堆叠的射频SiP采用硅基集成波导(SIW)、梳状带状线滤波器，基于硅通孔TSV绕线集成电感与芯片电容的LC高Q滤波器，分别在Ka/K、C、L波段实现高性能、高集成度的带通滤波器；采用以上三种形态的滤波器，满足发射、接收业务通道两次上变频和下变频方案需要的K或Ka波段、C波段和L波段滤波器，用于通带选择、射频预选或镜频抑制、信号带宽限制。
6.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块()4发射和接收业务通道、备份通道SiP模块都集成一个独立的毫米波跳频锁相环PLL，提供一次变频和由一次变频本振分频的二次变频；备份通道通过数字控制器CPLD器件(14)输出的控制信号控制电源选择开关启动；部输入参考信号，参考信号经过校准/参考源SiP模块内集成的放大和功率分配功能，为卫星通信系统射频收发即本接口单元的发射业务通道、发射业务校准通道、接收业务通道、接收业务校准通道以及校准源的锁相环PLL提供参考信号。
7.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：校准/参考源PoP堆(8)包括：通过球栅阵列BGA植球堆叠封装装配的参考\校准源SiP模块和发射\收发阵列校准通道的SiP模块，表贴焊接到AlN HTCC封装的母板(2)上形成的1个两层射频封装堆叠。
8.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块(4)的发射业务通道以及备份通道、接收业务通道以及备份通道内置一次和二次本振信号源，通过母板上的微带连接到校准/参考源PoP堆8内的校准通道一次和二次本振信号输入端口；PoP硅堆叠模块(4)中的发射业务通道由卫星通信系统的终端处理设备输出中频信号，两次上变频输出毫米波射频功率信号，驱动发射阵列；发射业务备份通道输入通过3dB定向耦合器耦合中频信号，输出通过合路器合并主通道和备份通道的射频功率信号；PoP硅堆叠模块(4)中的接收业务通道输入端口连接有源阵列天线的射频端口，两次下变频后输出中频信号到终端处理设备；接收业务备份通道通过功分器与主通道连接有源阵列天线输出的射频信号，输出端通过3dB定向耦合器合并中频信号输出到终端处理设备。
9.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：发射阵列校准时，由校准锁相环产生中频信号，通过3dB定向耦合器分别耦合到本接口单元的发射业务通道和发射业务备份通道，集成在校准/参考源PoP堆8内的校准源产生的中频校准信号经发射业务通道两次变频输出到发射阵列天线，阵列天线耦合输出射频信号回传至校准/参考源PoP堆(8)内的校准通道的射频输入口，两次下变频后输出中频信号到终端处理设备；接收阵列校准时，集成在校准/参考源PoP堆(8)内的校准源产生中频信号输入到校准/参考源PoP堆(8)内集成的接收阵列校准通道，两次上变频后输出毫米波射频信号，通过校准/参考源PoP堆(8)内的功分器功分为2～16路输出到接收天线阵列的校准信号输入端口，经过接收阵列天线接收回传至PoP硅堆叠模块(4)接收业务通道或接收备份通道，两次下变频后输出中频信号到终端处理设备。
10.如权利要求1所述的卫星通信多通道射频收发接口单元3D集成封装架构，其特征在于：PoP硅堆叠模块(4)采用砷化镓微波集成电路(MMIC)封装的陶瓷电阻和电容作为GaAs芯片放大器芯片晶体管的栅极和漏极偏置，MMIC通过电阻R1串联GaAs芯片放大器的栅极，并与电阻R2和电阻R0并联，直流工作点电路集成在硅封装顶部MMIC栅极馈电点(17)，MMIC栅极馈电点通过两个并联的电阻R2、R0构成的分压电路并联到地，调试栅极分压电路并联到地的电阻值，MMIC栅极电压值通过电源电压值Vc，由下式给出栅极控制电压值Vg＝Vc*R1/((R2*R0)/(R1+R0))；砷化镓微波集成电路(MMIC)漏极馈电点(18)与并联的电阻R1、电阻R0串联连接到+5V电源，漏极电压值Vd由下式给出Vd＝Vc-Id×((R1×R0)/(R1+R0))
式中：Vd代表漏极电压值，Vc代表电源电压值，Id代表漏极电流，R1和R0分别代表电阻值。
CN202110596453.5A 2021-05-31 2021-05-31 卫星通信多通道射频收发接口单元3d集成封装架构 Active CN113471186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110596453.5A CN113471186B (zh) 2021-05-31 2021-05-31 卫星通信多通道射频收发接口单元3d集成封装架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110596453.5A CN113471186B (zh) 2021-05-31 2021-05-31 卫星通信多通道射频收发接口单元3d集成封装架构

Publications (2)

Publication Number Publication Date
CN113471186A true CN113471186A (zh) 2021-10-01
CN113471186B CN113471186B (zh) 2023-08-29

Family

ID=77871759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110596453.5A Active CN113471186B (zh) 2021-05-31 2021-05-31 卫星通信多通道射频收发接口单元3d集成封装架构

Country Status (1)

Country Link
CN (1) CN113471186B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325542A (zh) * 2021-11-23 2022-04-12 中国船舶重工集团公司第七0九研究所 集成电路测试系统直流信号校准板、校准装置及校准方法
CN116500549A (zh) * 2023-06-28 2023-07-28 南京邮电大学 一种基于ltcc的四通道x波段三维堆叠结构tr组件
CN116759825A (zh) * 2023-08-24 2023-09-15 中国电子科技集团公司第二十九研究所 一种有源阵列集成架构
CN116938276A (zh) * 2023-09-14 2023-10-24 成都锐芯盛通电子科技有限公司 一种双极化多通道相控阵sip模块
CN117595794A (zh) * 2024-01-19 2024-02-23 成都雷电微力科技股份有限公司 一种基于3d异构功放芯片的分频抑制结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063302A (zh) * 2017-12-07 2018-05-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 射频基板垂直互联结构
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
US20180337136A1 (en) * 2017-05-16 2018-11-22 Samsung Electro-Mechanics Co., Ltd. Fan-out electronic component package
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
WO2019190693A1 (en) * 2018-03-28 2019-10-03 Intel IP Corporation Antenna boards and communication devices
CN111512497A (zh) * 2018-03-29 2020-08-07 英特尔Ip公司 天线模块和通信装置
EP3764759A1 (en) * 2019-07-10 2021-01-13 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Opposing planar electrically conductive surfaces connected for establishing a two-dimensional electric connection area between component carrier stacks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
US20180337136A1 (en) * 2017-05-16 2018-11-22 Samsung Electro-Mechanics Co., Ltd. Fan-out electronic component package
CN108063302A (zh) * 2017-12-07 2018-05-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 射频基板垂直互联结构
WO2019190693A1 (en) * 2018-03-28 2019-10-03 Intel IP Corporation Antenna boards and communication devices
CN111512497A (zh) * 2018-03-29 2020-08-07 英特尔Ip公司 天线模块和通信装置
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
EP3764759A1 (en) * 2019-07-10 2021-01-13 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Opposing planar electrically conductive surfaces connected for establishing a two-dimensional electric connection area between component carrier stacks

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325542A (zh) * 2021-11-23 2022-04-12 中国船舶重工集团公司第七0九研究所 集成电路测试系统直流信号校准板、校准装置及校准方法
CN114325542B (zh) * 2021-11-23 2023-08-22 中国船舶重工集团公司第七0九研究所 集成电路测试系统直流信号校准板、校准装置及校准方法
CN116500549A (zh) * 2023-06-28 2023-07-28 南京邮电大学 一种基于ltcc的四通道x波段三维堆叠结构tr组件
CN116500549B (zh) * 2023-06-28 2023-11-07 南京邮电大学 一种基于ltcc的四通道x波段三维堆叠结构tr组件
CN116759825A (zh) * 2023-08-24 2023-09-15 中国电子科技集团公司第二十九研究所 一种有源阵列集成架构
CN116759825B (zh) * 2023-08-24 2023-10-20 中国电子科技集团公司第二十九研究所 一种有源阵列集成架构
CN116938276A (zh) * 2023-09-14 2023-10-24 成都锐芯盛通电子科技有限公司 一种双极化多通道相控阵sip模块
CN116938276B (zh) * 2023-09-14 2023-12-22 成都锐芯盛通电子科技有限公司 一种双极化多通道相控阵sip模块
CN117595794A (zh) * 2024-01-19 2024-02-23 成都雷电微力科技股份有限公司 一种基于3d异构功放芯片的分频抑制结构
CN117595794B (zh) * 2024-01-19 2024-04-12 成都雷电微力科技股份有限公司 一种基于3d异构功放芯片的分频抑制结构

Also Published As

Publication number Publication date
CN113471186B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN113471186B (zh) 卫星通信多通道射频收发接口单元3d集成封装架构
US11367708B2 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
US10862196B2 (en) Antenna array
US7888176B2 (en) Stacked integrated circuit assembly
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
EP3394889B1 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
Li et al. Embedded wafer level packaging for 77-GHz automotive radar front-end with through silicon via and its 3-D integration
WO2017111766A1 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
CN110034095B (zh) 三维堆叠封装集成tr模组
CN111276475A (zh) 一种三维异构集成综合射频前端微系统
US7289063B2 (en) LTCC-based modular MEMS phased array
CN115360499A (zh) 一种w频段二维aip微系统架构
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
CN114496996B (zh) 一种tr组件的电磁屏蔽结构
Chippalkatti et al. Technology trends in transmit receive modules for synthetic aperture radar satellites
CN115714608A (zh) 一种多通道底馈式t/r组件
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN111585589B (zh) 一种多通道小型宽带接收机
Chang-Chien et al. MMIC packaging and heterogeneous integration using wafer-scale assembly
Wen et al. A 4-Element Ka-band Phased Array Transmitting Module based on 3D Packaging
Chang-Chien et al. MMIC compatible wafer-level packaging technology
Pan et al. A low-loss substrate-independent approach for 60-GHz transceiver front-end integration using micromachining technologies
Stange et al. Highly integrated 4/spl times/4 active array transmitter frontend for digital beamforming at 30 GHz
Yu et al. Design and Fabrication of a TR Microsystem in Ka Band with Si-Based 3D Heterogeneous Integration
CN116895614B (zh) 一种三维异构集成的毫米波系统封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant