CN113466901A - 一种基于fpga的导航信号跟踪环路装置及方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的导航信号跟踪环路装置及方法。装置包括环路控制模块，与环路控制模块连接的环路滤波模块、环路配置模块、环路堆栈模块、滤波器配置模块、环路结果模块和环路输入输出模块；环路控制模块用于环路滤波模块的控制以及通道切换时的线程调度，环路滤波模块用于执行环路滤波运算，环路配置模块用于缓存各个线程的环路配置参数，环路堆栈模块用于缓存各个线程的环路临时变量，滤波器配置模块用于缓存多种滤波器配置参数，环路结果模块用于缓存各个线程的环路滤波结果，环路输入输出模块用于读取和写入各个跟踪通道的寄存器值。本发明极大地减小接收机所需的ARM/DSP核个数，使得接收机的成本和功耗得到很大程度的降低。

Description

一种基于FPGA的导航信号跟踪环路装置及方法

技术领域

本发明涉及杯垫技术领域，更具体地说，特别涉及一种基于FPGA的导航信号跟踪环路装置及方法。

背景技术

随着全球四大导航系统及各种星基增强系统的不断发展，地面监测型接收机和全系统多通道接收机所需要接收的卫星个数、信号类型也不断增多，接收机所需要跟踪的信号分量已经增大到上千个。常规的使用软件式跟踪环路的接收机架构如图2所示，捕获通道和跟踪通道使用FPGA/ASIC完成，跟踪环路使用ARM/DSP软件完成，跟踪环路的滤波需要大量的乘加和三角函数运算，多达上千个跟踪通道的环路滤波运算需要多达8核的ARM/DSP芯片，这会造成接收机硬件设计更加复杂，同时使得功耗和成本的显著升高。

发明内容

本发明的目的在于提供一种基于FPGA的导航信号跟踪环路装置及方法，以克服现有技术所存在的缺陷。

为了达到上述目的，本发明采用的技术方案如下：

一种基于FPGA的导航信号跟踪环路装置，包括环路控制模块，与环路控制模块连接的环路滤波模块、环路配置模块、环路堆栈模块、滤波器配置模块、环路结果模块和环路输入输出模块；所述环路控制模块用于环路滤波模块的控制以及通道切换时的线程调度，所述环路滤波模块用于执行环路滤波运算，所述环路配置模块用于缓存各个线程的环路配置参数，所述环路堆栈模块用于缓存各个线程的环路临时变量，所述滤波器配置模块用于缓存多种滤波器配置参数，所述环路结果模块用于缓存各个线程的环路滤波结果，所述环路输入输出模块用于读取和写入各个跟踪通道的寄存器值。

进一步地，所述环路控制模块在本地时间脉冲的驱动下，在每一个调度周期内依次对各个线程进行调度和运算。

进一步地，所述环路滤波模块包括载波FLL鉴相器、载波PLL鉴相器、伪码DLL鉴相器和环路滤波器，所述载波FLL鉴相器、载波PLL鉴相器和伪码DLL鉴相器均与环路滤波器连接，所述载波FLL鉴相器输出锁频环的频率误差，载波PLL鉴相器输出锁相环的相位误差，伪码DLL鉴相器输出延迟锁相环的相位误差，所述环路滤波器用于对各个误差进行联合环路滤波并输出环路滤波结果和环路输出结果。

进一步地，所述环路滤波器包括载波FLL滤波器、载波PLL滤波器和伪码DLL滤波器，所述载波FLL鉴相器、载波PLL鉴相器和伪码DLL鉴相器分别与载波FLL滤波器、载波PLL滤波器和伪码DLL滤波器连接。

进一步地，所述环路配置模块包括环路配置控制器和环路配置缓存，所述环路配置控制器用于将指定线程的环路配置参数加载到环路控制模块，所述环路配置缓存用于存储各个线程的环路配置参数。

进一步地，所述环路堆栈模块包括环路缓存控制器和环路堆栈缓存，所述环路堆栈控制器用于对指定线程的环路临时变量进行入栈和出栈，所述环路堆栈缓存用于存储各个线程的环路临时变量。

进一步地，所述滤波器配置模块包括滤波器配置控制器和滤波器配置缓存，所述滤波器配置控制器用于将指定滤波器的配置参数加载到环路滤波模块，所述滤波器配置缓存用于存储各种滤波器的配置参数。

进一步地，所述环路结果模块包括环路结果控制器和环路结果缓存，所述环路结果控制器用于将指定线程的环路滤波结果变量保存到环路结果缓存，所述环路结果缓存用于存储各个线程的环路滤波结果变量。

进一步地，所述环路输入输出模块包括环路输入控制器、环路输出控制器和环路输入输出复用器，所述环路输入控制器用于读取指定线程的跟踪通道的相关值，所述环路输出控制器用于写入指定线程对应跟踪通道的载波和伪码频率控制字，所述环路输入输出复用器用于选通特定跟踪通道。

本发明还提供一种根据上述的基于FPGA的导航信号跟踪环路装置的方法，包括以下步骤：

S1、初始状态，各个模块初始化，进入S2；

S2、等待状态，环路控制模块设置当前线程编号为1，等待本地时间设定脉冲到来；

S3、出栈状态，环路控制模块将当前线程的环路配置参数加载到环路滤波模块，将当前线程的滤波器临时变量加载到环路滤波器模块，以及将当前线程对应的跟踪通道的相关值加载到环路滤波模块；

S4、滤波器参数加载状态，环路控制模块将当前线程指定的滤波器参数从滤波器配置缓存加载到环路滤波器模块；

S5、环路滤波状态，环路控制模块判断跟踪通道的相关值是否已经更新，若是则开始进行环路滤波，滤波完成后将滤波器的中间变量和结果保存到寄存器中，然后进入S6；否则直接进入S6；

S6、入栈状态，环路控制模块将滤波器的中间变量保存到环路堆栈模块，将环路滤波结果保存到环路结果模块，以及将环路滤波器输出的频率控制字写入到跟踪通道；

S7、转移状态，环路控制模块判断是否所有线程均已经执行完成，若是则返回步骤S2开始下一个调度周期，否则将当前线程编号自增1，返回S3进行下一个线程的环路滤波。

与现有技术相比，本发明的优点在于：本发明将捕获通道、跟踪通道和跟踪环路全部使用FPGA完成，利用FPGA具有丰富的DSP和BRAM资源的特点，设计了全并行的跟踪环路滤波模块，能够在30多个时钟周期内完成环路滤波运算，同时采用时分复用技术，在1ms时间内能够同时对上千个跟踪通道进行环路滤波。与常规的需要多达8核ARM/DSP进行跟踪环路滤波的接收机相比，本发明能够完全替换软件式的跟踪环路，极大地减小接收机所需的ARM/DSP核个数，使得接收机的成本和功耗得到很大程度的降低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明基于FPGA的导航信号跟踪环路装置的原理框图。

图2为常规的采用软件式跟踪环路的接收机架构框图。

图3为本发明提出的硬件式跟踪环路的接收机架构框图。

图4为本发明一种实施例中载波FLL鉴相器的结构图。

图5为本发明一种实施例中载波PLL鉴相器的结构图。

图6为本发明一种实施例中伪码DLL鉴相器的结构图。

图7为本发明一种实施例中环路滤波器的结构图。

图8为本发明一种实施例中环路控制模块的控制流程框图。

具体实施方式

下面结合附图对本发明的优选实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

参阅图1所示，本实施例公开了一种基于FPGA的导航信号跟踪环路装置，包括环路控制模块1，与环路控制模块1连接的环路滤波模块2、环路配置模块3、环路堆栈模块4、滤波器配置模块5、环路结果模块6和环路输入输出模块7；环路控制模块1用于环路滤波模块2的控制以及通道切换时的线程调度，环路滤波模块2用于执行环路滤波运算，环路配置模块3用于缓存各个线程的环路配置参数，环路堆栈模块4用于缓存各个线程的环路临时变量，滤波器配置模块5用于缓存多种滤波器配置参数，环路结果模块6用于缓存各个线程的环路滤波结果，环路输入输出模块7用于读取和写入各个跟踪通道的寄存器值。

本实施例中，所述的环路控制模块1作为该装置的控制单元，在本地时间脉冲的驱动下，在每一个调度周期内依次对各个线程进行调度和运算，线程的个数设置为1000，也即是该跟踪环路装置可以在1ms的调度周期内完成1000跟踪通道的环路滤波。

本实施例中，所述的环路滤波模块2包括载波FLL鉴相器20、载波PLL鉴相器21、伪码DLL鉴相器22和环路滤波器23，所述载波FLL鉴相器20、载波PLL鉴相器21和伪码DLL鉴相器22均与环路滤波器23连接。

进一步地，所述的载波FLL鉴相器20输出锁频环的频率误差，主要根据以下公式计算得到锁频环的频率误差：

其中，

和

为当前历元的即时I支路和即时Q支路的积分值，

和

为前一个历元的即时I支路和即时Q支路的积分值，

和

为当前历元和前一个历元的本地时刻，两者的差值一般为1ms，

为相关值的点积，

为相关值的叉积，

为频率误差。其框图如图4所示，四象限反正切查表单元由BRAM完成。

进一步地，所述的载波PLL鉴相器21输出锁相环的相位误差，主要根据以下公式计算锁相环的相位误差：

其中，

为相位误差，其框图如图5所示，四象限反正切查表单元由BRAM完成。

进一步地，所述的伪码DLL鉴相器22输出延迟锁相环的相位误差，主要根据下式计算得到延迟锁相环的相位误差：

其中，

和

为超前I支路和超前Q支路的积分值，

和

为滞后I支路和滞后Q支路的积分值，

为超前支路的幅值，

为滞后支路的幅值，

为伪码相位误差，其框图如图6所示。

本实施例中，所述的环路滤波器23用于对各个误差进行联合环路滤波并输出环路滤波结果和环路输出结果，所述的环路滤波器23包括二阶载波FLL滤波器、三阶载波PLL滤波器和一阶伪码DLL滤波器，载波FLL鉴相器20、载波PLL鉴相器21和伪码DLL鉴相器22分别与二阶载波FLL滤波器、三阶载波PLL滤波器和一阶伪码DLL滤波器连接，滤波器架构上采用二阶FLL滤波器辅助三阶PLL滤波器，同时三阶PLL滤波器辅助一阶DLL滤波器的方式，滤波器的各个配置参数通过滤波器配置模块进行任意配置，如图7所示，实际实施时将三个滤波器合并为一个联合滤波器，用于对各个误差进行联合滤波，滤波器的输入值为各个鉴相器的误差值，输出值为载波和伪码的频率控制字，滤波器的临时变量为载波加速度积分值和速度积分值。

本实施例中，所述的环路配置模块3包括环路配置控制器30和环路配置缓存31，环路配置控制器30用于将指定线程的环路配置参数（环路配置参数包括环路使能、环路滤波器编号）加载到环路控制模块1，环路配置缓存31用于存储各个线程（例如1024个线程）的环路配置参数。

本实施例中，所述的环路堆栈模块4包括环路缓存控制器40和环路堆栈缓存41，环路堆栈控制器40用于对指定线程的环路临时变量进行入栈和出栈，也即是环路堆栈控制器40将指定线程的环路临时变量加载到环路滤波模块2，同时将环路滤波模块2中的临时变量保存到指定线程的缓存中，环路临时变量包括载波加速度积分值、载波速度积分值、前一个历元的即时I支路和即时Q支路积分值，环路堆栈缓存41用于存储各个线程（例如1024个线程）的环路临时变量。

本实施例中，所述的滤波器配置模块5包括滤波器配置控制器50和滤波器配置缓存51，滤波器配置控制器50用于将指定滤波器的配置参数加载到环路滤波模块1，滤波器配置参数包括载波FLL的使能、各阶FLL的使能、特征频率

和系数

，载波PLL的各阶使能，特征频率

和系数

、

，伪码DLL的特征频率

，滤波器配置缓存51用于存储各种滤波器的配置参数，各个线程可以配置为任意一种滤波器参数，实现跟踪环路的灵活配置。

本实施例中，所述的环路结果模块6包括环路结果控制器60和环路结果缓存61，环路结果控制器60用于将指定线程的环路滤波结果变量保存到环路结果缓存61，滤波结果变量包括载波速度积分值、载波频率控制字，环路结果缓存61用于存储各个线程（例如1024个线程）的环路滤波结果变量。

本实施例中，所述的环路输入输出模块7包括环路输入控制器70、环路输出控制器71和环路输入输出复用器72，环路输入控制器70用于读取指定线程的跟踪通道的相关值，环路输出控制器71用于写入指定线程对应跟踪通道的载波和伪码频率控制字，环路输入输出复用器72用于选通特定跟踪通道。

本实施例的跟踪环路的处理实时性分析，设处理时钟为200MHz，一个1ms调度周期内的时钟周期数为200000，每一个线程的出入栈需要100个时钟周期，环路滤波运算需要30个时钟周期，一个线程的执行共需要130个时钟周期，1000个线程共需要1300*80=104000时钟周期，因此完全满足处理实时性要求。

参阅图8所示，本发明还提供一种根据上述的基于FPGA的导航信号跟踪环路装置的方法，包括以下步骤：

S1、初始状态，各个模块初始化，然后进入S2。

S2、等待状态，环路控制模块1设置当前线程编号为1，等待本地时间设定脉冲（1ms脉冲）到来，进入S3。

S3、出栈状态，环路控制模块1将当前线程的环路配置参数加载到环路滤波器模块2中，将当前线程的滤波器临时变量加载到环路滤波器模块2，以及将当前线程对应的跟踪通道的相关值加载到环路滤波器模块2中，然后进入S4。

S4、滤波器参数加载状态，环路控制模块1将当前线程指定的滤波器参数从滤波器配置缓存51加载到环路滤波器模块2，然后进入S5。

S5、环路滤波状态，环路控制模块1判断跟踪通道的相关值是否已经更新，若是则开始进行环路滤波，滤波完成后将滤波器的中间变量和结果保存到寄存器中，然后进入S6；否则直接返回进入S6。

S6、入栈状态，环路控制模块1将滤波器的中间变量保存到环路堆栈模块4，将环路滤波结果保存到环路结果模块6，以及将环路滤波器23输出的频率控制字写入到跟踪通道，然后进入S7。

S7、转移状态，环路控制模块1判断是否所有线程均已经执行完成，若是则返回步骤S2开始下一个调度周期，否则将当前线程编号自增1，返回S3进行下一个线程的环路滤波。

本发明设计了全并行的跟踪环路滤波模块，能够在30多个时钟周期内完成环路滤波运算，同时采用时分复用技术，在1ms时间内能够同时对上千个跟踪通道进行环路滤波。与常规的需要多达8核ARM/DSP进行跟踪环路滤波的接收机相比，该装置能够完全替换软件式的跟踪环路，极大地减小监测型和全系统多通道接收机所需的ARM/DSP核个数，使得接收机的成本和功耗得到很大程度的降低。

虽然结合附图描述了本发明的实施方式，但是专利所有者可以在所附权利要求的范围之内做出各种变形或修改，只要不超过本发明的权利要求所描述的保护范围，都应当在本发明的保护范围之内。

Claims (10)

1.一种基于FPGA的导航信号跟踪环路装置，其特征在于，包括环路控制模块，与环路控制模块连接的环路滤波模块、环路配置模块、环路堆栈模块、滤波器配置模块、环路结果模块和环路输入输出模块；所述环路控制模块用于环路滤波模块的控制以及通道切换时的线程调度，所述环路滤波模块用于执行环路滤波运算，所述环路配置模块用于缓存各个线程的环路配置参数，所述环路堆栈模块用于缓存各个线程的环路临时变量，所述滤波器配置模块用于缓存多种滤波器配置参数，所述环路结果模块用于缓存各个线程的环路滤波结果，所述环路输入输出模块用于读取和写入各个跟踪通道的寄存器值。

2.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路控制模块在本地时间脉冲的驱动下，在每一个调度周期内依次对各个线程进行调度和运算。

3.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路滤波模块包括载波FLL鉴相器、载波PLL鉴相器、伪码DLL鉴相器和环路滤波器，所述载波FLL鉴相器、载波PLL鉴相器和伪码DLL鉴相器均与环路滤波器连接，所述载波FLL鉴相器输出锁频环的频率误差，载波PLL鉴相器输出锁相环的相位误差，伪码DLL鉴相器输出延迟锁相环的相位误差，所述环路滤波器用于对各个误差进行联合环路滤波并输出环路滤波结果和环路输出结果。

4.根据权利要求3所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路滤波器包括载波FLL滤波器、载波PLL滤波器和伪码DLL滤波器，所述载波FLL鉴相器、载波PLL鉴相器和伪码DLL鉴相器分别与载波FLL滤波器、载波PLL滤波器和伪码DLL滤波器连接。

5.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路配置模块包括环路配置控制器和环路配置缓存，所述环路配置控制器用于将指定线程的环路配置参数加载到环路控制模块，所述环路配置缓存用于存储各个线程的环路配置参数。

6.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路堆栈模块包括环路缓存控制器和环路堆栈缓存，所述环路堆栈控制器用于对指定线程的环路临时变量进行入栈和出栈，所述环路堆栈缓存用于存储各个线程的环路临时变量。

7.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述滤波器配置模块包括滤波器配置控制器和滤波器配置缓存，所述滤波器配置控制器用于将指定滤波器的配置参数加载到环路滤波模块，所述滤波器配置缓存用于存储各种滤波器的配置参数。

8.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路结果模块包括环路结果控制器和环路结果缓存，所述环路结果控制器用于将指定线程的环路滤波结果变量保存到环路结果缓存，所述环路结果缓存用于存储各个线程的环路滤波结果变量。

9.根据权利要求1所述的基于FPGA的导航信号跟踪环路装置，其特征在于，所述环路输入输出模块包括环路输入控制器、环路输出控制器和环路输入输出复用器，所述环路输入控制器用于读取指定线程的跟踪通道的相关值，所述环路输出控制器用于写入指定线程对应跟踪通道的载波和伪码频率控制字，所述环路输入输出复用器用于选通特定跟踪通道。

10.一种根据权利要求1-9任意一项所述的基于FPGA的导航信号跟踪环路装置的方法，其特征在于，包括以下步骤：

S1、初始状态，各个模块初始化，进入S2；

S2、等待状态，环路控制模块设置当前线程编号为1，等待本地时间设定脉冲到来；

S3、出栈状态，环路控制模块将当前线程的环路配置参数加载到环路滤波模块，将当前线程的滤波器临时变量加载到环路滤波器模块，以及将当前线程对应的跟踪通道的相关值加载到环路滤波模块；

S4、滤波器参数加载状态，环路控制模块将当前线程指定的滤波器参数从滤波器配置缓存加载到环路滤波器模块；

S5、环路滤波状态，环路控制模块判断跟踪通道的相关值是否已经更新，若是则开始进行环路滤波，滤波完成后将滤波器的中间变量和结果保存到寄存器中，然后进入S6；否则直接进入S6；

S6、入栈状态，环路控制模块将滤波器的中间变量保存到环路堆栈模块，将环路滤波结果保存到环路结果模块，以及将环路滤波器输出的频率控制字写入到跟踪通道；

S7、转移状态，环路控制模块判断是否所有线程均已经执行完成，若是则返回步骤S2开始下一个调度周期，否则将当前线程编号自增1，返回S3进行下一个线程的环路滤波。

Images