CN113451730A - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN113451730A
CN113451730A CN202010939192.8A CN202010939192A CN113451730A CN 113451730 A CN113451730 A CN 113451730A CN 202010939192 A CN202010939192 A CN 202010939192A CN 113451730 A CN113451730 A CN 113451730A
Authority
CN
China
Prior art keywords
antenna module
layers
antenna
pattern
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010939192.8A
Other languages
English (en)
Inventor
闵太泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113451730A publication Critical patent/CN113451730A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/528—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the re-radiation of a support structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种天线模块，所述天线模块包括：布线结构，包括多个绝缘层和多个布线层；金属结构，设置在所述布线结构的一个表面上，并且具有贯通部；以及天线，设置在所述布线结构的所述一个表面上。所述天线的至少一部分设置在所述贯通部中。

Description

天线模块
本申请要求于2020年3月25日在韩国知识产权局提交的第10-2020-0036013号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种天线模块。
背景技术
随着第五代移动通信技术(5G)的出现，频带已经增加，并且用于发送/接收该频率的天线模块中的发热问题已经显露为最近的问题。在天线模块中使用的天线基板的情况下，因为天线基板通常利用有机材料制成，所以可能存在可能难以有效地去除由射频集成电路(RFIC)产生的热的问题。此外，由于主板与天线基板之间的连接是利用连接器实现的，因此可能难以通过线缆的接地将热传递和散发到主板。
发明内容
本公开的一方面在于提供一种具有优异散热效果的天线模块。
本公开的一方面在于提供一种能够有效减少其他信号干扰的天线模块。
通过本公开提出的各种技术方案之一是在基板结构中嵌入可分组的多个无源组件。
通过本公开提出的各种技术方案之一是通过在印刷电路板上设置印刷电路板来提供基板结构。
根据本公开的一方面，一种天线模块包括：布线结构，包括多个绝缘层和多个布线层；金属结构，设置在所述布线结构的一个表面上，并且具有贯通部；以及天线，设置在所述布线结构的所述一个表面上。所述天线的至少一部分设置在所述贯通部中。
通过下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出天线模块的示例的示意性截面图；
图4是示出图3的天线模块的示例的示意性I-I'切割平面图；
图5是示出天线模块的另一示例的示意性截面图；
图6是示出天线模块的另一示例的示意性截面图；
图7是示出天线模块的另一示例的示意性截面图；以及
图8是示出天线模块的另一示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可接纳主板1010。主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。
芯片相关组件1020可包括以下芯片等：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、仅数据演进(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(LAN)、
Figure BDA0002673041410000031
3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，并且还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。连接到调制解调器1101的各种类型的天线模块1102、1103、1104、1105和1106可通过智能电话1100内部的调制解调器1101、刚性印刷电路板、柔性印刷电路板和/或刚性-柔性印刷电路板设置。如果需要，还可设置Wi-Fi模块1107。天线模块1102、1103、1104、1105和1106可包括用于5G移动通信的各种频带的天线模块1102、1103、1104和1105(例如，用于3.5GHz频带频率的天线模块1102、用于5GHz频带频率的天线模块1103、用于28GHz频带频率的天线模块1104、用于39GHz频带频率的天线模块1105等)以及其他4G天线模块1106。然而，不限于此。另外，电子装置不必局限于智能电话1100，并且可以是如上所述的其他电子装置。
图3是示出天线模块的示例的示意性截面图。
图4是图3的天线模块的I-I'切割平面示意图。
参照图3和图4，天线模块800A包括天线基板500和嵌在天线基板500中的一个或更多个天线600。天线基板500包括布线结构300和设置在布线结构300的一个表面上的金属结构400。金属结构400包括一个或更多个贯通部400H。天线600设置在布线结构300的上表面上，并且天线600的至少一部分位于贯通部400H中。电子组件700可安装在天线基板500上。例如，一个或更多个电子组件700可设置在布线结构300的下表面上。
如上所述，在根据示例的天线模块800A中，金属结构400设置在布线结构300上，并且天线600分别设置在金属结构400的贯通部400H中。因此，即使当具有高发热性的电子组件700(诸如，RFIC 710等)设置在布线结构300上时，也可提供连通到金属结构400的优异的散热路径。因此，可因功率放大器(PA)由于信号放大而产生的热可通过金属结构400散发而具有优异的散热效果。此外，由于天线600分别被金属结构400独立包围，因此可有效地改善关于天线信号的信号干扰。
另外，金属结构400的上表面和下表面中的每个表面的至少一部分以及贯通部400H中的每个贯通部的壁表面的至少一部分可利用绝缘体410覆盖。在这种情况下，可改善布线结构300与金属结构400之间的粘合，并且还可改善金属结构400与钝化层450(稍后将描述)之间的粘合。另外，可在金属结构400中形成贯穿金属结构400的贯通过孔430。此外，可在金属结构400的上表面上设置连接到贯通过孔430的寄生图案420。在这种情况下，绝缘体410的至少一部分可分别设置在金属结构400与寄生图案420之间以及金属结构400与贯通过孔430之间，以提供绝缘区域。另外，寄生图案420可通过贯通过孔430连接到布线结构300的多个布线层120和220的至少一部分。可通过寄生图案420在金属结构400中设计天线相关电路，从而使天线600小型化。
另外，天线600可以是包括电介质610以及形成在电介质610上的天线图案621、622和623的片式天线。片式天线可独立地设置在金属结构400的贯通部400H中。因此，可改善天线模块800A的良率。电介质610可包括介电层611和612以及设置在介电层611和612之间以使介电层611和612结合的结合层613。在这种情况下，介电层611和612可分别是具有高介电常数(Dk)的材料，例如，陶瓷层和/或陶瓷-聚合物复合层。因此，天线600可具有优异的天线特性。天线图案620可包括贴片图案621。例如，天线图案620可包括：贴片图案621，设置在介电层611的上表面上，并且嵌在介电层611中；耦合图案622，设置在贴片图案621上方，具体地，设置在介电层612的上表面上；以及焊盘图案623和624，设置在贴片图案621下方，具体地，设置在介电层611的下表面上。此外，天线600还可包括连接贴片图案621和焊盘图案623的馈电过孔630。因此，天线600可用作贴片天线。
另外，天线600可通过连接过孔133连接到布线结构300的多个布线层120和220的至少一部分。例如，天线600的焊盘图案623和624可通过贯穿布线结构300的第一区域100的多个第一绝缘层的至少一部分的连接过孔133连接到布线结构300的第一区域的多个第一布线层120的至少一部分。在这种情况下，由于可通过连接过孔133传输来自天线600的信号，而不是通过焊球等传输来自天线600的信号，因此可减少信号损耗。
在下文中，将参照附图更详细地描述根据示例的天线模块800A的组件。
布线结构300可包括：第一区域100，包括多个第一绝缘层110和多个第一布线层120；以及第二区域200，包括多个第二绝缘层210和多个第二布线层220。基于厚度方向，第一区域100可设置在金属结构400与第二区域200之间。第一区域100可用作天线构件，第二区域200可用作重新分布构件。例如，多个第一绝缘层110的至少一部分可包括具有比多个第二绝缘层210的至少一部分的介电损耗因子(Df)小的介电损耗因子(Df)的材料。
多个第一绝缘层110可包括其中热塑性树脂层111和热固性树脂层112交替地堆叠的层叠体。热塑性树脂层111可包括对于高频信号传输有效的材料，热固性树脂层112可包括对于高频信号传输有利并且具有优异结合性质的材料。通过这样的多层树脂层111和112，可提供对于高频信号传输有利并且具有优异粘合性的绝缘体。多个第一布线层120可分别布置在热塑性树脂层111上，并且嵌在热固性树脂层112中，并且可通过多个第一过孔层130而彼此连接。多个第一过孔层130可包括同时贯穿彼此相邻的热塑性树脂层111和热固性树脂层112的连接过孔。
在高频信号传输方面，可使用液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯硫醚(PPS)、聚苯醚(PPE)、聚酰亚胺(PI)等作为热塑性树脂层111。介电损耗因子(Df)可根据热塑性树脂层111的树脂的类型、包含在树脂中的填料的类型、填料的含量等来调节。介电损耗因子(Df)是介电损耗的值，并且介电损耗是指当在树脂层(电介质)中形成交变电场时产生的损耗功率。介电损耗因子(Df)与介质损耗成正比，并且介电损耗因子(Df)越小，介质损耗越低。具有低介电损耗特性的热塑性树脂层111在减少高频信号传输中的损耗方面是有利的。热塑性树脂层111的介电损耗因子(Df)可为0.003或更小，例如，0.002或更小。此外，热塑性树脂层111的介电常数(Dk)可为3.5或更小。
在高频信号传输方面，可使用聚苯醚(PPE)、改性聚酰亚胺(PI)、改性环氧树脂等作为热固性树脂层112。介电损耗因子(Df)可根据热固性树脂层112的树脂的类型、包含在树脂中的填料的类型、填料的含量等来调节。具有低介电损耗特性的热固性树脂层112在减少高频信号传输中的损耗方面是有利的。热固性树脂层112的介电损耗因子(Df)可为0.003或更小，例如，0.002或更小。此外，热固性树脂层112的介电常数(Dk)可为3.5或更小。
热塑性树脂层111的厚度可比热固性树脂层112的厚度厚。在高频信号传输方面，可能更期望具有这种厚度关系。在上下相邻的热塑性树脂层111和热固性树脂层112之间的界面可包括粗糙表面。粗糙表面是指已经被粗糙化并且呈不平坦的表面。根据粗糙表面，上下相邻的热塑性树脂层111和热固性树脂层112可确保彼此的粘合。
多个第一布线层120可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。多个第一布线层120可利用加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔(TT)等形成，结果，多个第一布线层120可包括种子层、基于种子层形成的无电镀层和电解镀层。多个第一布线层120可根据对应层的设计执行各种功能。例如，多个第一布线层120可包括连接到天线600的馈电图案。此外，多个第一布线层120可包括围绕馈电图案设置的接地图案。如果需要，多个第一布线层120还可包括电力图案。这些图案中的每个可包括线型图案、平面图案和/或焊盘图案。
多个第一过孔层130可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。多个第一过孔层130可通过诸如AP、SAP、MASP、TT等的镀覆工艺形成，结果，可包括种子层、基于种子层形成的无电镀层和电解镀层。多个第一过孔层130可根据设计执行各种功能。例如，多个第一过孔层130可包括用于连接馈电图案的馈电过孔、用于接地连接的接地过孔、用于电力连接的电力过孔等。另外，多个第一过孔层130中的最上面的过孔层可包括上述连接过孔133，并且连接过孔133可包括馈电过孔和/或接地过孔。这些过孔可分别利用金属材料完全填充，或者可通过沿着通路孔的壁表面形成金属材料而形成。此外，过孔可具有各种形状，诸如，锥形形状等。
多个第二绝缘层210可包括绝缘材料。可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或其中包括增强材料(诸如，玻璃纤维、玻璃布和玻璃织物)和/或无机填料的树脂(例如，半固化片、ABF(Ajinomoto Build-up Film，味之素堆积膜)、感光电介质(PID)等)作为所述绝缘材料。
多个第二布线层220可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。多个第二布线层220可通过诸如AP、SAP、MASP、TT等的镀覆工艺形成，结果，多个第二布线层220可包括种子层、基于种子层形成的无电镀层和电解镀层。多个第二布线层220可根据设计执行各种功能。例如，多个第二布线层220可包括接地图案、电力图案、信号图案等。这里，信号图案包括除了接地图案和电力图案之外的各种信号图案，例如，天线信号图案、数据信号图案等。这些图案中的每个可包括线型图案、平面图案和/或焊盘图案。
多个第二过孔层230可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。多个第二布线层220可通过诸如AP、SAP、MASP、TT等的镀覆工艺形成，结果，多个第二布线层220可包括种子层、基于种子层形成的无电镀层和电解镀层。多个第二过孔层230可根据设计执行各种功能。例如，多个第二过孔层230可包括用于信号连接的信号过孔、用于接地连接的接地过孔和用于电力连接的电力过孔等。这些过孔可分别利用金属材料完全填充，或者可通过沿着通路孔的壁表面形成金属材料而形成。此外，过孔可具有各种形状，诸如，锥形形状等。
金属结构400可包括金属材料。例如，金属结构400可以是利用金属制成的块。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。然而，本公开不限于此，并且所述金属材料可包括具有小的热膨胀系数的其他合金材料(诸如，因瓦合金等)。考虑到成本等，更优选地，金属结构400可包括铜(Cu)。例如，金属结构400可以是铜块。金属结构400可包括一个或更多个贯通部400H。例如，贯通部400H可以以1×2的阵列(如图4中所示)形成，但不限于此，贯通部400H可根据天线600的设置数量而以1×4或2×2的阵列形成。金属结构400的厚度可大于多个第一布线层120中的每个第一布线层的厚度、多个第二布线层220中的每个第二布线层的厚度以及天线600的导电图案(诸如，焊盘图案623和624、贴片图案621以及耦合图案622)中的每个导电图案的厚度。
在一个示例中，元件的厚度可指元件在元件的厚度方向上的尺寸，并且可以是平均厚度、最大厚度和在元件的中心部分测量的厚度中的一个。元件的厚度方向可指元件的主表面彼此相对的方向。在另一示例中，元件的厚度方向可指元件以及其他元件层叠的方向。
在一个示例中，元件的厚度可基于通过例如扫描电子显微镜(SEM)扫描的截面的图像而通过如下步骤确定：从元件的参考中心点以相等间隔(或可选地，非相等间隔)向左限定预定数量(例如，5个)的点并且向右限定预定数量(例如，5个)的点，测量相等间隔(或可选地，非相等间隔)处每个点的厚度，并且从其获得平均值。参考中心点可与元件的截面中的相对边缘具有相同的距离，或者考虑到测量误差而具有基本相同的距离。在这种情况下，厚度可以是元件的平均厚度。
可选地，厚度可基于通过例如扫描电子显微镜(SEM)扫描的截面的图像而通过如下步骤确定：从元件的参考中心点以相等间隔(或可选地，非相等间隔)向左限定预定数量(例如，5个)的点并且向右限定预定数量(例如，5个)的点，测量相等间隔(或可选地，非相等间隔)处的每个点的厚度，并且从其获得最大值。在这种情况下，厚度可以是元件的最大厚度。
可选地，基于通过例如扫描电子显微镜(SEM)扫描的截面的图像，厚度可以是元件的参考中心点的厚度。参考中心点可与元件的截面中的相对边缘具有相同的距离，或者考虑到测量误差而具有基本相同的距离。
绝缘体410可包括绝缘材料。即使当绝缘体410的厚度很薄时，也可使用具有优异绝缘性质的材料(诸如，聚酰亚胺复合材料、二萘嵌苯(perylene)等)作为所述绝缘材料。绝缘体410可具有约5μm至约10μm的很薄的厚度。绝缘体410可覆盖金属结构400的上表面和下表面中的每个表面的至少一部分。此外，绝缘体410可覆盖贯通部400H中的每个贯通部的壁表面的至少一部分。由此，可改善金属结构400的粘合性，并且可在金属结构400的所需位置处设置绝缘区域。在一个示例中，延伸通过绝缘体410的过孔可将金属结构400连接到多个第一布线层120中的最上面的一个。
寄生图案420可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。寄生图案420可通过诸如AP、SAP、MSAP和TT的镀覆工艺形成，结果，寄生图案420可分别包括种子层、基于种子层形成的无电镀层和电解镀层。寄生图案420可提供天线相关电路。例如，寄生图案420可形成为围绕天线600的耦合图案622，并且可耦合到耦合图案622。通过这种耦合，在尺寸不变的情况下，天线的带宽可较宽。此外，能够使天线600小型化。
贯通过孔430可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。贯通过孔430可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，结果，贯通过孔430可包括种子层、基于种子层形成的无电镀层和电解镀层。贯通过孔430可将寄生图案420与多个布线层120和220的至少一部分连接。例如，贯通过孔430可连接到多个布线层120和220之中的接地图案。贯通过孔430的数量没有特别限制，贯通过孔430可被设置为围绕天线600。贯通过孔430可利用金属材料完全填充，或者可通过沿着通路孔的壁表面形成金属材料而形成。此外，贯通过孔430可具有各种形状，诸如，圆柱形形状、沙漏形状等。
如果需要，可在金属结构400上设置覆盖天线600中的每个天线的至少一部分并且填充贯通部400H中的每个贯通部的至少一部分的钝化层450。钝化层450可包括热固性树脂。例如，钝化层450可以是ABF。然而，本公开不限于此，并且钝化层450可以是已知的阻焊(SD)层。此外，钝化层450可包括PID。如果需要，可使用具有高介电常数(Dk)的绝缘树脂作为用于钝化层450的材料，或者还可使用具有低介电损耗因子(Df)的绝缘树脂作为用于钝化层450的材料。
天线600可以是包括电介质610以及形成在电介质610上的天线图案621、622和623的片式贴片天线。片式贴片天线可独立地设置在金属结构400的贯通部400H中。因此，可改善天线模块800A的良率。天线600可以以1×2阵列(如图4中所示)设置，但不限于此，如果需要，天线600可以以各种形式(诸如，1×4阵列或2×2阵列)设置。
电介质610可包括介电层611和612以及设置在介电层611和612之间以使介电层611和612结合的结合层613。介电层611和612可分别包括具有高介电常数(Dk)的材料。例如，介电层611和612可分别是陶瓷层和/或陶瓷-聚合物复合层。然而，本公开不限于此，并且介电层611和612可以是包括具有高介电常数(Dk)的绝缘材料(诸如，PTFE等)的绝缘层。陶瓷-聚合物复合层可以是其中陶瓷填料分散在有机粘合剂中的层。聚合物(诸如，PTFE)、环氧树脂等可用作有机粘合剂。可使用由SiO2、TiO2、Al2O3等组成的填料作为陶瓷填料。对于陶瓷填料的形状，可应用诸如正方形形状或圆形形状的各种形状。陶瓷填料的直径可为50μm或更小。如果需要，在陶瓷-聚合物复合层中，可包括玻璃纤维作为增强材料。
结合层613具有比介电层611和612的介电常数小的介电常数(Dk)，并且可包括具有更好结合强度的材料。例如，结合层613可包括具有比介电层611和612的材料的介电常数(Dk)低的介电常数(Dk)的聚合物(诸如，PTFE或环氧树脂)。结合层613的厚度可比介电层611和612中的每个介电层的厚度薄。
天线图案620可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。寄生图案420可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，结果，寄生图案420可包括种子层、基于种子层形成的无电镀层和电解镀层。贴片图案621可通过布线结构300中的馈电图案和馈电过孔接收RF信号，并且在厚度方向上发送RF信号，并且通过布线结构300中的馈电图案和馈电过孔将从厚度方向接收的RF信号传输到电子组件700(例如，RFIC 710)。贴片图案621可具有取决于固有因素(诸如，绝缘层的形状、尺寸高度和介电常数)的固有谐振频率(例如，28GHz或39GHz)。例如，贴片图案621可通过布线结构300中的馈电图案和馈电过孔电连接到电子组件700(例如，RFIC 710)，使得贴片图案621可发送和接收彼此极化的水平极(H极)RF信号和垂直极(V极)RF信号。耦合图案622可设置在贴片图案621上方(例如，在厚度方向上)。耦合图案622可被设置为使得其至少一部分在平面上与贴片图案621彼此叠置。在一个示例中，第一部分在平面上与第二部分叠置可意味着：在与第一部分在第二部分上或下方堆叠所沿的方向垂直的平面上，或者在考虑到测量误差或工艺误差而与第一部分在第二部分上或下方堆叠所沿的方向基本垂直的平面上，第一部分和第二部分彼此叠置。可通过耦合图案622与贴片图案621之间的电磁耦合而具有与上述固有谐振频率相邻的附加谐振频率，因此可具有更宽的带宽。焊盘图案623和624可将天线600连接到布线结构300。例如，焊盘图案623可通过贯穿介电层611的馈电过孔630连接到贴片图案621，并且可通过连接过孔133连接到布线结构300的第一区域100的多个第一布线层120的馈电图案。此外，焊盘图案624可被设置为围绕焊盘图案623，并且如果需要，焊盘图案624可通过连接过孔连接到布线结构300的第一区域100的多个第一布线层120的接地图案。
馈电过孔630可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。馈电过孔630可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，结果，馈电过孔630可包括种子层、基于种子层形成的无电镀层和电解镀层。馈电过孔630可利用金属材料完全填充，或者可通过沿着通路孔的壁表面形成金属材料而形成。此外，馈电过孔630可具有各种形状，诸如，圆柱形形状或沙漏形状。
电子组件700可包括各种类型的有源组件和/或无源组件。例如，电子组件700可包括RFIC 710、电源管理集成电路(PMIC)720等。此外，电子组件700可包括例如片式电容器或片式电感器的片式无源组件。这些电子组件700可分别通过连接金属件715和725连接到布线结构300的第二区域200的多个第二布线层220的至少一部分。连接金属件715和725可利用具有比铜(Cu)的熔点低的熔点的低熔点金属(例如，锡(Sn)或包含锡(Sn)的合金)形成。例如，连接金属件715和725可利用焊料形成，但这仅是示例，并且其材料不限于此。
图5是示出天线模块的另一示例的示意性截面图。
参照图5，在根据另一示例的天线模块800B中，除了根据上述示例的天线模块800A中的组件之外，还在布线结构300的下表面上表面安装有集成电路(IC)730和无源组件740作为电子组件。IC 730可包括RFIC、PMIC等。无源组件740可包括片式电容器、片式电感器等。IC 730可通过连接金属件735被表面安装。无源组件740也可通过诸如焊料等的连接金属被表面安装。IC 730可通过设置在布线结构300的下表面上的底部填充树脂750a固定。底部填充树脂750a可包括具有粘合特性的已知绝缘树脂(诸如，环氧树脂)。如果需要，可在布线结构300的下表面上设置中介体780。中介体780可与电子组件(诸如，IC 730、无源组件740等)平行地设置。中介体780可通过上连接金属件785连接到布线结构300的第二区域200的多个第二布线层220的至少一部分。此外，中介体780可通过下连接金属件787连接到其他类型的印刷电路板(诸如，主板)。例如，天线模块800B可通过中介体780安装在主板等上。中介体780可通过底部填充树脂750b固定。中介体780可以是将绝缘树脂作为绝缘体的有机中介体。然而，本公开不限于此，并且中介体780可以是使用硅作为绝缘体的硅中介体。中介体780可以是具有贯通部(贯通部中设置有电子组件)的环形形式的单个基板，或者可包括彼此间隔开地设置的多个基板。其他内容与上述内容基本相同，并且省略了其详细描述。
图6是示出天线模块的另一示例的示意性截面图。
参照图6，在根据另一示例的天线模块800C中，除了根据上述另一示例的天线模块800B中的组件之外，还包括模制材料部791，模制材料部791设置在布线结构300的下表面上并且覆盖电子组件(例如，IC 730和无源组件740)。可通过模塑材料部791保护电子组件。模制材料部791可以是已知的环氧塑封料(EMC)。然而，本公开不限于此，ABF等可用作模制材料部791。其他内容与上述内容基本相同，并且省略了其详细描述。
图7是示出天线模块的另一示例的示意性截面图。
参照图7，在根据另一示例的天线模块800D中，除了根据上述另一示例的天线模块800B中的组件之外，还包括屏蔽罩792，屏蔽罩792设置在布线结构300的下表面上，并且围绕电子组件(例如，IC 730和无源组件740)。可通过屏蔽罩792进行电磁干扰(EMI)屏蔽。屏蔽罩792可包括金属材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为所述金属材料。然而，屏蔽罩792的材料不限于金属，并且屏蔽罩792可以是例如包含金属粉末的合成树脂材料。如果需要，还可在布线结构300的下表面上设置连接器795和797。左侧连接器795可以是RF插座，并且可连接到布线结构300的第二区域200的多个第二布线层220的至少一部分。右侧连接器797可以是用于连接信号和/或电力的连接器，并且可连接到布线结构300的第二区域200的多个第二布线层220的至少一部分。天线模块800D可通过连接器795和797连接到另一类型的印刷电路板(诸如，主板)。其他内容与上述内容基本相同，并且省略了其详细描述。
图8是示出天线模块的另一示例的示意性截面图。
参照图8，在根据另一示例的天线模块800E中，除了根据上述示例的天线模块800A中的组件之外，还可在金属结构400的贯通部400H中设置散热构件798。散热构件798可与天线600平行地设置。散热构件798可接触天线600，但不限于此，并且两者可物理分离。通过散热构件798，能够期待更好的散热效果。散热构件798可连接到布线结构300的第一区域100的多个第一布线层120的至少一部分，例如，通过连接过孔连接到接地图案。散热构件798可包括热界面材料(TIM)，并且为了更好的散热效果而可包括例如石墨基TIM，但不限于此。另外，如果需要，散热构件798还可嵌入并设置在布线结构300中的合适位置处。其他内容与上述内容基本相同，并且省略了其详细描述。
如以上所阐述的，作为本公开的若干效果之一，可提供具有优异散热效果的天线模块。
作为本公开的各种效果中的另一效果，可提供能够有效地减少信号干扰的天线模块。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件，或者可存在介于它们之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的元件或层。相同的附图标记始终指示相同的元件。如在此使用的，术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。将显而易见的是，尽管在此可使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层或部分不应受这些术语的限制。这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，上面讨论的第一构件、第一组件、第一区域、第一层或第一部分可被称作第二构件、第二组件、第二区域、第二层或第二部分。
在此使用的术语仅描述特定实施例，并且本公开不限于此。除非上下文另外清楚指出，否则如在此所使用的，单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，列举存在所陈述的特征、数量、步骤、操作、构件、元件和/或它们的组合，但不排除存在或附加一个或更多个其他特征、数量、步骤、操作、构件、元件和/或它们的组合。
用于描述诸如元件的1-D尺寸(包括但不限于“长度”、“宽度”、“厚度”、“直径”、“距离”、“间隙”和/或“大小”)、元件的2-D尺寸(包括但不限于“面积”和/或“大小”)、元件的3-D尺寸(包括但不限于“体积”和/或“大小”)和元件的性质(包括但不限于“粗糙度”、“密度”、“重量”、“重量比”和/或“摩尔比”)的参数的值可通过本公开中描述的方法和/或工具获得。然而，本公开不限于此。本领域普通技术人员理解的其他方法和/或工具即使在本公开中没有描述也可被使用。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (19)

1.一种天线模块，包括：
布线结构，包括多个绝缘层和多个布线层；
金属结构，设置在所述布线结构的一个表面上，并且具有贯通部；以及
天线，设置在所述布线结构的所述一个表面上，
其中，所述天线的至少一部分设置在所述贯通部中。
2.根据权利要求1所述的天线模块，所述天线模块还包括绝缘体，所述绝缘体覆盖所述金属结构的一个表面和另一表面中的每个表面的至少一部分以及所述贯通部的壁表面的至少一部分，其中，所述金属结构的所述另一表面与所述金属结构的所述一个表面相对。
3.根据权利要求2所述的天线模块，所述天线模块还包括：
寄生图案，设置在所述金属结构的所述一个表面上；以及
贯通过孔，贯穿所述金属结构，并且将所述寄生图案连接到所述多个布线层的至少一部分，
其中，所述绝缘体的至少一部分分别设置在所述金属结构与所述贯通过孔之间以及所述金属结构与所述寄生图案之间。
4.根据权利要求2所述的天线模块，所述天线模块还包括过孔，所述过孔延伸通过所述绝缘体，以将所述金属结构连接到所述多个布线层中的一个布线层。
5.根据权利要求1所述的天线模块，其中，所述天线包括电介质和设置在所述电介质上的天线图案。
6.根据权利要求5所述的天线模块，其中，所述电介质包括第一介电层、设置在所述第一介电层上方的第二介电层以及设置在所述第一介电层与所述第二介电层之间的结合层，
所述天线图案包括：贴片图案，设置在所述第一介电层的一个表面上，并且嵌在所述第一介电层中；焊盘图案，设置在所述第一介电层的与所述第一介电层的所述一个表面相对的另一表面上，并且通过贯穿所述第一介电层的馈电过孔连接到所述贴片图案；以及耦合图案，设置在所述第二介电层的一个表面上，并且
所述贴片图案的至少一部分在平面上与所述耦合图案叠置。
7.根据权利要求6所述的天线模块，其中，所述第一介电层和所述第二介电层分别独立地包括陶瓷层和陶瓷-聚合物复合层中的至少一个。
8.根据权利要求1所述的天线模块，其中，所述天线通过连接过孔连接到所述多个布线层的至少一部分。
9.根据权利要求1所述的天线模块，所述天线模块还包括电子组件，所述电子组件设置在所述布线结构的与所述布线结构的所述一个表面相对的另一表面上，并且连接到所述多个布线层的至少一部分，
其中，所述电子组件包括电源管理集成电路、射频集成电路和无源组件中的至少一个。
10.根据权利要求9所述的天线模块，所述天线模块还包括中介体，所述中介体与所述电子组件平行地设置在所述布线结构的所述另一表面上，并且连接到所述多个布线层的至少另一部分。
11.根据权利要求10所述的天线模块，所述天线模块还包括模制材料部，所述模制材料部设置在所述布线结构的所述另一表面上，并且覆盖所述电子组件。
12.根据权利要求9所述的天线模块，所述天线模块还包括屏蔽罩，所述屏蔽罩设置在所述布线结构的所述另一表面上，并且围绕所述电子组件。
13.根据权利要求12所述的天线模块，所述天线模块还包括连接器，所述连接器与所述电子组件平行地设置在所述布线结构的所述另一表面上，并且连接到所述多个布线层的至少另一部分。
14.根据权利要求1所述的天线模块，所述天线模块还包括散热构件，所述散热构件设置在所述布线结构的所述一个表面上，其中，所述散热构件的至少一部分设置在所述贯通部中，
其中，所述散热构件包括热界面材料。
15.根据权利要求1所述的天线模块，其中，所述布线结构包括：第一区域，包括多个第一绝缘层和多个第一布线层；以及第二区域，包括多个第二绝缘层和多个第二布线层，
所述第一区域设置在所述金属结构与所述第二区域之间，并且
所述多个第一绝缘层的至少一部分包括具有比所述多个第二绝缘层的至少一部分的介电损耗因子低的介电损耗因子的材料。
16.根据权利要求15所述的天线模块，其中，所述多个第一绝缘层包括其中热塑性树脂层和热固性树脂层交替地堆叠的层叠体，并且
所述多个第一布线层包括馈电图案和接地图案。
17.根据权利要求1所述的天线模块，其中，所述金属结构包括铜。
18.根据权利要求1所述的天线模块，其中，所述金属结构的厚度大于所述多个布线层中的每个布线层的厚度和所述天线中的导电图案中的每个导电图案的厚度。
19.根据权利要求1所述的天线模块，所述天线模块还包括钝化层，所述钝化层覆盖所述天线的至少一部分，并且设置在所述贯通部的至少一部分中。
CN202010939192.8A 2020-03-25 2020-09-09 天线模块 Pending CN113451730A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0036013 2020-03-25
KR1020200036013A KR20210119656A (ko) 2020-03-25 2020-03-25 안테나 모듈

Publications (1)

Publication Number Publication Date
CN113451730A true CN113451730A (zh) 2021-09-28

Family

ID=77808548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010939192.8A Pending CN113451730A (zh) 2020-03-25 2020-09-09 天线模块

Country Status (3)

Country Link
US (1) US11437724B2 (zh)
KR (1) KR20210119656A (zh)
CN (1) CN113451730A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022019309A (ja) * 2020-07-17 2022-01-27 ローム株式会社 半導体装置
WO2024019933A1 (en) * 2022-07-18 2024-01-25 Texas Instruments Incorporated Patch antennas in packages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453877B (zh) 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
KR102194720B1 (ko) * 2014-09-30 2020-12-23 삼성전기주식회사 방열 구조체를 포함하는 회로기판
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
KR102254877B1 (ko) 2018-01-18 2021-05-24 삼성전기주식회사 안테나 모듈
KR102022353B1 (ko) * 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102089285B1 (ko) * 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR102150250B1 (ko) * 2018-08-22 2020-09-01 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Also Published As

Publication number Publication date
US20210305699A1 (en) 2021-09-30
US11437724B2 (en) 2022-09-06
KR20210119656A (ko) 2021-10-06

Similar Documents

Publication Publication Date Title
US11031675B2 (en) Antenna module
US11699855B2 (en) Antenna module
KR102019952B1 (ko) 안테나 모듈 및 안테나 모듈 제조 방법
US11211709B2 (en) Antenna apparatus and antenna module
US11831089B2 (en) Antenna substrate and antenna module comprising the same
US11228107B2 (en) Antenna substrate
US11569586B2 (en) Antenna
US11437724B2 (en) Antenna module
US11283174B2 (en) Antenna
CN108962878B (zh) 电子封装件及其制法
US20230371173A1 (en) Antenna module
CN113540771A (zh) 天线
CN116264349A (zh) 天线基板
US11600913B2 (en) Antenna board
CN114628880A (zh) 天线基板
US11735814B2 (en) Antenna module
US11432396B2 (en) Printed circuit board and antenna module comprising the same
KR20220093508A (ko) 패키지 구조체
CN117936480A (zh) 电子封装以及用于制造电子封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination