CN113451386A - 显示面板和显示装置 - Google Patents

Abstract

提供一种显示面板和显示装置。显示面板包括：衬底基板；像素单元，位于衬底基板上，包括像素电路和发光元件，发光元件包括发光区域，像素电路与发光元件相连，像素电路被配置为驱动发光元件，像素电路包括存储电容，存储电容包括第一极板和第二极板，第一极板比第二极板更靠近衬底基板，存储电容的第二极板包括本体部和在本体部中的第一开口，第一开口在衬底基板上的正投影与第一极板在衬底基板上的正投影至少部分交叠；像素单元包括第一像素单元和第二像素单元，像素单元的第一极板包括第一弧形边缘，第一像素单元的第一弧形边缘的平均曲率大于第二像素单元的第一弧形边缘的平均曲率。

Description

显示面板和显示装置

技术领域

本公开至少一实施例涉及一种显示面板和显示装置。

背景技术

随着显示技术的不断发展，人们对于显示装置的显示均一性及画面质量的要求越来越高。由于具有显示质量高等优点，高分辨率显示装置的应用范围也越来越广。

发明内容

本公开的至少一实施例涉及一种显示面板和显示装置。

本公开的至少一实施例提供一种显示面板，包括：衬底基板；以及像素单元，位于所述衬底基板上，包括像素电路和发光元件，所述发光元件包括发光区域；所述像素电路与所述发光元件相连，所述像素电路被配置为驱动所述发光元件，所述像素电路包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板比所述第二极板更靠近所述衬底基板，所述存储电容的第二极板包括本体部和在所述本体部中的第一开口，所述第一开口在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影至少部分交叠；所述像素单元包括第一像素单元和第二像素单元，所述像素单元的第一极板包括第一弧形边缘，所述第一像素单元的所述第一弧形边缘的平均曲率大于所述第二像素单元的所述第一弧形边缘的平均曲率。

例如，所述第一像素单元的所述第一弧形边缘的最大曲率小于所述第二像素单元的所述第一弧形边缘的最大曲率。

例如，所述第一像素单元的所述第一弧形边缘的中点位置处的曲率大于所述第二像素单元的所述第一弧形边缘的中点位置处的曲率。

例如，所述第一像素单元的所述第一弧形边缘的最大曲率小于所述第一像素单元的所述第一开口的最大曲率，所述第二像素单元的所述第一弧形边缘的最大曲率小于所述第二像素单元的所述第一开口的最大曲率。

例如，所述第一像素单元的所述第一极板和所述第二极板的正对面积小于所述第二像素单元的所述第一极板和所述第二极板的正对面积。

例如，所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；所述第一像素单元的所述第一极板在第二方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第二方向上的最大尺寸，所述第一方向与所述第二方向相交。

例如，所述第一像素单元的所述第一极板的面积小于所述第二像素单元的所述第一极板的面积。

例如，所述第一像素单元的所述第一开口的面积大于所述第二像素单元的所述第一开口的面积。

例如，所述第二像素单元的所述发光元件在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，所述第二像素单元的存储电容在所述衬底基板上的正投影与所述第二像素单元的所述发光区域在所述衬底基板上的正投影不交叠。

例如，显示面板还包括第三像素单元，所述第三像素单元的第一极板、所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在所述第一方向上排布。

例如，所述第一像素单元的所述第一弧形边缘的平均曲率大于所述第三像素单元的所述第一弧形边缘的平均曲率。

例如，所述第一像素单元的所述第一极板在第二方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第二方向上的最大尺寸，并且小于所述第三像素单元的所述第一极板在所述第二方向上的最大尺寸，所述第二方向与所述第一方向相交。

例如，所述第一像素单元的所述第一开口的面积大于所述第二像素单元的所述第一开口的面积，并且大于所述第三像素单元的所述第一开口的面积。

例如，所述第三像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第二像素单元的所述存储电容在所述衬底基板上的正投影不交叠；所述第二像素单元的发光元件在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第三像素单元的所述存储电容在所述衬底基板上的正投影不交叠。

例如，所述第二像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第三像素单元的所述存储电容在所述衬底基板上的正投影不交叠。

例如，所述存储电容的正对面积等于所述第一极板的面积与所述第一开口的面积的差值。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列的像素电路满足下列公式：

,

其中，n为≥2的整数；m为≥2的整数；i表示第i行；j表示第j列；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积；d表示所述存储电容的所述第一极板和所述第二极板之间的垂直距离；其中，0<K<1。

例如，0.3≤K≤0.8。

例如，0.5≤K≤0.7。

例如，0.1≤K<0.3 或 0.8<K≤0.9。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列的像素电路满足下列公式：

,

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，第i行，第j列的像素电路为所述第一像素单元的像素电路；所述第一像素单元的像素电路满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，第i行，第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列为所述第二像素单元的像素电路或所述第三像素单元的像素电路；所述第二像素单元的像素电路或所述第三像素单元的像素电路满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，第i行，第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列的像素电路为所述第二像素单元的像素电路或所述第三像素单元的像素电路；满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积，H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，第i行、第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列为所述第二像素单元的像素电路或所述第三像素单元的像素电路；满足下列公式：

,

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n， j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；所述第一像素单元的所述第一极板在所述第一方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第一方向上的最大尺寸。

例如，所述第一极板包括与所述第一弧形边缘相对的第二边缘，所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；沿第二方向，所述第一像素单元的所述第一开口到所述第一极板的所述第二边缘的最小距离为D1，所述第二像素单元的所述第一开口到所述第一极板的所述第二边缘的最小距离为D2，所述第一方向与所述第二方向相交，D1小于D2。

例如，

。

例如，

。

例如，

。

例如，所述第二极板包括相对设置的第一边缘和第二边缘，所述第一极板的所述第一弧形边缘和所述第二极板的所述第一边缘位于所述第一开口的同一侧，所述第一极板的所述第二边缘和所述第二极板的所述第二边缘位于所述第一开口的同一侧，在所述第一像素单元中，所述第一极板的所述第二边缘与所述第二极板的所述第二边缘之间的最短距离为E1，在所述第二像素单元中，所述第一极板的所述第二边缘与所述第二极板的所述第二边缘之间的最短距离为E2，E1大于E2。

例如，

。

例如，

。

例如，所述第一极板还包括第三边缘和第四边缘，所述第二极板还包括第三边缘和第四边缘，所述第一极板的所述第三边缘和所述第二极板的所述第三边缘位于所述第一开口的同一侧，所述第一极板的所述第四边缘和所述第二极板的所述第四边缘位于所述第一开口的同一侧，在所述第一像素单元中，所述第一极板的所述第三边缘与所述第二极板的所述第三边缘之间的距离为F1，在所述第二像素单元中，所述第一极板的所述第三边缘与所述第二极板的所述第三边缘之间的距离为F2，F1大于F2。

例如，在所述第一像素单元中，所述第一开口到所述第二极板的所述第三边缘之间的最小距离为G1，在所述第二像素单元中，所述第一开口到所述第二极板的所述第三边缘之间的最小距离为G2，G1小于G2。

例如，

。

例如，在所述第一像素单元中，所述第一极板在第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R11，在所述第二像素单元中，所述第一极板在所述第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R12，在所述第三像素单元中，所述第一极板在所述第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R13，所述第二方向与所述第一方向相交，R11小于R12，且R11小于R13。

例如，在所述第一像素单元中，所述第一开口在所述第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R21，在所述第二像素单元中，所述第一开口在所述第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R22，在所述第三像素单元中，所述第一开口在所述第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R23，所述第二方向与所述第一方向相交，R21大于R22，且R21大于R23。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列为所述第一像素单元的像素电路，第(i+x)(j+2y+1) 为所述第二像素单元或所述第三像素单元的像素电路，所述第一像素单元的所述第一极板的面积与所述第二像素单元或所述第三像素单元的所述第一极板的面积满足以下公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积。

例如，

。

例如，显示面板还包括发光控制信号线，所述发光控制信号线沿第一方向延伸，所述第一极板包括与所述第一弧形边缘相对的第二边缘，所述第一极板与所述发光控制信号线沿第二方向排列，在所述第一像素单元中，所述第一极板的所述第二边缘到所述发光控制信号线的距离为Q1，在所述第二像素单元中，所述第一极板的第二边缘到所述发光控制信号线的距离为Q2， Q1大于Q2。

例如，

。

例如，显示面板还包括转接电极，所述像素电路通过所述转接电极与所述发光元件相连。

例如，在所述第一像素单元中，所述第一极板与所述转接电极之间的最短距离为P1，在所述第二像素单元或所述第三像素单元中，所述第一极板与所述转接电极之间的最短距离为P2，P1大于P2。

例如，

。

例如，所述像素电路还包括驱动晶体管，所述驱动晶体管的栅极与所述存储电容的所述第一极板相连。

例如，在所述第一像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R31，在所述第二像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R32，在所述第三像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R33，R31大于R32，R31大于R33。

例如，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，设第i行、第j列是第一像素单元的像素电路，设第i行、第(j-1)列是第二像素单元的像素电路，第i行、第(j+1)列是第三像素单元的像素电路，满足以下公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

例如，所述发光元件包括第一电极，所述第一像素单元的所述第一电极与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第一电极的面积的比值小于所述第一像素单元的所述第一电极与所述第二像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第一电极的面积的比值。

例如，所述第一像素单元的所述第一电极与所述第一像素单元的所述第二极板的交叠面积小于所述第一像素单元的所述第一电极与所述第二像素单元的所述第二极板的交叠面积。

例如，显示面板还包括第四像素单元，所述第四像素单元的所述像素电路、所述第三像素单元的所述像素电路、所述第一像素单元的所述像素电路、所述第二像素单元的所述像素电路沿所述第一方向依次排布，所述第四像素单元的所述第一极板和所述第二极板的正对面积和所述第二像素单元的所述第一极板和所述第二极板的正对面积不相等。

例如，所述发光元件包括发光功能层，两个第一像素单元和两个第四像素单元的发光功能层围绕一个第二像素单元或围绕一个第三像素单元，两个第一像素单元的中心连线和两个第四像素单元的发光功能层的中心连线穿过该第二像素单元或该第三像素单元的发光功能层。

例如，所述第四像素单元的所述发光元件的第一电极具有缺口，所述缺口在所述衬底基板上的正投影与所述第四像素单元的所述存储电容在衬底基板上的正投影不交叠。

例如，所述像素电路还包括阈值补偿晶体管，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极相连，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极相连；所述阈值补偿晶体管包括第一沟道、第二沟道以及连接所述第一沟道和所述第二沟道的导电连接部，所述发光元件的第一电极在所述衬底基板上的正投影覆盖所述导电连接部在所述衬底基板上的正投影。

例如，显示面板还包括像素限定层，所述像素限定层包括第二开口，所述第二开口限定所述发光区域，所述第一像素单元的所述第二开口与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第二开口的面积的比值大于0并且小于3%。

例如，所述第一像素单元的所述第二开口与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的第二开口与所述第二像素单元的所述第一极板的交叠面积相等。

例如，显示面板还包括多个触控电极，每个触控电极呈网格状，所述触控电极包括多条导电线，所述多条导电线交叉围成多个网孔区，所述第一像素单元的所述存储电容的正对部分与所述多条导电线的交叠面积与所述网孔区的面积的比值小于所述第二像素单元的所述存储电容的正对部分与所述多条导电线的交叠面积与所述网孔区的面积的比值。

例如，所述第一像素单元和所述第二像素单元至少之一的所述第二开口的面积与所述网孔区的面积的比值大于二分之一并且小于四分之三。

例如，所述转接电极在所述衬底基板上的正投影与所述多条导电线在所述衬底基板上的正投影部分交叠。

例如，显示面板还包括隔垫物，所述隔垫物位于所述第一像素单元的所述发光区域和所述第四像素单元的所述发光区域之间。

例如，形成所述第一像素单元的所述第二开口的所述像素限定层的部分的坡度角小于形成所述第三像素单元的所述第二开口的所述像素限定层的部分的坡度角，并且形成所述第三像素单元的所述第二开口的所述像素限定层的部分的坡度角小于形成所述第二像素单元的所述第二开口的所述像素限定层的部分的坡度角。

例如，所述第一像素单元、所述第二像素单元、所述第三像素单元、以及所述第四像素单元构成一个重复单元，所述第一像素单元的所述发光区域以及所述第四像素单元的所述发光区域位于所述第二像素单元的所述发光区域和所述第三像素单元的发光区域之间。

例如，所述第一像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容或所述第二像素单元的所述存储电容中至少之一在所述衬底基板上的正投影部分交叠，所述第一像素单元的所述存储电容的正对面积和所述第二像素单元的所述存储电容的正对面积不相等。

本公开至少一实施例还提供一种显示装置，包括上述任一显示面板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A为一种显示面板的像素排布示意图。

图1B为另一种显示面板的像素排布示意图。

图1C为另一种显示面板的像素排布示意图。

图2为一种显示面板中的像素电路驱动发光元件发光的示意图。

图3为一种显示面板中的存储电容的发光元件的发光区域的设置位置示意图。

图4为一种显示面板的示意图。

图5A为本公开一实施例提供的一种显示面板的平面图。

图5B为本公开一实施例提供的一种显示面板的平面图。

图6为图5A中沿线U-V的剖视图。

图7为图5A或图5B中的存储电容的第一极板的平面图。

图8为图5A或图5B中的存储电容的第二极板的平面图。

图9为本公开一实施例提供的一种显示面板的平面图。

图10为本公开一实施例提供的显示面板的示意图。

图11A为本公开的一实施例提供的显示面板中的第一像素单元和第二像素单元中的第一极板的比较示意图。

图11B为图11A中的第一极板的第一边缘的比较示意图。

图12为本公开一实施例提供的一种显示面板的示意图。

图13为本公开一实施例提供的一种显示面板的示意图。

图14是一种像素电路的示意图。

图15是一种像素电路的布局图。

图16A是一种显示面板的剖视图。

图16B是图15的沿线J-K的剖视图。

图17为本公开一实施例提供的显示面板的示意图。

图18为本公开一实施例提供的显示面板的示意图。

图19为本公开一实施例提供的显示面板的示意图。

图20为本公开一实施例提供的显示面板的示意图。

图21为本公开一实施例提供的显示面板的示意图。

图22为本公开一实施例提供的显示面板的示意图。

图23至图27为本公开一些实施例提供的显示面板的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1A为一种显示面板的像素排布示意图。图1B为另一种显示面板的像素排布示意图。图1C为另一种显示面板的像素排布示意图。图2为一种显示面板中的像素电路驱动发光元件发光的示意图。

如图1A至图1C所示，显示装置包括多个像素单元100。如图2所示，每个像素单元100包括像素电路100a和发光元件100b。图1A至图1C所示的像素排布是指像素单元100中的发光元件100b的发光区域的设置位置。

如图1A至图1C所示，多个像素单元100包括第一像素单元101、第二像素单元102、第三像素单元103、以及第四像素单元104。例如，如图1A至图1C所示，第一像素单元101、第二像素单元102、第三像素单元103、以及第四像素单元104可构成一个重复单元RP。当然，在其他的实施例中，一个重复单元RP中包含的像素单元的个数也可以为其他数值，例如，一个重复单元RP可以包括三个像素单元、四个像素单元或多于四个像素单元，可根据需要而定。图1A至图1C仅示意性的给出了一些像素排布的情况，本公开的实施例提供的显示面板中的像素排布不限于图1A至图1C所示。

图3为一种显示面板中的存储电容的发光元件的发光区域的设置位置示意图。如图3所示，像素电路100a包括存储电容Cst，在像素单元排布时，为了提高发光元件100b的发光区域LMR所在位置的平坦度，避免出现显示不良，发光元件100b的发光区域LMR会尽量避让存储电容Cst的位置，考虑到第二像素单元102的发光区域和第三像素单元103的发光区域的面积相对较大，在排布时优先使得第二像素单元102的发光区域和第三像素单元103的发光区域避让存储电容Cst的位置，而由于排布空间限制，第一像素单元101和第四像素单元104的发光区域不可避免的会和存储电容Cst有交叠，进而各个像素单元的电学环境不一致，造成显示不均现象。

图4为一种显示面板的示意图。如图4所示，第一像素单元101、第二像素单元102、第三像素单元103、以及第四像素单元104中的存储电容均相同。

图5A为本公开一实施例提供的一种显示面板的平面图。图5B为本公开一实施例提供的一种显示面板的平面图。图6为图5A中沿线U-V的剖视图。图7为图5A或图5B中的存储电容的第一极板的平面图。图8为图5A或图5B中的存储电容的第二极板的平面图。图9为本公开一实施例提供的一种显示面板的平面图。

如图2至图6所示，显示面板包括：衬底基板BS以及位于衬底基板BS上的像素单元100。如图2所示，像素单元100包括像素电路100a和发光元件100b，像素电路100a与发光元件100b相连，像素电路100a被配置为驱动发光元件100b。例如，像素电路100a被配置为驱动发光元件100b发光。如图5A、图5B和图9所示，发光元件100b包括发光区域LMR。

如图5A和图5B所示，像素电路100a包括存储电容Cst。如图5A至图8所示，存储电容Cst包括第一极板Ca和第二极板Cb。如图6所示，第一极板Ca比第二极板Cb更靠近衬底基板BS。如图6和图8所示，存储电容Cst的第二极板Cb包括本体部Bd和在本体部Bd中的第一开口OPN1。例如，第一开口OPN1在衬底基板BS上的正投影与第一极板Ca在衬底基板BS上的正投影至少部分交叠。本公开的实施例以第一开口OPN1在衬底基板BS上的正投影完全落入第一极板Ca在衬底基板BS上的正投影内为例进行说明。

例如，如图5A所示，存储电容Cst的正对面积为第一极板Ca的面积与第一开口OPN1的面积的差值。在一些实施例中，一行像素单元中的第二极板Cb彼此电连接，该情况下，可以将第二极板Cb按照像素单元进行划分。例如，图8示出了两个像素单元的第二极板Cb。例如，在一些实施例中，不同的像素单元的第二极板Cb的形状和尺寸相同。

如图6所示，在第一极板Ca和第二极板Cb之间设有绝缘层402，第一极板Ca位于绝缘层401上。绝缘层402为存储电容Cst的介电层。

图5A和图5B示出了第一方向X和第二方向Y。图6示出了第三方向Z。例如，在本公开的实施例中，第一方向X和第二方向Y为平行于衬底基板的主表面的方向，第三方向Z为垂直于衬底基板的主表面的方向。衬底基板的主表面为制作各种元件的表面。图6中的衬底基板的上表面即为其主表面。例如，第一方向X和第二方向Y相交。进一步例如，第一方向X垂直于第二方向Y。例如，第一方向X为行方向，第二方向Y为列方向。

如图5A和图9所示，像素单元100包括第一像素单元101和第二像素单元102。例如，第一像素单元101和第二像素单元102的发光颜色不同。

如图5A和图9所示，第一像素单元101的发光区域LMR在衬底基板BS上的正投影与第一像素单元101的存储电容Cst或第二像素单元102的存储电容Cst中至少之一在衬底基板BS上的正投影部分交叠。

例如，如图5A所示，第一像素单元101的存储电容Cst的正对面积和第二像素单元102的存储电容Cst的正对面积不相等。例如，如图5A所示，第一像素单元101的存储电容Cst的正对面积小于第二像素单元102的存储电容Cst的正对面积。例如，如图5A所示，第一像素单元101的存储电容Cst小于第二像素单元102的存储电容Cst。

本公开的实施例提供的显示面板，第一像素单元101的存储电容Cst的正对面积和第二像素单元102的存储电容Cst的正对面积不相等，使得第一像素单元101的发光区域与存储电容Cst的交叠面积减小，减小第一像素单元101的发光区域的电学环境与其他的像素单元的发光区域的电学环境的差异，提高不同像素单元的发光区域的电学环境一致性，提高显示均一性，提高显示质量。

例如，第一像素单元101为绿色像素单元，绿色像素单元的关闭电压较高，通过降低存储电容，可以使得绿色像素单元充电较快，使其数据电压（Vdata）降低，从而更容易关断，降低串扰风险，提升低灰阶显示效果。

例如，如图5A所示，第一像素单元101的存储电容Cst的正对面积小于第二像素单元102的存储电容Cst的正对面积。

图5A和图5B还示出了数据线DT。数据线DT被配置为向像素电路100a提供数据信号。数据线DT、第一极板Ca、第二极板Cb位于三个不同的层。

例如，如图7所示，像素单元100的第一极板Ca包括第一边缘e1，第一边缘e1包括弧形部分，第一边缘e1可称作第一弧形边缘e1。如图7所示，第一极板Ca还包括第二边缘e2、第三边缘e3和第四边缘e4。如图7所示，对于第一极板Ca，第一弧形边缘e1和第二边缘e2相对设置，第三边缘e3和第四边缘e4相对设置。例如，在本公开的实施例中，一个像素单元100包括一个像素电路，一个像素单元100的像素电路包括一个第一极板Ca和一个第二极板Cb。图7示出了两个像素单元100的第一极板Ca。

图11A为本公开的一实施例提供的显示面板中的第一像素单元和第二像素单元中的第一极板的比较示意图。图11B为图11A中的第一极板的第一边缘的比较示意图。在图11A中，虚线表示第一像素单元的第一极板Ca，实线表示第二像素单元的第一极板Ca。在图11B中，虚线表示第一像素单元101的第一极板Ca的第一弧形边缘e1，实线表示第二像素单元102的第一极板Ca的第一弧形边缘e1。如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的平均曲率大于第二像素单元102的第一弧形边缘e1的平均曲率。为了进行曲率比较，将第一像素单元的第一极板Ca和第二像素单元的第一极板Ca交叠设置，然而，在显示面板中，第一像素单元的第一极板Ca在衬底基板上的正投影和第二像素单元的第一极板Ca在衬底基板上的正投影不交叠。例如，第一像素单元的第一极板Ca和第二像素单元的第一极板Ca在平行于衬底基板的主表面的平面内并排设置。

例如，如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的弯曲程度大于第二像素单元102的第一弧形边缘e1的弯曲程度。例如，如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的平均曲率半径小于第二像素单元102的第一弧形边缘e1的平均曲率半径。例如，曲率的倒数即为曲率半径。曲率半径越小，曲率越大。弧的弯曲程度越大，曲率半径越小。对于第一像素单元101的第一弧形边缘e1和第二像素单元102的第一弧形边缘e1，在第一弧形边缘e1整体上为同一个圆中的一段圆弧的情况下，该段圆弧的曲率半径为一定值，该情况下，第一像素单元101的第一弧形边缘e1的曲率半径小于第二像素单元102的第一弧形边缘e1的曲率半径。在第一弧形边缘e1整体上不为同一个圆的圆弧的情况下，则不同位置处可能具有不同的曲率半径，从而第一弧形边缘e1具有平均曲率半径，最大曲率半径为第一弧形边缘e1的弯曲程度最小的一段圆弧，最小曲率半径为第一弧形边缘e1的弯曲程度最大的一段圆弧，例如，平均曲率半径可以为第一弧形边缘e1的各段圆弧的曲率半径的平均值。

例如，如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的最大曲率半径小于第二像素单元102的第一弧形边缘e1的最大曲率半径。

例如，如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的最大曲率小于第二像素单元102的第一弧形边缘e1的最大曲率。例如，图11A和图11B中的第一弧形边缘e1可均为圆的一部分或为椭圆的一部分，但不限于此。例如，第一弧形边缘e1的最大曲率所在的位置为第一弧形边缘e1与第三边缘e3的连接位置，或者为第一弧形边缘e1与第四边缘e4的连接位置，但不限于此。

例如，如图11A和图11B所示，第一像素单元101的第一弧形边缘e1的中点位置处的曲率大于第二像素单元102的第一弧形边缘e1的中点位置处的曲率。例如，如图11A和图11B所示，第一弧形边缘e1的中点位置为第一弧形边缘e1的最高点。

例如，如图5A所示，第一像素单元101的第一弧形边缘e1的最大曲率小于第一像素单元e1的第一开口OPN1的最大曲率，第二像素单元102的第一弧形边缘e1的最大曲率小于第二像素单元102的第一开口OPN1的最大曲率。

例如，在本公开的实施例中，第一开口OPN1的形状可根据需要设置，本公开的实施例以第一开口OPN1为圆孔为例进行说明。例如，弧形的最大曲率所在的位置可为该弧形的中点位置处的曲率。

在本公开的一些实施例提供的显示面板中，通过调整第一极板Ca的第一弧形边缘e1的曲率，使得第一像素单元101的第一弧形边缘e1的平均曲率大于第二像素单元102的第一弧形边缘e1的平均曲率，以利于减小像素单元的发光区域与存储电容Cst的交叠面积。

平均曲率定义为曲线的平均弯曲程度。如图11A和图11B所示，第一像素单元101的第一极板Ca的第一弧形边缘e1的弧长为S1，第二像素单元102的第一极板Ca的第一弧形边缘e1的弧长为S2。则，平均曲率为弧长的上切线变化的角度与弧长的比值。

例如，对于第一像素单元101，第一弧形边缘e1的平均曲率K(G)= Δα/S1，对于第二像素单元102，第一弧形边缘e1的平均曲率K(R)= Δβ/S2。如图11B所示，当第一弧形边缘e1的弧长对应的弦长ODS固定不变时，高度H越大，平均曲率K越大；当高度H固定不变时，弦长ODS越大，平均曲率K越小。图11A示出了第一像素单元101的第一极板Ca的第一弧形边缘e1的高度H1、弦长ODS01。图11A示出了第一像素单元101的第一极板Ca的第一弧形边缘e1的高度H2、弦长ODS02。

如图9所示，显示面板还包括第三像素单元103和第四像素单元104。第三像素单元103和第四像素单元104的发光颜色不同。第一像素单元101和第四像素单元104的发光颜色可相同，当然，也可以不同。

例如，第一像素单元101和第四像素单元104可均为绿色像素单元。第三像素单元103和第四像素单元104之一可为红色像素单元，第三像素单元103和第四像素单元104之另一可为蓝色像素单元。本公开的实施例以第一像素单元101为绿色像素单元，第二像素单元102为红色像素单元，第三像素单元103为蓝色像素单元，第四像素单元104为绿色像素单元为例进行说明。当然，第一像素单元101、第二像素单元102、第三像素单元103和第四像素单元104的发光颜色可根据需要而定，不限于上述示例给出的情况。

图11A和图11B中的第一像素单元101的第一极板Ca也可以替换为第四像素单元104的第一极板Ca，此情况下，图11A和图11B中的第二像素单元102的第一极板Ca替换为第三像素单元103的第一极板Ca。即，第四像素单元104的第一弧形边缘e1的平均曲率大于第三像素单元103的第一弧形边缘e1的平均曲率。

例如，在一些实施例中，第一像素单元101的第一极板Ca的形状和尺寸与第四像素单元104的第一极板Ca的形状和尺寸均相同，第二像素单元102的第一极板Ca的形状和尺寸与第三像素单元103的第一极板Ca的形状和尺寸均相同，但不限于此。

例如，在一些实施例中，第一像素单元101的第二极板Cb的形状和尺寸与第四像素单元104的第二极板Cb的形状和尺寸均相同，第二像素单元102的第二极板Cb的形状和尺寸与第三像素单元103的第二极板Cb的形状和尺寸均相同，但不限于此。

例如，在一些实施例中，绿色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率大于红色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率，并且大于蓝色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率。例如，在一些实施例中，红色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率等于蓝色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率。

当然，本公开的实施例不限于增大绿色像素单元的第一极板Ca的第一弧形边缘e1的平均曲率，在红色或蓝色像素单元的第一极板Ca的第一弧形边缘e1与发光单元的发光区域有交叠的情况下，则相应增大红色或蓝色像素单元至少之一的第一极板Ca的第一弧形边缘e1的平均曲率。

当然，本公开的实施例中，也可以各个像素单元的第一极板Ca的第一弧形边缘e1的平均曲率均相同，而是通过其他方式来调整存储电容以减小存储电容和发光元件的发光区域的交叠面积。

本公开的实施例提供的显示面板可以通过减小第一像素单元或第四像素单元的存储电容的第一极板的面积，来减小存储电容与发光元件的发光区域的交叠面积。

例如，如图5A和图7所示，第一像素单元101的第一极板Ca和第二像素单元102的第一极板Ca在第一方向X上排布，第一像素单元101的第一极板Ca在第二方向Y上的最大尺寸小于第二像素单元102的第一极板Ca在第二方向Y上的最大尺寸，第一方向X与第二方向Y相交。

例如，如图5A和图7所示，第一像素单元101的第一极板Ca的面积小于第二像素单元102的第一极板Ca的面积。

在一些实施例中，可以通过调整第一开口OPN1的尺寸来实现存储电容的正对面积不同。例如，第一像素单元101的第一开口OPN1的面积大于第二像素单元102的第一开口OPN1的面积。

如图5B所示，第四像素单元104的第一极板Ca和第三像素单元103的第一极板Ca在第一方向X上排布，第四像素单元104的第一极板Ca在第二方向Y上的最大尺寸小于第三像素单元103的第一极板Ca在第二方向Y上的最大尺寸。

例如，如图5B和图7所示，第四像素单元104的第一极板Ca的面积小于第三像素单元103的第一极板Ca的面积。

例如，在一些实施例中，第四像素单元104的第一开口OPN1的面积大于第三像素单元103的第一开口OPN1的面积。

例如，如图9所示，第二像素单元102的发光元件100b在衬底基板BS上的正投影与第一像素单元101的存储电容在衬底基板BS上的正投影不交叠。例如，如图9所示，第二像素单元102的发光元件100b在衬底基板BS上的正投影与第四像素单元104的存储电容在衬底基板BS上的正投影不交叠。

图9示出了第一像素单元101的存储电容Csta、第二像素单元102的存储电容Cstb、第三像素单元103的存储电容Cstc、第四像素单元104的存储电容Cstd。

例如，如图9所示，第二像素单元102的存储电容Cst在衬底基板BS上的正投影与第二像素单元102的发光区域LMR在衬底基板BS上的正投影不交叠。

如图5B和图9所示，第四像素单元104的发光区域LMR在衬底基板BS上的正投影与第四像素单元104的存储电容Cstd或第三像素单元103的存储电容Cstc中至少之一在衬底基板BS上的正投影部分交叠。

如图5B所示，第四像素单元104的存储电容Cstd的正对面积和第三像素单元103的存储电容Cstc的正对面积不相等。如图5B所示，第四像素单元104的存储电容Cstd的正对面积小于第三像素单元103的存储电容Cstc的正对面积。

本公开的实施例提供的显示面板，第四像素单元104的存储电容Cstd的正对面积和第三像素单元103的存储电容Cstc的正对面积不相等，使得第四像素单元104的发光区域与存储电容Cstd的交叠面积减小，减小第四像素单元104的发光区域的电学环境与其他的像素单元的发光区域的电学环境的差异，提高不同像素单元的发光区域的电学环境一致性，提高显示均一性，提高显示质量。

如图9所示，第二像素单元102的发光区域LMR在衬底基板BS上的正投影不与存储电容Cstb在衬底基板BS上的正投影交叠，第三像素单元103的发光区域LMR在衬底基板BS上的正投影不与存储电容Cstc在衬底基板BS上的正投影交叠。

例如，如图9所示，第三像素单元103的第一极板Ca、第一像素单元101的第一极板Ca和第二像素单元102的第一极板Ca在第一方向X上排布。

例如，如图5A和图5B所示，像素单元100的第一极板Ca包括第一弧形边缘e1，第一像素单元101的第一弧形边缘e1的平均曲率大于第二像素单元102的第一弧形边缘e1的平均曲率，并且大于第三像素单元103的第一弧形边缘e1的平均曲率。

例如，如图5A和图5B所示，第一像素单元101的第一极板Ca在第二方向Y上的最大尺寸小于第二像素单元102的第一极板Ca在第二方向Y上的最大尺寸，并且小于第三像素单元103的第一极板Ca在第二方向Y上的最大尺寸。

例如，如图5A和图5B所示，第一像素单元101的第一开口OPN1的面积大于第二像素单元102的第一开口OPN1的面积，并且大于第三像素单元103的第一开口OPN1的面积。

例如，如图5A、图5B和图9所示，第三像素单元103的发光区域LMR在衬底基板BS上的正投影与第一像素单元101的存储电容Csta在衬底基板BS上的正投影不交叠，并且与第二像素单元102的存储电容Cstb在衬底基板BS上的正投影不交叠；第二像素单元102的发光元件100b在衬底基板BS上的正投影与第一像素单元101的存储电容在衬底基板BS上的正投影不交叠，并且与第三像素单元103的存储电容在衬底基板BS上的正投影不交叠。

例如，如图5A、图5B和图9所示，第二像素单元102的发光区域LMR在衬底基板BS上的正投影与第一像素单元101的存储电容Cst在衬底基板BS上的正投影不交叠，并且与第三像素单元103的存储电容Cst在衬底基板BS上的正投影不交叠。

在本公开的实施例提供的显示面板中，调整存储电容时，可以调整第一极板Ca的面积、第一极板Ca的第一弧形边缘e1的平均曲率、第一开口OPN1的面积至少之一。

例如，与各个像素单元的存储电容均相同的显示面板相比，本公开的一些实施例提供的显示面板符合以下至少之一的情形。（1）、第一像素单元101的第一极板Ca的第一弧形边缘e1的平均曲率变大。（2）、第一像素单元101的第一极板Ca的面积B1变小。（3）、第一像素单元101的第一开口OPN1的面积变大。

图10为本公开一实施例提供的显示面板的示意图。例如，如图10所示，在一些实施例中，与各个像素单元的存储电容均相同的显示面板相比，本公开的一些实施例提供的显示面板的第一像素单元101的第一极板B1的第一弧形边缘e1的平均曲率变大，其余不变。

例如，在一些实施例中，与各个像素单元的存储电容均相同的显示面板相比，本公开的一些实施例提供的显示面板的第一像素单元101的第一极板Ca的面积B1变小，其余不变。

例如，在一些实施例中，与各个像素单元的存储电容均相同的显示面板相比，本公开的一些实施例提供的显示面板的第一像素单元101的第一开口OPN1的面积H1变大，其余不变。

例如，在一些实施例中，与各个像素单元的存储电容均相同的显示面板相比，本公开的一些实施例提供的显示面板的第一像素单元101的第一极板B1的第一弧形边缘e1的平均曲率变大，第一像素单元101的第一极板Ca的面积B1变小，并且第一像素单元101的第一开口OPN1的面积H1变大，而第一像素单元101的第二极板Cb的面积A1不变，且第二像素单元102的存储电容不变。

在本公开的一些实施例中，第三像素单元103的存储电容也不变，第四像素单元104的存储电容的变化情况可参照第一像素单元101的存储电容的变化情况。

例如，在一些实施例中，如图5A所示，以第一像素单元101和第二像素单元102为例，第一像素单元101的像素电路的存储电容为C1，第一极板Ca的面积为A1、第一开口OPN1的面积为H1，第二极板Cb的面积为B1；第二像素单元102的像素电路的存储电容为C2，第一极板Ca的面积为A2、第一开口OPN1的面积为H2，第二极板Cb的面积为B2；根据电容公式：C=εS/4πkd，C1= εS1/4πk d1= ε(B1-H1)/ 4πk d1，C2= εS2/d2= ε(B2-H2)/4πk d2，d1为第一像素单元101的第一极板Ca和第二极板Cb之间的垂直距离，d2为第二像素单元102的第一极板Ca和第二极板Cb之间的垂直距离。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，第i行、第j列（是个集合）像素电路中的至少一个，与第(i+x)行、第(j+2y+1)列（是个集合）像素电路中的至少一个的比值为K，满足下列公式：

（公式一）

其中，n为≥2的整数；m为≥2的整数；i表示第i行；j表示第j列；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积；d表示存储电容Cst的第一极板Ca和第二极板Cb之间的垂直距离；0<K<1。例如，0.3≤K≤0.8。进一步例如，K满足以下之一：0.6≤K≤0.9、0.5≤K≤0.7、0.1≤K≤0.7。

例如，在公式一中，

表示第

行第

列的像素电路的 存储电容Cst的第一极板Ca和第二极板Cb之间的垂直距离。例如，

表示第

行第

列的像素电路的储电容Cst的第一极板Ca的面积。

表 示第

行第

列的像素电路的存储电容Cst的第二极板Cb中的第一开口OPN1的 面积。

例如，公式一的适用条件包括：第二极板Cb的外轮廓覆盖第一极板Ca的外轮廓。

例如，公式一不限于绿色像素单元的像素电路的存储电容的正对面积变小的情况，还可以包括红色像素单元和蓝色像素单元至少之一的像素电路的存储电容的正对面积变小的情况；即红色像素单元、绿色像素单元、蓝色像素单元中只要有一个的存储电容出现变小的情况都涵盖在这个公式范围内；即，第一像素单元的像素电路和第四像素单元的像素电路之一也可以为红色像素单元的像素电路，第一像素单元的像素电路和第四像素单元的像素电路之另一可以为蓝色像素单元的像素电路。

同样的，之前描述的曲率也是一样，不限定在第一像素单元为绿色像素单元的情况。第一像素单元也可以为除了绿色像素单元的其他颜色的像素单元。

表一 GGRB像素电路排布表

第1列

第2列

第3列

第4列

第5列

……

第m列

第1行

B

G

R

G

B

……

第2行

R

G[i,j]

B

G

R

……

第3行

B

G

R

G

B

……

第4行

R

G

B

G

R

……

……

……

……

……

……

……

……

第n行

根据表一中的像素排布，可以获知第i行、第j列的像素电路和与其相邻的各个像素单元的像素电路中的存储电容的情况，在K满足上述公式的情况下，可以减小第一或第四像素单元的发光元件的发光区域与像素电路的交叠面积，提高显示品质。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，多个像素电路100a中的至少之一满足下列公式：

（公式二）

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示存储电容Cst的第二极板Cb的面积；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

例如，在公式二中，

表示第i行第j列的像素电路的存储电容Cst的第一极板Ca的 面积，

表示第i行第j列的像素电路的存储电容Cst的第二极板Cb的面积，

表示第i行第 j列的像素电路的存储电容Cst的第二极板Cb中的第一开口OPN1的面积，

表示第

行第

列的像素电路的存储电容Cst的第一极板Ca的面积，

表示第

行第

列的像素电路的存储电容Cst的第二极板Cb 的面积，

表示第

行第

列的像素电路的存储电容Cst的第二 极板Cb中的第一开口OPN1的面积。

例如，公式二的适用条件包括：1）第二极板Cb的外轮廓覆盖第一极板Ca的外轮廓；2）所有像素电路的存储电容第二极板的外轮廓不变，但是第一像素单元101的第一开口OPN1的面积变大或者第一像素单元101的第一极板Ca的面积B1变小；3）第一像素单元101的第一开口OPN1的面积变大，并且第一像素单元101的第一极板Ca的面积B1变小。

公式二表示不同像素单元的存储电容Cst的正对面积与第二极板的面积和第一开口的面积之和的比值的比较，在满足上述公式二的情况下，可以减小第一或第四像素单元的发光元件的发光区域与像素电路的交叠面积，提高显示品质。例如，在公式二中，第一像素单元和第四像素单元为绿色像素单元，第二像素单元和第三像素单元之一为红色像素单元，第二像素单元和第三像素单元之另一为蓝色像素单元，当然，不限于此。公式二也可以适用于第一像素单元和第四像素单元之一为红色像素单元，第一像素单元和第四像素单元之另一为蓝色像素单元的情况。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，第i行，第j列像素单元100为第一像素单元101的像素电路，第(i+x)行、第(j+2y+1)列为第二像素单元102的像素电路或第三像素单元103的像素电路；第一像素单元101的像素电路满足下列公式：

（公式三）

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；A表示存储电容Cst的第二极板Cb的面积；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

例如，在一些实施例中，

。

例如，公式三中有关于

、

、

的含义，可以参照公式二的描述，在此不再赘述。

公式三表示第一像素单元的存储电容Cst的正对面积与第二极板的面积和第一开口的面积之和的比值需要满足的条件，在满足上述公式三的情况下，可以减小第一像素单元的发光元件的发光区域与像素电路的交叠面积，提高显示品质。

例如，在一些实施例中，

。

例如，第二像素单元102的像素电路或第三像素单元103的像素电路中的至少之一满足下列公式：

（公式四）

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自 然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示存储电容 Cst的第二极板Cb的面积；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第 二极板Cb中的第一开口OPN1的面积。例如，在一些实施例中，第二像素单元102的像素电路 或第三像素单元103的像素电路中的至少之一满足

。

例如，公式四中有关于

、

、

的含义，可以 参照公式二的描述，在此不再赘述。公式四表示第二像素单元102或第三像素单元103的存 储电容Cst的正对面积与第二极板的面积和第一开口的面积之和的比值需要满足的条件， 在满足上述公式四的情况下，可以提高第二像素单元102或第三像素单元103中的至少之一 的像素电路的驱动能力，提高显示品质。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，第i行，第j列的像素电路为第一像素单元101的像素电路，第(i+x)行、第(j+2y+1)列为第二像素单元102的像素电路或第三像素单元103的像素电路；满足下列公式：

（公式五）

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示存储电容Cst的第一极板Ca的面积，H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

上述公式五表示第一像素单元101的第一开口的面积与第一极板的面积的比值大于第二像素单元102或第三像素单元103的第一开口的面积与第一极板的面积的比值，满足公式五的情况下，可以使得第一像素单元101的存储电容小于第二像素单元102或第三像素单元103的存储电容。

例如，公式五的适用条件包括：第二极板Cb的外轮廓覆盖第一极板Ca的外轮廓。

例如，上述公式五中的

、

、

、

的含义可参照公 式二中的描述，在此不再赘述。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，第i行、第j列的像素电路为第一像素单元101的像素电路，第(i+x)行、第(j+2y+1)列的像素电路为第二像素单元102的像素电路或第三像素单元103的像素电路；满足下列公式：

（公式六）

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n， j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示存储电容Cst的第二极板Cb的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

上述公式六表示第一像素单元101的第一开口的面积与第一开口和第二极板的面积之和的比值大于第二像素单元102或第三像素单元103的第一开口的面积与第一开口和第二极板的面积之和的比值，满足公式六的情况下，可以使得第一像素单元101的存储电容小于第二像素单元102或第三像素单元103的存储电容。

例如，上述公式六中的

、

、

、

、

的含义可参照公 式二中的描述，在此不再赘述。

例如，第一像素单元101的第一极板Ca和第二像素单元102的第一极板Ca在第一方向X上排布；第一像素单元101的第一极板Ca在第一方向X上的最大尺寸小于第二像素单元102的第一极板Ca在第一方向X上的最大尺寸。在本公开的一些实施例提供的显示面板中，通过减小第一像素单元101的第一极板Ca在第一方向X上的尺寸来减小第一像素单元101的存储电容。

图12为本公开一实施例提供的一种显示面板的示意图。例如，如图12所示，第一极 板Ca包括与第一弧形边缘e1相对的第二边缘e2，第一像素单元101的第一极板Ca和第二像 素单元102的第一极板Ca在第一方向X上排布；沿第二方向Y，第一像素单元101的第一开口 OPN1到第一极板Ca的第二边缘e2的最小距离为D1，第二像素单元102的第一开口OPN1到第 一极板Ca的第二边缘e2的最小距离为D2，D1小于D2，从而利于减小第一像素单元101的存储 电容。例如，

。进一步例如，

。再进一步例如，

。例如，

。例如，D1与D2的比值越小，第一像素单元101和第二像素单元102的存储电容的差 异越大。

例如，如图8和图12所示，第二极板Cb包括相对设置的第一边缘e11和第二边缘e22，第一极板Ca的第一弧形边缘e1和第二极板Cb的第一边缘e11位于第一开口OPN1的同一侧，第一极板Ca的第二边缘e2和第二极板Cb的第二边缘e22位于第一开口OPN1的同一侧；在第一像素单元101中，如图12所示，第一极板Ca的第二边缘e2与第二极板Cb的第二边缘e22之间的最短距离为E1；在第二像素单元102中，第一极板Ca的第二边缘e2与第二极板Cb的第二边缘e22之间的最短距离为E2；E1大于E2，从而利于减小第一像素单元101的存储电容，利于减小发光元件的发光区域和存储电容的交叠面积。

例如，在一些实施例中，

。进一步例如，在一些实施例中，

。

例如，在一些实施例中，

。

图13为本公开一实施例提供的一种显示面板的示意图。例如，如图7、图8和图13所示，第一极板Ca包括第三边缘e3和第四边缘e4，第二极板Cb包括第三边缘e33和第四边缘e44，第一极板Ca的第三边缘e3和第二极板Cb的第三边缘e33位于第一开口OPN1的同一侧，第一极板Ca的第四边缘e4和第二极板Cb的第四边缘e44位于第一开口OPN1的同一侧。如图13所示，在第一像素单元101中，第一极板Ca的第三边缘e3与第二极板Cb的第三边缘e33之间的距离为F1；在第二像素单元102中，第一极板Ca的第三边缘e3与第二极板Cb的第三边缘e33之间的距离为F2，F1大于F2。图13所示的显示面板，通过在第一方向X上缩小第一像素单元101的第一极板Ca的尺寸来减小第一像素单元101的存储电容。例如，F1的最小值为1.66μm，F2的最小值为0。

例如，如图13所示，在第一像素单元101中，第一开口OPN1到第二极板Cb的第三边 缘e33之间的最小距离为G1；在第二像素单元102中，第一开口OPN1到第二极板Cb的第三边 缘e33之间的最小距离为G2；G1小于G2，即第一像素单元101的第一开口OPN1的尺寸大于第 二像素单元102的第一开口OPN1的尺寸。图13所示的本公开的实施例提供的显示面板，通过 增大第一像素单元101的第一开口OPN1的面积来减小存储电容。例如，

。

例如，如图5A、图5B、图10、图12和图13所示，在第一像素单元101中，第一极板Ca在第二方向Y上的最大尺寸与第二极板Cb在第二方向Y上的最大尺寸之比为R11；在第二像素单元102中，第一极板Ca在第二方向Y上的最大尺寸与第二极板Cb在第二方向Y上的最大尺寸之比为R12；在第三像素单元103中，第一极板Ca在第二方向Y上的最大尺寸与第二极板Cb在第二方向Y上的最大尺寸之比为R13；R11小于R12，且R11小于R13，从而通过减小第一像素单元101的第一极板Ca在第二方向Y上的最大尺寸来减小第一像素单元101的存储电容。

例如，如图13所示，在第一像素单元101中，第一开口OPN1在第二方向Y上的最大尺寸与第一极板Ca在第二方向Y上的最大尺寸之比为R21；在第二像素单元102中，第一开口OPN1在第二方向Y上的最大尺寸与第一极板Ca在第二方向Y上的最大尺寸之比为R22；在第三像素单元103中，第一开口OPN1在第二方向Y上的最大尺寸与第一极板Ca在第二方向Y上的最大尺寸之比为R23；R21大于R22，且R21大于R23，从而通过减小第一像素单元101的第一极板Ca在第二方向Y上的最大尺寸或增大第一开口OPN1的尺寸来减小第一像素单元101的存储电容。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，第一像素单元101的第一极板Ca的面积与第二像素单元102的第一极板Ca的面积、或第一像素单元101的第一极板Ca的面积与第三像素单元103的第一极板Ca的面积至少之一满足以下公式：

（公式七）

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示存储电容Cst的第一极板Ca的面积。

例如，在一些实施例中，

。进一步例如，

。

例如，在一些实施例中，

。进一步例如，

。

例如，上述公式七中的

、

的含义可参照公式二中的描述，在此不 再赘述。

公式七表示第一像素单元101的第一极板Ca的面积与第二像素单元102或第三像素单元103的第一极板Ca的面积的比值，在满足公式七的显示面板中，第一像素单元101的存储电容小于第二像素单元102或第三像素单元103的存储电容。

例如，如图12和图13所示，为了进一步减小发光区域和存储电容的交叠面积，在一个像素单元100中，第一极板Ca的第一弧形边缘e1的最大曲率大于第二极板Cb的第一弧形边缘e11的最大曲率。

图14是一种像素电路的示意图。图15是一种像素电路的布局图。图16A是一种显示面板的剖视图。图16B是图15的沿线J-K的剖视图。以下结合图14至图16B进行说明。

图14示出了显示面板的一个像素单元的像素电路，如图14所示，像素单元100包括像素电路100a和发光元件100b。像素电路100a包括六个开关晶体管（T2-T7）、一个驱动晶体管T1和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T2、阈值补偿晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、第一复位晶体管T6、以及第二复位晶体管T7。发光元件100b包括第一电极201和第二电极202以及位于第一电极201和第二电极202之间的发光功能层203。例如，发光功能层203包括发光层。例如，发光功能层203还包括电子注入层、电子传输层、空穴传输层、空穴注入层至少之一。例如，第一电极201为阳极，第二电极202为阴极。通常，阈值补偿晶体管T3、第一复位晶体管T6采用双栅薄膜晶体管（Thin FilmTransistor，TFT）的方式降低漏电。

如图14所示，显示面板包括栅线GT、数据线DT、第一电源线PL1、第二电源线PL2、发光控制信号线EML、初始化信号线INT、复位控制信号线RST等。例如，复位控制信号线RST包括第一复位控制信号线RST1和第二复位控制信号线RST2。第一电源线PL1配置为向像素单元100提供恒定的第一电压信号VDD、第二电源线PL2配置为向像素单元100提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。栅线GT配置为向像素单元100提供扫描信号SCAN、数据线DT配置为向像素单元100提供数据信号DATA（数据电压VDATA）、发光控制信号线EML配置为向像素单元100提供发光控制信号EM，第一复位控制信号线RST1配置为向像素单元100提供第一复位控制信号RESET1，第二复位控制信号线RST2配置为向像素单元100提供扫描信号SCAN。第一初始化信号线INT1配置为向像素单元100提供第一初始化信号Vinit1。第二初始化信号线INT2配置为向像素单元100提供第二初始化信号Vinit2。例如，第一初始化信号Vinit1和第二初始化信号Vinit2为恒定的电压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此，例如，第一初始化信号Vinit1和第二初始化信号Vinit2可均小于或等于第二电压信号VSS。例如，在一些实施例中，第一初始化信号线INT1和第二初始化信号线INT1相连，均配置为向像素单元100提供初始化信号Vinit，即，第一初始化信号线INT1和第二初始化信号线INT2均称作初始化信号线INT，第一初始化信号Vinit1和第二初始化信号Vinit2相等，均为Vinit。

如图14所示，驱动晶体管T1与发光元件100b电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件100b发光。

例如，发光元件100b包括有机发光二极管（OLED），发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。例如，一个像素包括多个像素单元。一个像素可包括出射不同颜色光的多个像素单元。例如，一个像素包括出射红光的像素单元，出射绿光的像素单元和出射蓝光的像素单元，但不限于此。一个像素包括的像素单元的个数以及每个像素单元的出光情况可根据需要而定。

例如，如图14所示，数据写入晶体管T2的栅极T20与栅线GT相连，数据写入晶体管T2的第一极T21与数据线DT相连，数据写入晶体管T2的第二极T22与驱动晶体管T1的第一极T11相连。

例如，如图14所示，像素电路100a还包括阈值补偿晶体管T3，阈值补偿晶体管T3的栅极T30与栅线GT相连，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12相连，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10相连。

例如，如图14所示，显示面板还包括发光控制信号线EML，像素电路100a还包括第一发光控制晶体管T4和第二发光控制晶体管T5，第一发光控制晶体管T4的栅极T40与发光控制信号线EML相连，第一发光控制晶体管T4的第一极T41与第一电源线PL1相连，第一发光控制晶体管T4的第二极T42与驱动晶体管T1的第一极T11相连；第二发光控制晶体管T5的栅极T50与发光控制信号线EML相连，第二发光控制晶体管T5的第一极T51与驱动晶体管T1的第二极T12相连，第二发光控制晶体管T5的第二极T52与发光元件100b的第一电极201相连。

如图14所示，第一复位晶体管T6与驱动晶体管T1的栅极T10相连，并配置为对驱动晶体管T1的栅极进行复位，第二复位晶体管T7与发光元件100b的第一电极201相连，并配置为对发光元件100b的第一电极201进行复位。第一初始化信号线INT1通过第一复位晶体管T6与驱动晶体管T1的栅极相连。第二初始化信号线INT2通过第二复位晶体管T7与发光元件100b的第一电极201相连。例如，第一初始化信号线INT1和第二初始化信号线INT2相连，以被输入相同的初始化信号，但不限于此，在一些实施例中，第一初始化信号线INT1和第二初始化信号线INT2也可以彼此绝缘，并配置为分别输入信号。

例如，如图14所示，第一复位晶体管T6的第一极T61与第一初始化信号线INT1相连，第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10相连，第二复位晶体管T7的第一极T71与第二初始化信号线INT2相连，第二复位晶体管T7的第二极T72与发光元件100b的第一电极201相连。例如，如图14所示，第一复位晶体管T6的栅极T60与第一复位控制信号线RST1相连，第二复位晶体管T7的栅极T70与第二复位控制信号线RST2相连。

如图14所示，第一电源线PL1配置为向像素电路100a提供第一电压信号VDD；像素电路还包括存储电容Cst，存储电容Cst的第一极板Ca与驱动晶体管T1的栅极T10相连，存储电容Cst的第二极板Cb与第一电源线PL1相连。

例如，如图14所示，显示面板还包括第二电源线PL2，第二电源线PL2与发光元件100b的第二极201相连。图14示出了第一节点N1、第二节点N2、第三节点N3和第四节点N4。

图16A可为图15中沿线J1-K1的剖视图。如图16A所示，显示面板包括位于衬底基板上的像素电路100a，图16A中以第二发光控制晶体管T5的第二极T52示出像素电路100a，并未示出像素电路100a的全部结构。如图15和图16A所示，转接电极801通过贯穿绝缘层410和绝缘层411的过孔VH2与像素电路100a（第二发光控制晶体管T5的第二极T52）相连。发光元件100b的第一电极201通过贯穿绝缘层412的过孔VH1与转接电极801相连。

如图16A所示，显示面板还包括像素限定层PDL，像素限定层PDL包括第二开口OPN2，第二开口OPN2限定发光元件的发光区域LMR。

图16B可为图15中沿线J2-K2的剖视图。如图16B所示，存储电容Cst的第二极板Cb具有开口OPN1，转接电极802的一端穿过开口OPN1并通过过孔VH3与驱动晶体管T1的栅极T10相连。转接电极802的另一端通过过孔VH4与第一复位晶体管T6的第二极T62（阈值补偿晶体管T3的第二极）相连。如图16B所示，过孔VH3贯穿绝缘层423和绝缘层422，过孔VH4贯穿绝缘层423、绝缘层422和绝缘层421。绝缘层424位于转接电极802上。

如图15所示，有源层140包括晶体管的半导体层、第一极和第二极，第一导电层LY1包括存储电容Cst的第一极Ca、第一复位控制信号线RST1、第二复位控制信号线RST2、栅线GT、发光控制信号线EML。第二导电层LY2包括存储电容Cst的第二极Cb、第一初始化信号线INT1和第二初始化信号线INT1。第三导电层LY3包括数据线DT、第一电源线PL1、以及各转接电极。图15示出了转接电极801、转接电极802以及转接电极803。

图15还示出了过孔VH5至过孔VH9。每个过孔均贯穿至少一个绝缘层用以连接过孔位置处的两个导电元件。如图15所示，数据线DT通过过孔VH5与数据写入晶体管T2的第一极T21相连，第一电源线PL1通过过孔VH6与存储电容Cst的第二极Cb相连，第一电源线PL1通过过孔VH7与第一发光控制晶体管T4的第一极T41相连，转接电极803的一端通过过孔VH8与第二初始化信号线INT2相连，转接电极803的另一端通过过孔VH9与第二复位晶体管T7的第一极T71相连。

本公开的实施例以7T1C的像素电路为例进行说明，本公开的实施例包括但不限于此。需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。例如，在另外的一些实施例中，显示面板的像素电路还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。当然，显示面板也可以包括小于7个晶体管的像素电路。

图17为本公开一实施例提供的显示面板的示意图。例如，如图17所示，显示面板还 包括发光控制信号线EML，发光控制信号线EML沿第一方向X延伸，第一极板Ca包括与第一弧 形边缘e1相对的第二边缘e2，第一极板Ca与发光控制信号线EML沿第二方向Y排列；在第一 像素单元101中，第一极板Ca的第二边缘e2到发光控制信号线EML的距离为Q1；在第二像素 单元102中，第一极板Ca的第二边缘e2到发光控制信号线EML的距离为Q2；Q1大于Q2，从而， 通过减小第一像素单元101的第一极板Ca在第二方向上的尺寸来减小第一像素单元101的 存储电容，进而减小发光元件的发光区域与存储电容的交叠面积。例如，为了提高显示质 量，

。例如，

。

图18为本公开一实施例提供的显示面板的示意图。例如，如图15和图18所示，显示面板还包括转接电极801，像素电路100a通过转接电极801与发光元件100b相连。

例如，在第一像素单元101中，第一极板Ca与转接电极801之间的最短距离为P1；在 第二像素单元102或第三像素单元103中，第一极板Ca与转接电极801之间的最短距离为P2； P1大于P2，从而，通过减小第一像素单元101的第一极板Ca的在第二方向Y上的尺寸来减小 第一像素单元101的存储电容。例如，

。进一步例如，

。进一步例如，

。

例如，如图14和图15所示，像素电路100a还包括驱动晶体管T1，驱动晶体管T1的栅极T10与存储电容Cst的第一极板Ca相连。存储电容Cst的第一极板Ca与驱动晶体管T1的栅极T10一体形成，为一体结构。如图15所示，驱动晶体管T1的栅极T10通过转接电极802与第一复位晶体管T6相连。

图19为本公开一实施例提供的显示面板的示意图。例如，如图19所示，在第一像素单元101中，驱动晶体管T1的半导体层T14的位于第一开口OPN1中的部分的面积与第二极板Cb和第一开口OPN1的面积之和的比值为R31；在第二像素单元102中，驱动晶体管T1的半导体层T14的位于第一开口OPN1中的部分的面积与第二极板Cb和第一开口OPN1的面积之和的比值为R32；在第三像素单元103中，驱动晶体管T1的半导体层的位于第一开口OPN1中的部分的面积与第二极板Cb和第一开口OPN1的面积之和的比值为R33；R31大于R32，R31大于R33。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，设第i行、第j列的像素电路是第一像素单元101的像素电路，设第i行、第(j-1)列的像素电路是第二像素单元102的像素电路，第i行、第(j+1)列的像素电路是第三像素单元103的像素电路，满足以下公式：

（公式八）

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示存储电容Cst的第二极板Cb的面积；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。从而，通过减小第一像素单元101的第一极板Ca的尺寸，来减小第一像素单元101的存储电容。

例如，上述公式八中的

、

、

、的含义可参照公式二中的描述，在此不再赘述。 例如，在上述公式八中，

表示第i行第

列的像素电路的存储电容Cst的第一极 板Ca的面积，

表示第i行第

列的像素电路的存储电容Cst的第二极板Cb的面 积，

表示第i行第

列的像素电路的存储电容Cst的第二极板Cb中的第一开口 OPN1的面积，

表示第i行第

列的像素电路的存储电容Cst的第一极板Ca的面 积，

表示第i行第

列的像素电路的存储电容Cst的第二极板Cb的面积，

表示第i行第

列的像素电路的存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

图20为本公开一实施例提供的显示面板的示意图。例如，如图20所示，发光元件100b包括发光功能层，两个第一像素单元101和两个第四像素单元104的发光功能层围绕一个第二像素单元102或围绕一个第三像素单元103，两个第一像素单元101的中心连线001和两个第四像素单元104的发光功能层的中心连线002穿过该第二像素单元102或该第三像素单元103的发光功能层。

例如，如图5A、5B、图9所示，发光元件100b包括第一电极201，第一像素单元101的第一电极201与第一像素单元101的第一极板Ca的交叠面积与第一像素单元101的第一电极201的面积的比值小于第一像素单元101的第一电极201与第二像素单元102的第一极板Ca的交叠面积与第一像素单元101的第一电极201的面积的比值。从而，通过减小第一像素单元101的第一极板Ca的尺寸来减小第一像素单元101的存储电容。

例如，如图5A所示，第一像素单元101的第一电极201与第一像素单元101的第二极板Cb的交叠面积小于第一像素单元101的第一电极201与第二像素单元102的第二极板Cb的交叠面积。

例如，如图5B、图9和图10所示，第四像素单元104的像素电路100a、第三像素单元103的像素电路100a、第一像素单元101的像素电路100a、第二像素单元102的像素电路100a沿第一方向X依次排布，第四像素单元104的存储电容Cst的正对面积和第二像素单元102的存储电容Cst的正对面积不相等。

例如，如图5B和图15所示，第四像素单元104的发光元件100b的第一电极201具有缺口01。如图15所示，缺口01在衬底基板BS上的正投影与第四像素单元104的存储电容Cst在衬底基板BS上的正投影不交叠。例如，缺口01是指第一电极201向内凹陷的部分，在缺口01处不设置第一电极201的材料。

例如，如图14和图15所示，像素电路100a还包括阈值补偿晶体管T3，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12相连，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10相连；阈值补偿晶体管T3包括第一沟道301、第二沟道302以及连接第一沟道301和第二沟道302的导电连接部CP，发光元件100b的第一电极201在衬底基板BS上的正投影覆盖导电连接部CP在衬底基板BS上的正投影。

例如，如图15和图16A所示，显示面板还包括像素限定层PDL，像素限定层PDL包括第二开口OPN2，第二开口OPN2限定发光区域LMR。如图5A所示，第一像素单元101的第二开口OPN2与第一像素单元101的第一极板Ca的交叠面积与第一像素单元101的第二开口OPN2的面积的比值大于0并且小于3%。

例如，第一像素单元101的第二开口OPN2与第一像素单元101的第一极板Ca的交叠面积与第一像素单元101的第二开口OPN2与第二像素单元102的第一极板Ca的交叠面积相等。

图21为本公开一实施例提供的显示面板的示意图。例如，如图21所示，显示面板还包括隔垫物PS，隔垫物PS位于第一像素单元101的发光区域LMR和第四像素单元104的发光区域LMR之间。

例如，形成第一像素单元101的第二开口OPN2的像素限定层PDL的部分的坡度角小于形成第三像素单元103的第二开口OPN2的像素限定层PDL的部分的坡度角，并且形成第三像素单元103的第二开口OPN2的像素限定层PDL的部分的坡度角小于形成第二像素单元102的第二开口OPN2的像素限定层PDL的部分的坡度角。

例如，绿色像素单元的坡度角较小于蓝色像素单元的坡度角，蓝色像素单元的坡度角小于红色像素单元的坡度角。例如，在一些实施例中，绿色像素单元的坡度角为25.1°，蓝色像素单元的坡度角为25.8 °，红色像素单元的坡度角为29.5 °。

例如，如图21所示，第一像素单元101、第二像素单元102、第三像素单元103、以及第四像素单元104构成一个重复单元RP，第一像素单元101的发光区域LMR以及第四像素单元104的发光区域LMR位于第二像素单元102的发光区域LMR和第三像素单元103的发光区域LMR之间。

图22为本公开一实施例提供的显示面板的示意图。例如，显示面板还包括多个触控电极TE，每个触控电极TE呈网格状，触控电极TE包括多条导电线CDT，多条导电线CDT交叉围成多个网孔区MH，第一像素单元101的存储电容Cst的正对部分与多条导电线CDT的交叠面积与网孔区MH的面积的比值小于第二像素单元102的存储电容Cst的正对部分与多条导电线CDT的交叠面积与网孔区MH的面积的比值。即，第二像素单元102的存储电容Cst的正对部分与多条导电线CDT的交叠面积大于第一像素单元101的存储电容Cst的正对部分与多条导电线CDT的交叠面积。图22仅示出了一个触控电极TE。例如，多个触控电极TE彼此绝缘设置。

例如，第一像素单元101和第二像素单元102至少之一的第二开口OPN2的面积与网孔区MH的面积的比值大于二分之一并且小于四分之三。

例如，如图22所示，转接电极801在衬底基板BS上的正投影与多条导电线CDT在衬底基板BS上的正投影部分交叠，多条导电线CDT起到遮挡作用，避免转接电极801反光。

图23至图26为本公开一些实施例提供的显示面板的示意图。图23至图26以存储电容Cst示出每个像素单元的像素电路。

图23所示的显示面板与图10所示的显示面板相比，第二像素单元102中的第一极板Ca超出第二像素单元102中的第二极板Cb的轮廓，第三像素单元103中的第一极板Ca超出第三像素单元103中的第二极板Cb的轮廓，而第一像素单元101中的第一极板Ca未超出第一像素单元101中的第二极板Cb的轮廓，第四像素单元104中的第一极板Ca未超出第四像素单元104中的第二极板Cb的轮廓。需要说明的是，在图23所示的显示面板的基础上，还可以使得第一像素单元101中的第一极板Ca超出第一像素单元101中的第二极板Cb的轮廓，第四像素单元104中的第一极板Ca超出第四像素单元104中的第二极板Cb的轮廓。

图24所示的显示面板与图10所示的显示面板相比，第一极板Ca旋转180 °。第一极板Ca的第一弧形边缘e1位于第一开口OPN1的下侧。

图25所示的显示面板与图10所示的显示面板相比，第一极板Ca旋转270 °。第一极板Ca的第一弧形边缘e1位于第一开口OPN1的左侧。

图26所示的显示面板与图10所示的显示面板相比，第一极板Ca旋转90 °。第一极板Ca的第一弧形边缘e1位于第一开口OPN1的右侧。

图27所示的显示面板与图4所示的显示面板相比，第二极板Cb的外轮廓没有覆盖第一极板Ca的外轮廓，第一极板Ca的至少一部分超出第二极板Cb。如图27所示，不同的像素单元中的第一极板Ca的形状和尺寸相同，而不同的像素单元中的第二极板Cb的尺寸可能不同。

例如，如图27所示，第一像素单元101和第四像素单元104中的第一极板Ca的形状和尺寸相同，第二像素单元102和第三像素单元103中的第一极板Ca的形状和尺寸相同，且第一像素单元101或第四像素单元104中的第一极板Ca的在第二方向Y上的尺寸小于第二像素单元102或第三像素单元103中的第一极板Ca的在第二方向Y上的尺寸。

图27以第一像素单元101或第四像素单元104中的第一极板Ca的在第一方向X上的尺寸小于第二像素单元102或第三像素单元103中的第一极板Ca的在第一方向X上的尺寸为例进行说明，然而，在其他的实施例中，第一像素单元101或第四像素单元104中的第一极板Ca的在第一方向X上的尺寸也可以等于第二像素单元102或第三像素单元103中的第一极板Ca的在第一方向X上的尺寸。

在图27所示的显示面板中，第一极板Ca比第二极板Cb更靠近衬底基板，第一像素单元101或第四像素单元104的第二极板Cb的第一边缘e11的平均曲率大于第二像素单元102或第三像素单元103的第二极板Cb的第一边缘e11的平均曲率。

例如，在图27所示的显示面板中，不同像素单元的第一开口OPN1的尺寸相等。

例如，在图27所示的显示面板中，第一像素单元101或第四像素单元104中的存储电容的正对面积小于第二像素单元102或第三像素单元103中的存储电容的正对面积。

例如，提供多个像素单元100，提供多个像素电路100a，多个像素电路100a共包括n行、m列，设第i行、第j列的像素电路是第一像素单元101的像素电路，设第i行、第(j-1)列的像素电路是第二像素单元102的像素电路，第i行、第(j+1)列的像素电路是第三像素单元103的像素电路，满足以下公式：

（公式九）

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示存储电容Cst的第二极板Cb的面积；B表示存储电容Cst的第一极板Ca的面积；H表示存储电容Cst的第二极板Cb中的第一开口OPN1的面积。从而，通过减小第一像素单元101的第一极板Ca的尺寸，来减小第一像素单元101的存储电容。

例如，上述公式九中的

、

、

的含义可参照公式二中的描述，在此不再赘述。例 如，在上述公式九中，

表示第i

行第

列的像素电路的存储电 容Cst的第一极板Ca的面积，

表示第

行第

列的像素电路的 存储电容Cst的第二极板Cb的面积，

表示第

行第

列的像素 电路的存储电容Cst的第二极板Cb中的第一开口OPN1的面积。

例如，参考图27和公式九，第一像素单元101的存储电容的正对面积与第一极板Ca的面积的比值小于第二像素单元102的存储电容的正对面积与第一极板Ca的面积的比值。

例如，参考图27和公式九，第一像素单元101的存储电容的正对面积与第一极板Ca的面积的比值小于第三像素单元103的存储电容的正对面积与第一极板Ca的面积的比值。

例如，参考图27和公式九，第四像素单元104的存储电容的正对面积与第一极板Ca的面积的比值小于第二像素单元102的存储电容的正对面积与第一极板Ca的面积的比值。

例如，参考图27和公式九，第四像素单元104的存储电容的正对面积与第一极板Ca的面积的比值小于第三像素单元103的存储电容的正对面积与第一极板Ca的面积的比值。

本公开至少一实施例提供一种显示装置，包括上述任一显示面板。

例如，显示装置可为有机发光二极管显示装置。显示装置可以为包括有机发光二极管显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件 “上”或“下”，或者可以存在中间元件。

在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (64)

1.一种显示面板，包括：

衬底基板；以及

像素单元，位于所述衬底基板上，包括像素电路和发光元件，所述发光元件包括发光区域，

其中，所述像素电路与所述发光元件相连，所述像素电路被配置为驱动所述发光元件，

所述像素电路包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板比所述第二极板更靠近所述衬底基板，所述存储电容的第二极板包括本体部和在所述本体部中的第一开口，所述第一开口在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影至少部分交叠；

所述像素单元包括第一像素单元和第二像素单元，

所述像素单元的第一极板包括第一弧形边缘，所述第一像素单元的所述第一弧形边缘的平均曲率大于所述第二像素单元的所述第一弧形边缘的平均曲率。

2.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一弧形边缘的最大曲率小于所述第二像素单元的所述第一弧形边缘的最大曲率。

3.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一弧形边缘的中点位置处的曲率大于所述第二像素单元的所述第一弧形边缘的中点位置处的曲率。

4.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一弧形边缘的最大曲率小于所述第一像素单元的所述第一开口的最大曲率，所述第二像素单元的所述第一弧形边缘的最大曲率小于所述第二像素单元的所述第一开口的最大曲率。

5.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一极板和所述第二极板的正对面积小于所述第二像素单元的所述第一极板和所述第二极板的正对面积。

6.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；所述第一像素单元的所述第一极板在第二方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第二方向上的最大尺寸，所述第一方向与所述第二方向相交。

7.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一极板的面积小于所述第二像素单元的所述第一极板的面积。

8.根据权利要求1所述的显示面板，其中，所述第一像素单元的所述第一开口的面积大于所述第二像素单元的所述第一开口的面积。

9.根据权利要求1所述的显示面板，其中，所述第二像素单元的所述发光元件在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，所述第二像素单元的所述存储电容在所述衬底基板上的正投影与所述第二像素单元的所述发光区域在所述衬底基板上的正投影不交叠。

10.根据权利要求1所述的显示面板，还包括第三像素单元，其中，所述第三像素单元的第一极板、所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布。

11.根据权利要求10所述的显示面板，其中，所述第一像素单元的所述第一弧形边缘的平均曲率大于所述第三像素单元的所述第一弧形边缘的平均曲率。

12.根据权利要求10所述的显示面板，其中，所述第一像素单元的所述第一极板在第二方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第二方向上的最大尺寸，并且小于所述第三像素单元的所述第一极板在所述第二方向上的最大尺寸，所述第二方向与所述第一方向相交。

13.根据权利要求10所述的显示面板，其中，所述第一像素单元的所述第一开口的面积大于所述第二像素单元的所述第一开口的面积，并且大于所述第三像素单元的所述第一开口的面积。

14.根据权利要求10所述的显示面板，其中，所述第三像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第二像素单元的所述存储电容在所述衬底基板上的正投影不交叠；

所述第二像素单元的发光元件在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第三像素单元的所述存储电容在所述衬底基板上的正投影不交叠。

15.根据权利要求10所述的显示面板，其中，所述第二像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容在所述衬底基板上的正投影不交叠，并且与所述第三像素单元的所述存储电容在所述衬底基板上的正投影不交叠。

16.根据权利要求1所述的显示面板，其中，所述存储电容的正对面积等于所述第一极板的面积与所述第一开口的面积的差值。

17.根据权利要求1-16任一项所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列的像素电路满足下列公式：

,

其中，n为≥2的整数；m为≥2的整数；i表示第i行；j表示第j列；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积；d表示所述存储电容的所述第一极板和所述第二极板之间的垂直距离；

其中，0<K<1。

18.根据权利要求17所述的显示面板，其中，0.3≤K≤0.8。

19.根据权利要求17所述的显示面板，其中，0.5≤K≤0.7。

20.根据权利要求17所述的显示面板，其中，0.1≤K<0.3 或 0.8<K≤0.9。

21.根据权利要求1-16任一项所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列的像素电路满足下列公式：

,

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

22.根据权利要求1-16任一项所述的显示面板，其中，

提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，

第i行，第j列的像素电路为所述第一像素单元的像素电路；

所述第一像素单元的像素电路满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

23.根据权利要求10-15任一项所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，第i行，第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列为所述第二像素单元的像素电路或所述第三像素单元的像素电路；

所述第二像素单元的像素电路或所述第三像素单元的像素电路满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

24.根据权利要求10-15任一项所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，

第i行，第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列的像素电路为所述第二像素单元的像素电路或所述第三像素单元的像素电路；满足下列公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n； j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积，H表示所述存储电容的所述第二极板中的所述第一开口的面积。

25.根据权利要求10-15任一项所述的显示面板，其中，

提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，

第i行、第j列的像素电路为所述第一像素单元的像素电路，第(i+x)行、第(j+2y+1)列为所述第二像素单元的像素电路或所述第三像素单元的像素电路；满足下列公式：

,

其中，n为≥2的整数；m为 ≥2的整数；i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n， j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

26.根据权利要求1-16任一项所述的显示面板，其中，所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；所述第一像素单元的所述第一极板在所述第一方向上的最大尺寸小于所述第二像素单元的所述第一极板在所述第一方向上的最大尺寸。

27.根据权利要求1-16任一项所述的显示面板，其中，所述第一极板包括与所述第一弧形边缘相对的第二边缘，

所述第一像素单元的所述第一极板和所述第二像素单元的所述第一极板在第一方向上排布；

沿第二方向，所述第一像素单元的所述第一开口到所述第一极板的所述第二边缘的最小距离为D1，所述第二像素单元的所述第一开口到所述第一极板的所述第二边缘的最小距离为D2，所述第一方向与所述第二方向相交，

其中，D1小于D2。

28.根据权利要求27所述的显示面板，其中，

。

29.根据权利要求27所述的显示面板，其中，

。

30.根据权利要求27所述的显示面板，其中，

。

31.根据权利要求1-16任一项所述的显示面板，其中，所述第二极板包括相对设置的第一边缘和第二边缘，

所述第一极板的所述第一弧形边缘和所述第二极板的所述第一边缘位于所述第一开口的同一侧，所述第一极板的所述第二边缘和所述第二极板的所述第二边缘位于所述第一开口的同一侧，

在所述第一像素单元中，所述第一极板的所述第二边缘与所述第二极板的所述第二边缘之间的最短距离为E1，

在所述第二像素单元中，所述第一极板的所述第二边缘与所述第二极板的所述第二边缘之间的最短距离为E2，

其中，E1大于E2。

32.根据权利要求31所述的显示面板，其中，

。

33.根据权利要求31所述的显示面板，其中，

。

34.根据权利要求31所述的显示面板，其中，所述第一极板还包括第三边缘和第四边缘，所述第二极板还包括第三边缘和第四边缘，

所述第一极板的所述第三边缘和所述第二极板的所述第三边缘位于所述第一开口的同一侧，所述第一极板的所述第四边缘和所述第二极板的所述第四边缘位于所述第一开口的同一侧，

在所述第一像素单元中，所述第一极板的所述第三边缘与所述第二极板的所述第三边缘之间的距离为F1，

在所述第二像素单元中，所述第一极板的所述第三边缘与所述第二极板的所述第三边缘之间的距离为F2，

其中，F1大于F2。

35.根据权利要求34所述的显示面板，其中，在所述第一像素单元中，所述第一开口到所述第二极板的所述第三边缘之间的最小距离为G1，

在所述第二像素单元中，所述第一开口到所述第二极板的所述第三边缘之间的最小距离为G2，

其中，G1小于G2。

36.根据权利要求35所述的显示面板，其中，

。

37.根据权利要求10所述的显示面板，其中，

在所述第一像素单元中，所述第一极板在第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R11，

在所述第二像素单元中，所述第一极板在所述第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R12，

在所述第三像素单元中，所述第一极板在所述第二方向上的最大尺寸与所述第二极板在所述第二方向上的最大尺寸之比为R13，

其中，所述第二方向与所述第一方向相交，R11小于R12，且R11小于R13。

38.根据权利要求10所述的显示面板，其中，

在所述第一像素单元中，所述第一开口在第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R21，

在所述第二像素单元中，所述第一开口在所述第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R22，

在所述第三像素单元中，所述第一开口在所述第二方向上的最大尺寸与所述第一极板在所述第二方向上的最大尺寸之比为R23，

其中，所述第二方向与所述第一方向相交，R21大于R22，且R21大于R23。

39.根据权利要求10所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，所述n行、m列中的至少之一，即第i行第j列为所述第一像素单元的像素电路，第(i+x)(j+2y+1) 为所述第二像素单元或所述第三像素单元的像素电路，

所述第一像素单元的所述第一极板的面积与所述第二像素单元或所述第三像素单元的所述第一极板的面积满足以下公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；B表示所述存储电容的所述第一极板的面积。

40.根据权利要求39所述的显示面板，其中，

。

41.根据权利要求1-16任一项所述的显示面板，还包括发光控制信号线，其中，所述发光控制信号线沿第一方向延伸，

所述第一极板包括与所述第一弧形边缘相对的第二边缘，

所述第一极板与所述发光控制信号线沿第二方向排列，

在所述第一像素单元中，所述第一极板的所述第二边缘到所述发光控制信号线的距离为Q1，

在所述第二像素单元中，所述第一极板的第二边缘到所述发光控制信号线的距离为Q2，

其中，Q1大于Q2。

42.根据权利要求41所述的显示面板，其中，

。

43.根据权利要求10-15任一项所述的显示面板，还包括转接电极，其中，所述像素电路通过所述转接电极与所述发光元件相连。

44.根据权利要求43所述的显示面板，其中，

在所述第一像素单元中，所述第一极板与所述转接电极之间的最短距离为P1，

在所述第二像素单元或所述第三像素单元中，所述第一极板与所述转接电极之间的最短距离为P2，

其中，P1大于P2。

45.根据权利要求44所述的显示面板，其中，

。

46.根据权利要求10-15任一项所述的显示面板，其中，所述像素电路还包括驱动晶体管，

所述驱动晶体管的栅极与所述存储电容的所述第一极板相连。

47.根据权利要求46所述的显示面板，其中，

在所述第一像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R31，

在所述第二像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R32，

在所述第三像素单元中，所述驱动晶体管的半导体层的位于所述第一开口中的部分的面积与所述第二极板和所述第一开口的面积之和的比值为R33，

其中，R31大于R32，R31大于R33。

48.根据权利要求1-16任一项所述的显示面板，其中，提供多个像素单元，提供多个像素电路，所述多个像素电路共包括n行、m列，

设第i行、第j列是第一像素单元的像素电路，设第i行、第(j-1)列是第二像素单元的像素电路，第i行、第(j+1)列是第三像素单元的像素电路，满足以下公式：

，

其中，n为≥2的整数；m为 ≥2的整数；i表示第i行；j表示第j列； i满足1≤i≤n的自然数；j满足1≤j≤m的自然数；且i+x≤n；j+2y+1≤m；x满足0≤x≤n的整数；y满足0≤y≤m的整数；A表示所述存储电容的所述第二极板的面积；B表示所述存储电容的所述第一极板的面积；H表示所述存储电容的所述第二极板中的所述第一开口的面积。

49.根据权利要求1-16任一项所述的显示面板，其中，所述发光元件包括第一电极，所述第一像素单元的所述第一电极与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第一电极的面积的比值小于所述第一像素单元的所述第一电极与所述第二像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第一电极的面积的比值。

50.根据权利要求49所述的显示面板，其中，所述第一像素单元的所述第一电极与所述第一像素单元的所述第二极板的交叠面积小于所述第一像素单元的所述第一电极与所述第二像素单元的所述第二极板的交叠面积。

51.根据权利要求10所述的显示面板，还包括第四像素单元，其中，所述第四像素单元的所述像素电路、所述第三像素单元的所述像素电路、所述第一像素单元的所述像素电路、所述第二像素单元的所述像素电路沿所述第一方向依次排布，

所述第四像素单元的所述第一极板和所述第二极板的正对面积和所述第二像素单元的所述第一极板和所述第二极板的正对面积不相等。

52.根据权利要求51所述的显示面板，其中，所述发光元件包括发光功能层，两个第一像素单元和两个第四像素单元的发光功能层围绕一个第二像素单元或围绕一个第三像素单元，两个第一像素单元的中心连线和两个第四像素单元的发光功能层的中心连线穿过该第二像素单元或该第三像素单元的发光功能层。

53.根据权利要求52所述的显示面板，其中，所述第四像素单元的所述发光元件的第一电极具有缺口，所述缺口在所述衬底基板上的正投影与所述第四像素单元的所述存储电容在衬底基板上的正投影不交叠。

54.根据权利要求46所述的显示面板，其中，所述像素电路还包括阈值补偿晶体管，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极相连，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极相连；所述阈值补偿晶体管包括第一沟道、第二沟道以及连接所述第一沟道和所述第二沟道的导电连接部，

所述发光元件的第一电极在所述衬底基板上的正投影覆盖所述导电连接部在所述衬底基板上的正投影。

55.根据权利要求43所述的显示面板，还包括像素限定层，其中，所述像素限定层包括第二开口，所述第二开口限定所述发光区域，所述第一像素单元的所述第二开口与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的所述第二开口的面积的比值大于0并且小于3 %。

56.根据权利要求55所述的显示面板，其中，所述第一像素单元的所述第二开口与所述第一像素单元的所述第一极板的交叠面积与所述第一像素单元的第二开口与所述第二像素单元的所述第一极板的交叠面积相等。

57.根据权利要求55所述的显示面板，还包括多个触控电极，其中，每个触控电极呈网格状，所述触控电极包括多条导电线，所述多条导电线交叉围成多个网孔区，

所述第一像素单元的所述存储电容的正对部分与所述多条导电线的交叠面积与所述网孔区的面积的比值小于所述第二像素单元的所述存储电容的正对部分与所述多条导电线的交叠面积与所述网孔区的面积的比值。

58.根据权利要求57所述的显示面板，其中，所述第一像素单元和所述第二像素单元至少之一的所述第二开口的面积与所述网孔区的面积的比值大于二分之一并且小于四分之三。

59.根据权利要求57所述的显示面板，其中，所述转接电极在所述衬底基板上的正投影与所述多条导电线在所述衬底基板上的正投影部分交叠。

60.根据权利要求52所述的显示面板，还包括隔垫物，其中，所述隔垫物位于所述第一像素单元的所述发光区域和所述第四像素单元的所述发光区域之间。

61.根据权利要求55所述的显示面板，其中，形成所述第一像素单元的所述第二开口的所述像素限定层的部分的坡度角小于形成所述第三像素单元的所述第二开口的所述像素限定层的部分的坡度角，并且形成所述第三像素单元的所述第二开口的所述像素限定层的部分的坡度角小于形成所述第二像素单元的所述第二开口的所述像素限定层的部分的坡度角。

62.根据权利要求51所述的显示面板，其中，所述第一像素单元、所述第二像素单元、所述第三像素单元、以及所述第四像素单元构成一个重复单元，所述第一像素单元的所述发光区域以及所述第四像素单元的所述发光区域位于所述第二像素单元的所述发光区域和所述第三像素单元的发光区域之间。

63.根据权利要求1-16任一项所述的显示面板，其中，所述第一像素单元的所述发光区域在所述衬底基板上的正投影与所述第一像素单元的所述存储电容或所述第二像素单元的所述存储电容中至少之一在所述衬底基板上的正投影部分交叠，

所述第一像素单元的所述存储电容的正对面积和所述第二像素单元的所述存储电容的正对面积不相等。

64.一种显示装置，包括根据权利要求1-63任一项所述的显示面板。

Images